本發(fā)明涉及半導體，尤其涉及一種耗盡型半導體器件及耗盡型半導體器件的制備方法。

背景技術：

1、耗盡管是一種常見的半導體器件，廣泛應用于各種集成電路中，其中典型的應用就是用來作為集成電路中高壓啟動電路模塊和自舉升壓電路模塊的充電器件。此類電路對耗盡管除了有高耐壓的要求外，還要求其導通時有較大的電流，從而電路有較快的充電速度，同時要求其夾斷電壓不能太高，否則電路很難實現(xiàn)關閉耗盡管。而對于耗盡管，在不增加面積的情況下，其電流越大，夾斷電壓越高，而夾斷電壓越高則控制電路越難使其關斷，且調整夾斷電壓需要調整工藝條件，現(xiàn)有技術中要獲得合適的夾斷電壓和較大的電流，只能通過調整工藝確定合適的夾斷電壓后，再通過增大器件的面積來實現(xiàn)大電流，現(xiàn)有技術的這種實現(xiàn)方式除了工藝復雜外還對芯片成本有較大影響。

2、因此，如何能夠提升耗盡管在同樣面積同樣夾斷電壓下的電流能力成為本領域技術人員亟待解決的技術問題。

技術實現(xiàn)思路

1、本發(fā)明提供了一種耗盡型半導體器件及耗盡型半導體器件的制備方法，解決相關技術中存在的耗盡管在實現(xiàn)夾斷電壓以及較大電流時存在工藝復雜以及成本高的問題。

2、作為本發(fā)明的第一個方面，提供一種耗盡型半導體器件，其中，包括：

3、硅襯底；

4、形成在所述硅襯底內的n型阱層，以及形成在所述n型阱層表面且朝向所述n型阱層內部延伸的n+層；

5、形成在所述硅襯底表面上的硅氧化層，以及形成在所述硅氧化層表面上的多晶硅層，所述硅氧化層與所述n+層不重疊；

6、其中，所述n型阱層包括沿第一水平方向分布的第一n型阱區(qū)、第二n型阱區(qū)以及位于所述第一n型阱區(qū)以及所述第二n型阱區(qū)之間的導電溝道結構，所述導電溝道結構包括第三n型阱區(qū)以及與所述第三n型阱區(qū)接觸的耗盡調整結構，所述耗盡調整結構能夠對所述第三n型阱區(qū)進行耗盡并調整所述第三n型阱區(qū)的耗盡速度；

7、所述第一n型阱區(qū)、位于所述第一n型阱區(qū)同側的一部分所述硅氧化層與位于所述第一n型阱區(qū)同側的一部分所述n+層形成為所述耗盡型半導體器件的漏區(qū)，所述第二n型阱區(qū)以及位于所述第二n型阱區(qū)同側的另一部分所述n+層形成為所述耗盡型半導體器件的源區(qū)，位于所述導電溝道結構上的部分所述硅氧化層與所述多晶硅層形成為所述耗盡型半導體器件的柵區(qū)。

8、進一步地，所述耗盡調整結構至少包括位于所述第三n型阱區(qū)的正投影底部的第一p型阱區(qū)，所述第一p型阱區(qū)能夠至少將所述第三n型阱區(qū)的底部部分覆蓋以實現(xiàn)對所述第三n型阱區(qū)的耗盡。

9、進一步地，所述第一p型阱區(qū)的形狀與所述第三n型阱區(qū)的底部的形狀適配。

10、進一步地，所述第一p型阱區(qū)包括多個非連接且按照預設規(guī)則排列的分散型結構，且多個分散型結構的總面積小于所述第三n型阱區(qū)的底部面積。

11、進一步地，所述耗盡調整結構還包括位于所述第三n型阱區(qū)的側面的第二p型阱區(qū)，所述第二p型阱區(qū)包括至少覆蓋所述第三n型阱區(qū)在第二水平方向的兩個側面以形成所述第三n型阱區(qū)的兩個p型邊緣側墻。

12、進一步地，所述第二p型阱區(qū)還包括位于所述第三n型阱區(qū)內部且能夠隔斷所述第三n型阱區(qū)的至少一個p型中間側墻，且任意相鄰兩個p型中間側墻之間的距離以及所述p型邊緣側墻與所述p型中間側墻之間的距離均為可變距離。

13、進一步地，所述n+層包括位于所述第二n型阱區(qū)同側的第一n+區(qū)和位于所述第一n型阱區(qū)同側的第二n+區(qū)，且所述第一n+區(qū)和所述第二n+區(qū)均位于所述硅氧化層的外側。

14、進一步地，所述硅氧化層包括位于所述耗盡調整結構上的第一sio2層和位于所述第一n型阱區(qū)表面且部分結構延伸至所述第一n型阱區(qū)內的第二sio2層，且所述第一sio2層分別與所述第一n型阱區(qū)以及所述第二n型阱區(qū)的表面存在交疊，所述第一sio2層的厚度為可變厚度。

15、作為本發(fā)明的另一個方面，提供一種耗盡型半導體器件的制備方法，用于制備前文所述的耗盡型半導體器件，其中，所述制備方法包括：

16、提供硅襯底；

17、在所述硅襯底內形成n型阱層，所述n型阱層包括沿第一水平方向分布的第一n型阱區(qū)、第二n型阱區(qū)以及位于所述第一n型阱區(qū)以及所述第二n型阱區(qū)之間的導電溝道結構，所述導電溝道結構包括第三n型阱區(qū)以及與所述第三n型阱區(qū)接觸的耗盡調整結構，所述耗盡調整結構能夠對所述第三n型阱區(qū)進行耗盡并調整所述第三n型阱區(qū)的耗盡速度；

18、在所述硅襯底表面兩次生長硅氧化層，并分別通過光刻腐蝕保留所需區(qū)域硅氧化物，以形成第一sio2層和第二sio2層；

19、在所述硅襯底和所述硅氧化層的表面均生長多晶硅，并通過光刻腐蝕保留所需區(qū)域內多晶硅，以形成多晶硅層；

20、在所述n型阱層表面且分別位于所述第一n型阱區(qū)以及所述第二n型阱區(qū)內形成朝向所述n型阱層內部延伸的n+層，所述n+層與所述硅氧化層不重疊；

21、其中，所述第一n型阱區(qū)、位于所述第一n型阱區(qū)同側的一部分所述硅氧化層與位于所述第一n型阱區(qū)同側的一部分所述n+層形成為所述耗盡型半導體器件的漏區(qū)，所述第二n型阱區(qū)以及位于所述第二n型阱區(qū)同側的另一部分所述n+層形成為所述耗盡型半導體器件的源區(qū)，位于所述導電溝道結構上的部分所述硅氧化層與所述多晶硅層形成為所述耗盡型半導體器件的柵區(qū)。

22、進一步地，所述耗盡調整結構包括位于所述第三n型阱區(qū)的正投影底部的第一p型阱區(qū)以及位于所述第三n型阱區(qū)的側面的第二p型阱區(qū)，

23、所述第一p型阱區(qū)能夠至少將所述第三n型阱區(qū)的底部部分覆蓋以實現(xiàn)對所述第三n型阱區(qū)的耗盡；

24、所述第二p型阱區(qū)包括至少覆蓋所述第三n型阱區(qū)在第二水平方向的兩個側面以形成所述第三n型阱區(qū)的兩個p型邊緣側墻。

25、本發(fā)明提供的耗盡型半導體器件，通過在n型阱層內的導電溝道結構中設置耗盡調整結構，不僅能夠實現(xiàn)對第三n型阱區(qū)的耗盡，還能夠在第三n型阱區(qū)的耗盡過程中實現(xiàn)耗盡速度的調整，從而能夠在調整第三n型阱區(qū)的耗盡速度的同時根據(jù)需要可以在相同的電壓的情況下耗盡的效率更高，進而在相同的夾斷電壓的情況下，該導電溝道結構中第三n型阱區(qū)所允許的濃度可以更濃，因而導通電流可以更大，從而可以獲得更小的芯片面積；并且能夠通過調整第二p型阱區(qū)側墻之間的間距或第一p型阱區(qū)的形狀和面積，來調整夾斷電壓的大小。因此本發(fā)明的這種耗盡型半導體器件能夠提升耗盡管在同樣面積同樣夾斷電壓下的電流能力，減小芯片面積，降低成本，并且能夠在不調整工藝的情況下靈活調整夾斷電壓，提高應用適應性。

技術特征：

1.一種耗盡型半導體器件，其特征在于，包括：

2.根據(jù)權利要求1所述的耗盡型半導體器件，其特征在于，所述耗盡調整結構至少包括位于所述第三n型阱區(qū)的正投影底部的第一p型阱區(qū)，所述第一p型阱區(qū)能夠至少將所述第三n型阱區(qū)的底部部分覆蓋以實現(xiàn)對所述第三n型阱區(qū)的耗盡。

3.根據(jù)權利要求2所述的耗盡型半導體器件，其特征在于，所述第一p型阱區(qū)的形狀與所述第三n型阱區(qū)的底部的形狀適配。

4.根據(jù)權利要求2所述的耗盡型半導體器件，其特征在于，所述第一p型阱區(qū)包括多個非連接且按照預設規(guī)則排列的分散型結構，且多個分散型結構的總面積小于所述第三n型阱區(qū)的底部面積。

5.根據(jù)權利要求2所述的耗盡型半導體器件，其特征在于，所述耗盡調整結構還包括位于所述第三n型阱區(qū)的側面的第二p型阱區(qū)，所述第二p型阱區(qū)包括至少覆蓋所述第三n型阱區(qū)在第二水平方向的兩個側面以形成所述第三n型阱區(qū)的兩個p型邊緣側墻。

6.根據(jù)權利要求5所述的耗盡型半導體器件，其特征在于，所述第二p型阱區(qū)還包括位于所述第三n型阱區(qū)內部且能夠隔斷所述第三n型阱區(qū)的至少一個p型中間側墻，且任意相鄰兩個p型中間側墻之間的距離以及所述p型邊緣側墻與所述p型中間側墻之間的距離均為可變距離。

7.根據(jù)權利要求1至6中任意一項所述的耗盡型半導體器件，其特征在于，所述n+層包括位于所述第二n型阱區(qū)同側的第一n+區(qū)和位于所述第一n型阱區(qū)同側的第二n+區(qū)，且所述第一n+區(qū)和所述第二n+區(qū)均位于所述硅氧化層的外側。

8.根據(jù)權利要求7所述的耗盡型半導體器件，其特征在于，所述硅氧化層包括位于所述耗盡調整結構上的第一sio2層和位于所述第一n型阱區(qū)表面且部分結構延伸至所述第一n型阱區(qū)內的第二sio2層，且所述第一sio2層分別與所述第一n型阱區(qū)以及所述第二n型阱區(qū)的表面存在交疊，所述第一sio2層的厚度為可變厚度。

9.一種耗盡型半導體器件的制備方法，用于制備權利要求1至8中任意一項所述的耗盡型半導體器件，其特征在于，所述制備方法包括：

10.根據(jù)權利要求9所述的制備方法，其特征在于，所述耗盡調整結構包括位于所述第三n型阱區(qū)的正投影底部的第一p型阱區(qū)以及位于所述第三n型阱區(qū)的側面的第二p型阱區(qū)，

技術總結
本發(fā)明涉及半導體技術領域，具體公開了一種耗盡型半導體器件及其制備方法，包括：硅襯底；形成在硅襯底內的N型阱層，以及形成在N型阱層表面且朝向N型阱層內部延伸的N+層；形成在硅襯底表面上的硅氧化層，以及形成在硅氧化層表面上的多晶硅層；其中，N型阱層包括沿第一水平方向分布的第一N型阱區(qū)、第二N型阱區(qū)以及位于第一N型阱區(qū)以及第二N型阱區(qū)之間的導電溝道結構，導電溝道結構包括第三N型阱區(qū)以及與第三N型阱區(qū)接觸的耗盡調整結構，耗盡調整結構能夠對第三N型阱區(qū)進行耗盡并調整第三N型阱區(qū)的耗盡速度。本發(fā)明提供的耗盡型半導體器件比常規(guī)耗盡器件有更大的導通電流，并且能夠在不調整工藝的情況下調整夾斷電壓，應用更加靈活。

技術研發(fā)人員：馬曉輝,華靜
受保護的技術使用者：無錫市晶源微電子股份有限公司
技術研發(fā)日：
技術公布日：2024/10/21