本申請(qǐng)屬于功率器件，尤其涉及一種半超結(jié)碳化硅mos器件及其制備方法、芯片。

背景技術(shù)：

1、碳化硅（sic）金氧半場(chǎng)效晶體管（metal-oxide-semiconductor?field-effecttransistor，mosfet）由于其更快的開關(guān)速度、更低的開關(guān)損耗和更高的工作溫度范圍，已成為電動(dòng)汽車和光伏逆變器等高功率應(yīng)用中硅絕緣柵雙極晶體管（insulate-gatebipolar?transistor，igbt）的有力競(jìng)爭(zhēng)對(duì)手。相比于igbt，sic?mosfet具有更小的芯片面積，更大的電流密度，但是，這使得sic?mosfet工作時(shí)產(chǎn)生的熱量更為集中，對(duì)器件可靠性產(chǎn)生巨大挑戰(zhàn)。

2、sic?mosfet產(chǎn)生的熱量主要集中于芯片頂部1-3μm范圍內(nèi)的有源區(qū)，更小的面積使得其散熱能力更差，在高溫下sic?mosfet相比于igbt的開關(guān)不再有優(yōu)勢(shì)，且其短路特性（scwt）更差，最終sic?mosfet會(huì)因?yàn)橛性磪^(qū)高溫導(dǎo)致的雙極性結(jié)型晶體管（bipolarjunction?transistor,bjt）導(dǎo)通或頂層金屬熔化而失效。因此，現(xiàn)有的sic?mosfet普遍存在短路能力較差的問(wèn)題。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)實(shí)施例提供了一種半超結(jié)碳化硅mos器件及其制備方法、芯片，旨在解決sic?mosfet的短路特性差、工作時(shí)產(chǎn)生的熱量高的問(wèn)題。

2、本申請(qǐng)實(shí)施例第一方面提供了一種半超結(jié)碳化硅mos器件，包括：

3、n型襯底；

4、n型漂移層，形成于所述n型襯底的正面；其中，所述n型漂移層為凹形結(jié)構(gòu)，所述凹形結(jié)構(gòu)的左側(cè)部的高度大于所述凹形結(jié)構(gòu)的右側(cè)部的高度；

5、p型屏蔽區(qū)，形成于所述n型漂移層的凹槽內(nèi)壁；

6、絕緣介質(zhì)柱，形成于所述n型漂移層的凹槽內(nèi)，且由所述p型屏蔽區(qū)將所述絕緣介質(zhì)柱與所述n型漂移層隔離；

7、柵極介質(zhì)層，形成于所述絕緣介質(zhì)柱上；

8、柵極多晶硅層，由所述柵極介質(zhì)層包裹；

9、p型阱區(qū)，形成于所述n型漂移層的左側(cè)部上；

10、n型重?fù)诫s區(qū)，形成于所述p型阱區(qū)上；

11、p型重?fù)诫s區(qū)，形成于所述n型漂移層的右側(cè)部上；

12、源極層，形成于所述n型重?fù)诫s區(qū)、所述p型重?fù)诫s區(qū)以及所述柵極介質(zhì)層上；

13、漏極層，形成于所述n型襯底的背面。

14、在一些實(shí)施例中，所述半超結(jié)碳化硅mos器件還包括：

15、第一p型埋層，形成于所述p型屏蔽區(qū)的一端，與所述p型屏蔽區(qū)的一端以及所述n型漂移層的左側(cè)部接觸。

16、在一些實(shí)施例中，所述第一p型埋層設(shè)置于所述絕緣介質(zhì)柱與所述柵極介質(zhì)層的交界區(qū)域。

17、在一些實(shí)施例中，所述第一p型埋層與所述p型阱區(qū)水平設(shè)置，且所述第一p型埋層的寬度小于所述p型阱區(qū)的寬度。

18、在一些實(shí)施例中，所述半超結(jié)碳化硅mos器件還包括：

19、第二p型埋層，形成于所述p型屏蔽區(qū)的另一端，且與所述p型屏蔽區(qū)的另一端、所述n型漂移層的右側(cè)部以及p型重?fù)诫s區(qū)接觸。

20、在一些實(shí)施例中，所述柵極介質(zhì)層的寬度大于所述絕緣介質(zhì)柱的寬度。

21、在一些實(shí)施例中，所述柵極介質(zhì)層的寬度由所述源極層向所述漏極層逐級(jí)減小。

22、在一些實(shí)施例中，所述絕緣介質(zhì)柱為氧化硅。

23、本申請(qǐng)實(shí)施例第二方面還提供了一種半超結(jié)碳化硅mos器件的制備方法，所述制備方法包括：

24、在n型襯底的正面外延生成n型漂移層；

25、在所述n型漂移層的第一預(yù)設(shè)區(qū)域內(nèi)依次注入p型摻雜離子和n型摻雜離子形成p型阱區(qū)和n型重?fù)诫s區(qū)，在第二預(yù)設(shè)區(qū)域內(nèi)注入p型摻雜離子形成p型重?fù)诫s區(qū)；

26、采用溝槽刻蝕工藝在所述n型重?fù)诫s區(qū)與所述p型重?fù)诫s區(qū)之間，所述p型阱區(qū)與所述p型重?fù)诫s區(qū)之間，以及所述n型漂移層與所述p型重?fù)诫s區(qū)之間形成柵極溝槽；其中，所述柵極溝槽的深度小于所述p型重?fù)诫s區(qū)的厚度；

27、在所述柵極溝槽內(nèi)繼續(xù)刻蝕形成深槽，使所述n型漂移層呈凹形結(jié)構(gòu)，并且在所述深槽內(nèi)形成p型屏蔽區(qū)；其中，所述p型屏蔽區(qū)形成于所述n型漂移層的凹槽內(nèi)壁；

28、在所述深槽內(nèi)形成絕緣介質(zhì)柱，由所述p型屏蔽區(qū)將所述絕緣介質(zhì)柱與所述n型漂移層隔離；

29、在所述柵極溝槽內(nèi)形成柵極介質(zhì)層和柵極多晶硅層；其中，所述柵極多晶硅層由所述柵極介質(zhì)層包裹；

30、在所述n型重?fù)诫s區(qū)、所述p型重?fù)诫s區(qū)、所述柵極介質(zhì)層上形成源極層，并在所述n型襯底的背面形成漏極層。

31、本申請(qǐng)實(shí)施例第三方面還提供了一種芯片，包括如上述任一項(xiàng)實(shí)施例所述的半超結(jié)碳化硅mos器件。

32、本申請(qǐng)實(shí)施例的有益效果：通過(guò)在n型漂移層的左側(cè)部上設(shè)置p型阱區(qū)，在n型漂移層的右側(cè)部上設(shè)置p型重?fù)诫s區(qū)，n型漂移層的凹槽內(nèi)形成絕緣介質(zhì)柱，且由p型屏蔽區(qū)將絕緣介質(zhì)柱與n型漂移層隔離，不影響器件的漏源擊穿電壓的情況下，可以允許n型漂移層具有較高的摻雜濃度，使得器件可以具有較優(yōu)的比導(dǎo)通電阻，同時(shí)，p型屏蔽區(qū)可以鉗位飽和電流，在不影響導(dǎo)通電阻的情況下提高器件的抗短路能力。

技術(shù)特征：

1.一種半超結(jié)碳化硅mos器件，其特征在于，包括：

2.如權(quán)利要求1所述的半超結(jié)碳化硅mos器件，其特征在于，所述半超結(jié)碳化硅mos器件還包括：

3.如權(quán)利要求2所述的半超結(jié)碳化硅mos器件，其特征在于，所述第一p型埋層設(shè)置于所述絕緣介質(zhì)柱與所述柵極介質(zhì)層的交界區(qū)域。

4.如權(quán)利要求2所述的半超結(jié)碳化硅mos器件，其特征在于，所述第一p型埋層與所述p型阱區(qū)水平設(shè)置，且所述第一p型埋層的寬度小于所述p型阱區(qū)的寬度。

5.如權(quán)利要求2所述的半超結(jié)碳化硅mos器件，其特征在于，所述半超結(jié)碳化硅mos器件還包括：

6.如權(quán)利要求1-5任一項(xiàng)所述的半超結(jié)碳化硅mos器件，其特征在于，所述柵極介質(zhì)層的寬度大于所述絕緣介質(zhì)柱的寬度。

7.如權(quán)利要求6所述的半超結(jié)碳化硅mos器件，其特征在于，所述柵極介質(zhì)層的寬度由所述源極層向所述漏極層逐級(jí)減小。

8.如權(quán)利要求1-5任一項(xiàng)所述的半超結(jié)碳化硅mos器件，其特征在于，所述絕緣介質(zhì)柱為氧化硅。

9.一種半超結(jié)碳化硅mos器件的制備方法，其特征在于，所述制備方法包括：

10.一種芯片，其特征在于，包括如權(quán)利要求1-8任一項(xiàng)所述的半超結(jié)碳化硅mos器件。

技術(shù)總結(jié)
本申請(qǐng)屬于功率器件技術(shù)領(lǐng)域，提供了一種半超結(jié)碳化硅MOS器件及其制備方法、芯片，通過(guò)在N型漂移層的左側(cè)部上設(shè)置P型阱區(qū)，在N型漂移層的右側(cè)部上設(shè)置P型重?fù)诫s區(qū)，N型漂移層的凹槽內(nèi)形成絕緣介質(zhì)柱，且由P型屏蔽區(qū)將絕緣介質(zhì)柱與N型漂移層隔離，不影響器件的漏源擊穿電壓情況下，可以允許N型漂移層具有較高的摻雜濃度，使得器件可以具有較優(yōu)的比導(dǎo)通電阻，同時(shí)，P型屏蔽區(qū)可以鉗位飽和電流，在不影響導(dǎo)通電阻的情況下提高器件的抗短路能力。

技術(shù)研發(fā)人員：喬凱
受保護(hù)的技術(shù)使用者：深圳天狼芯半導(dǎo)體有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21