一種超薄晶片電阻器的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子元件生產(chǎn)領(lǐng)域，具體涉及制作超薄晶片電阻的工藝方法。
【背景技術(shù)】
[0002]隨著工業(yè)和消費(fèi)類電子產(chǎn)品市場對(duì)電子設(shè)備小型化、高性能、高可靠性、安全性和電磁兼容性的需求，對(duì)電子電路性能不斷地提出新的要求，片式元件進(jìn)一步向小型化、多層化、大容量化、耐高壓、集成化和高性能化方向發(fā)展。01005型號(hào)的厚膜晶片電阻器是目前世界上最小的貼片電阻器，它能大幅度降低電子產(chǎn)品體積。隨著電子產(chǎn)品智能化、微型化的不斷發(fā)展，01005晶片電阻器將越來越多的占有市場。而由于厚度較薄，01005型號(hào)的晶片電阻使用的基板厚度較薄，僅0.1mm，生產(chǎn)過程中易破損，特別是一次分割制程中斷料現(xiàn)象最為嚴(yán)重，故能夠生產(chǎn)這種晶片電阻的生產(chǎn)廠家較少，行業(yè)內(nèi)正在尋找相應(yīng)的技術(shù)突破。

【發(fā)明內(nèi)容】

[0003]針對(duì)現(xiàn)有技術(shù)中的不足，本發(fā)明的目的在于提供一種超薄晶片電阻器的制備方法，將一片基板設(shè)計(jì)成兩部分，兩部分同時(shí)印刷，在一次分割制程中，將兩部分分開生產(chǎn)，從而改變了在一次分割過程中易斷料的情況。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明公開的技術(shù)方案如下:一種超薄晶片電阻器的制備方法，所述制備方法包括以下步驟:
基板分割:將一塊基板上劃分出兩塊對(duì)稱的區(qū)域，在兩個(gè)區(qū)域上分別鐳射切割出若干條相互垂直的縱線和橫線，所述若干條相互垂直的縱線和橫線分別將兩個(gè)區(qū)域均勻分割成若干矩形格，每個(gè)矩形格是一個(gè)電阻器單元；
步驟C2:在基板的背面的每條橫線處印刷導(dǎo)體層；
步驟C1:在基板的正面的每條橫線處印刷導(dǎo)體層；
步驟RS:在基板的正面印刷電阻，并且電阻與導(dǎo)體層搭接；
步驟G1:在RS步驟完成后的電阻器單元上印刷電阻層保護(hù)層，所述電阻層保護(hù)層覆蓋基板正面印刷的電阻；
步驟LT:鐳射切割電阻，調(diào)整電阻值；
步驟G2:在鐳射切割口上印刷保護(hù)層，所述保護(hù)層覆蓋整個(gè)電阻器單元；
端銀:將基板按照縱線分割成若干縱條，將多個(gè)縱條放在一個(gè)排條治具內(nèi)，經(jīng)過真空鍍膜機(jī)對(duì)排條治具內(nèi)的縱條的兩側(cè)鍍銀；即在每個(gè)電阻器單元的兩側(cè)鍍銀；
折粒:將每根縱條按照橫線折斷，從而得到若干顆粒狀電阻器單元；
電鍍:將若干顆粒狀電阻器單元表面先鍍鎳，然后再鍍鋅，得到成品電阻器；
測試包裝:將若干成品電阻器逐一進(jìn)行阻值測定，測試合格后進(jìn)行包裝。
[0005]
優(yōu)選的，所述基板是陶瓷基板，所述基板的尺寸是60*70mm，所述基板上的兩塊對(duì)稱的區(qū)域呈長方形。
[0006]優(yōu)選的，所述步驟C2中印刷的導(dǎo)體層中所述導(dǎo)體層是C2油墨材料制成的。
[0007]優(yōu)選的，所述步驟C1中印刷的導(dǎo)體層中所述導(dǎo)體層是C1油墨材料制成的。
[0008]優(yōu)選的，所述步驟RS油墨中電阻層是RS材料制成的。
[0009]優(yōu)選的，所述步驟G1中電阻層保護(hù)層的厚度是20± 10 μ m0
[0010]優(yōu)選的，所述步驟G2中印刷的保護(hù)層的厚度是20±10 μπι。
[0011]優(yōu)選的，所述電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鎳層的厚度是5.0-6.0 μπι。
[0012]優(yōu)選的，所述電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鋅層的厚度是7.0-8.0 μπι。
[0013]本發(fā)明的有益效果是:本發(fā)明通過對(duì)工藝改進(jìn)，從而改善制作較薄電阻器時(shí)基板在一次分割過程中易斷裂的情況，并且該制備方法的產(chǎn)品良品率大大提高，生產(chǎn)效率也提尚ο
【附圖說明】
[0014]圖1是本發(fā)明一較佳實(shí)施例中基板的結(jié)構(gòu)示意圖；
圖2是圖1中基板上兩個(gè)區(qū)域鐳射切割縱線和橫線的結(jié)構(gòu)示意圖；
圖3是圖2的基板的背面結(jié)構(gòu)示意圖；
圖4是步驟C2中印刷導(dǎo)體層的結(jié)構(gòu)示意圖；
圖5是步驟C1中印刷導(dǎo)體層的結(jié)構(gòu)示意圖；
圖6是步驟RS中印刷電阻的結(jié)構(gòu)示意圖；
圖7是步驟G1中印刷電阻層保護(hù)層的結(jié)構(gòu)示意圖；
圖8是步驟LT中鐳射切割電阻的結(jié)構(gòu)示意圖；
圖9是步驟G2中在鐳射切割口上印刷保護(hù)層的結(jié)構(gòu)示意圖；
圖10是步驟端銀過程中將基板分割成條后，每條的正反面的結(jié)構(gòu)示意圖；
圖11是排條的示意圖；
圖12是多個(gè)排條摞在一起的示意圖；
圖13是折粒后電阻器單元電鍍過程示意圖；
圖14是電鍍結(jié)束后每個(gè)電阻器單元的正面、反面及側(cè)面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0015]下面結(jié)合附圖對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)闡述，以使本發(fā)明的優(yōu)點(diǎn)和特征能更易于被本領(lǐng)域技術(shù)人員理解，從而對(duì)本發(fā)明的保護(hù)范圍做出更為清楚明確的界定。
[0016]請參考附圖1至附圖14，本發(fā)明實(shí)施例包括:
實(shí)施例1:一種超薄晶片電阻器的制備方法，所述制備方法包括以下步驟:
基板分割:將一塊基板1上劃分出兩塊對(duì)稱的區(qū)域10，在兩個(gè)區(qū)域10上分別鐳射切割出若干條相互垂直的縱線11和橫線12，若干條相互垂直的縱線11和橫線12分別將兩個(gè)區(qū)域均勻分割成若干矩形格，每個(gè)矩形格是一個(gè)電阻器單元2 ;圖2中10a表示基板正面的區(qū)域10 ；
步驟C2:在基板1的背面的每條橫線12處印刷導(dǎo)體層20，見圖4 ;圖3中10b表示基板背面的區(qū)域10 ;
步驟C1:在基板1的正面的每條橫線12處印刷導(dǎo)體層21，見圖5 ; 步驟RS:在基板1的正面印刷電阻22，并且電阻22與導(dǎo)體層21搭接，見圖6 ;
步驟G1:在RS步驟完成后的電阻器單元2上印刷電阻層保護(hù)層23，電阻層保護(hù)層23覆蓋基板1正面印刷的電阻22，見圖7 ;
步驟LT:鐳射切割電阻，調(diào)整電阻值，見圖8，圖8中的缺口表示鐳射切割口 24 ;
步驟G2:在鐳射切割口 24上印刷保護(hù)層25，保護(hù)層25覆蓋電阻層保護(hù)層23，見圖9 ;端銀:將基板按照縱線分割成若干縱條3，將多個(gè)縱條3放在一個(gè)排條治具4內(nèi)，多個(gè)排條治具4摞在一起，經(jīng)過真空鍍膜機(jī)對(duì)排條治具4內(nèi)的縱條3的兩側(cè)鍍銀；即在每個(gè)電阻器單元2的兩側(cè)鍍銀；見圖11、12 ;
折粒:將每根縱條3按照橫線12折斷，從而得到若干顆粒狀電阻器單元2 ;
電鍍:將若干顆粒狀電阻器單元2表面先鍍鎳，然后再鍍鋅，得到成品電阻器；
測試包裝:將若干成品電阻器逐一進(jìn)行阻值測定，測試合格后進(jìn)行包裝。
[0017]實(shí)施例2:本實(shí)施例中與實(shí)施例1的不同之處在于，本實(shí)施例中所述基板是陶瓷基板，所述基板的尺寸是60*70mm，所述基板上的兩塊對(duì)稱的區(qū)域呈長方形。
[0018]實(shí)施例3:本實(shí)施例中與實(shí)施例1的不同之處在于，本實(shí)施例中步驟G1中電阻層保護(hù)層的厚度是20±10 μπι ;步驟G2中印刷的保護(hù)層的厚度是20±10 μπι ;電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鎳層的厚度是5.0-6.0 μπι ;電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鋅層的厚度是 7.0-8.0 μπι。7.48 + 1 ym0
[0019]實(shí)施例4:本實(shí)施例中與實(shí)施例1的不同之處在于，本實(shí)施例中步驟G1中電阻層保護(hù)層的厚度是20 μπι ;步驟G2中印刷的保護(hù)層的厚度是20 μπι ;電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鎳層的厚度是5.0 μπι ;電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鋅層的厚度是
7.0 μ m ο
[0020]實(shí)施例5:本實(shí)施例中與實(shí)施例1的不同之處在于，本實(shí)施例中步驟G1中電阻層保護(hù)層的厚度是30 μπι ;步驟G2中印刷的保護(hù)層的厚度是30 μπι ;電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鎳層的厚度是6.0 μπι ;電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鋅層的厚度是
8.0 μ m ο
[0021]實(shí)施例6:本實(shí)施例中與實(shí)施例1的不同之處在于，本實(shí)施例中步驟G1中電阻層保護(hù)層的厚度是10 μπι ;步驟G2中印刷的保護(hù)層的厚度是10 μπι ;電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鎳層的厚度是5.41±1 μπι ;電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鋅層的厚度是7.48 + 1 μ m ο
[0022]實(shí)施例7:本實(shí)施例中與實(shí)施例1的不同之處在于，本實(shí)施例中步驟G1中電阻層保護(hù)層的厚度是20 μπι ;步驟G2中印刷的保護(hù)層的厚度是30 μπι ;電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鎳層的厚度是5.5 μπι ;電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鋅層的厚度是
7.5 μ m ο
[0023]以上所述僅為本發(fā)明的實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種超薄晶片電阻器的制備方法，其特征在于，其包括以下步驟: 基板分割:將一塊基板上劃分出兩塊對(duì)稱的區(qū)域，在兩個(gè)區(qū)域上分別鐳射切割出若干條相互垂直的縱線和橫線，所述若干條相互垂直的縱線和橫線分別將兩個(gè)區(qū)域均勻分割成若干矩形格，每個(gè)矩形格是一個(gè)電阻器單元； 步驟C2:在基板的背面的每條橫線處印刷導(dǎo)體層； 步驟C1:在基板的正面的每條橫線處印刷導(dǎo)體層； 步驟RS:在基板的正面印刷電阻，并且電阻與導(dǎo)體層搭接； 步驟G1:在RS步驟完成后的電阻器單元上印刷電阻層保護(hù)層，所述電阻層保護(hù)層覆蓋基板正面印刷的電阻； 步驟LT:鐳射切割電阻，調(diào)整電阻值； 步驟G2:在鐳射切割口上印刷保護(hù)層，所述保護(hù)層覆蓋整個(gè)電阻器單元； 端銀:將基板按照縱線分割成若干縱條，將多個(gè)縱條放在一個(gè)排條治具內(nèi)，經(jīng)過真空鍍膜機(jī)對(duì)排條治具內(nèi)的排條的兩側(cè)鍍銀；即在每個(gè)電阻器單元的兩側(cè)鍍銀； 折粒:將每根縱條按照橫線折斷，從而得到若干顆粒狀電阻器單元； 電鍍:將若干顆粒狀電阻器單元表面先鍍鎳，然后再鍍鋅，得到成品電阻器； 測試包裝:將若干成品電阻器逐一進(jìn)行阻值測定，測試合格后進(jìn)行包裝。2.根據(jù)權(quán)利要求1所述的超薄晶片電阻器的制備方法，其特征在于，所述基板是陶瓷基板，所述基板的尺寸是60*70mm，所述基板上的兩塊對(duì)稱的區(qū)域呈長方形。3.根據(jù)權(quán)利要求1所述的超薄晶片電阻器的制備方法，其特征在于，所述步驟G1中電阻層保護(hù)層的厚度是20 ±10 μ m。4.根據(jù)權(quán)利要求1所述的超薄晶片電阻器的制備方法，其特征在于，所述步驟G2中印刷的保護(hù)層的厚度是20 ± 10 μ m05.根據(jù)權(quán)利要求1所述的超薄晶片電阻器的制備方法，其特征在于，所述電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鎳層的厚度是5.0-6.0 μπι。6.根據(jù)權(quán)利要求1所述的超薄晶片電阻器的制備方法，其特征在于，所述電鍍過程中，每個(gè)電阻器單元兩側(cè)鍍鋅層的厚度是7.0-8.0 μπι。
【專利摘要】本發(fā)明公開了一種超薄晶片電阻器的制備方法，所述制備方法包括以下步驟：基板分割:將一塊基板上劃分出兩塊對(duì)稱的區(qū)域，在兩個(gè)區(qū)域上分別鐳射切割出若干條相互垂直的縱線和橫線，所述若干條相互垂直的縱線和橫線分別將兩個(gè)區(qū)域均勻分割成若干矩形格，每個(gè)矩形格是一個(gè)電阻器單元。通過上述方式，本發(fā)明能夠改善制作較薄電阻器時(shí)基板在一次分割過程中易斷裂的情況，并且該制備方法的產(chǎn)品良品率大大提高，生產(chǎn)效率也提高。
【IPC分類】H01C17/00, H01C17/065
【公開號(hào)】CN105405550
【申請?zhí)枴緾N201511018956
【發(fā)明人】管春風(fēng)
【申請人】旺詮科技(昆山)有限公司
【公開日】2016年3月16日
【申請日】2015年12月31日