硅柵石墨烯/黑磷晶體管及制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件技術(shù)。
【背景技術(shù)】
[0002]硅集成電路技術(shù)發(fā)展至今，全世界數(shù)以萬億美元計(jì)的設(shè)備和科技投入，己使集成電路工藝形成非常強(qiáng)大的產(chǎn)業(yè)能力。同時(shí)，長(zhǎng)期的科研投入已使人們對(duì)硅及其衍生物各種屬性的了解達(dá)到十分深入、十分透徹的地步，成為自然界100多種元素之最，這是非常寶貴的知識(shí)積累。
[0003]近幾年來，第4代移動(dòng)通信、移動(dòng)通信手機(jī)、高速無線互聯(lián)網(wǎng)、Bluetooth以及利用MPGE標(biāo)準(zhǔn)實(shí)現(xiàn)無線視頻圖像傳輸?shù)男l(wèi)星電視服務(wù)等技術(shù)風(fēng)起云涌，無線通信技術(shù)得到了飛躍發(fā)展?？焖僭鲩L(zhǎng)的無線通信市場(chǎng)的巨大需求也造成了對(duì)射頻集成電路的需求。原來的混合電路由于不能滿足低成本、低功耗和高容量的要求，而必然要被集成度越來越高的集成電路所取代，并最終形成單元射頻收發(fā)機(jī)芯片。近來研發(fā)的石墨烯/黑磷晶體管在射頻功率器件領(lǐng)域也有著廣闊的應(yīng)用前景。
[0004]專利“一種基于柵介質(zhì)結(jié)構(gòu)的石墨烯場(chǎng)效應(yīng)器件及其制備方法”(專利號(hào)201210461745.9)中提出了一種石墨烯器件結(jié)構(gòu)，該器件采用襯底溝槽中填充的金屬A1作為柵電極，使用A1203和BN復(fù)合薄膜層構(gòu)成石墨烯晶體管的柵介質(zhì)。這樣形成石墨烯晶體管結(jié)構(gòu)的主要缺點(diǎn)是與傳統(tǒng)CMOS工藝不兼容，不利于與半導(dǎo)體器件集成，采用傳統(tǒng)的材料淀積方法向較窄的襯底溝槽中填充材料時(shí)會(huì)遇到較大的困難。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，提供一種能夠充分發(fā)揮石墨烯/黑磷薄膜的性能的硅柵石墨烯/黑磷晶體管及制備方法。
[0006]本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，硅柵石墨烯/黑磷晶體管，包括襯底、柵電極、柵介質(zhì)、源電極和漏電極，其特征在于，襯底上設(shè)置有隔離氧化硅層，隔離氧化硅層上設(shè)置有氧化硅槽，在氧化硅槽內(nèi)設(shè)置有柵電極和柵介質(zhì)，基底表面上設(shè)置有石墨烯/黑磷層，在石墨烯/黑磷層上方設(shè)置有源電極和漏電極。
[0007]進(jìn)一步的，所述柵電極為多晶硅，或者多晶硅與耐熔金屬的重疊組合，或者為耐熔金屬硅化物。所述耐熔金屬為鈦、鉬、鈷等等。所述源電極、漏電極和石墨烯/黑磷的表面上設(shè)置有鈍化層。
[0008]本發(fā)明還提供一種硅柵石墨烯/黑磷晶體管的制備方法，包括下述步驟:
[0009]a、在襯底上形成隔離氧化硅層；
[0010]b、在隔離氧化硅層的上表面上制作氧化硅槽；
[0011]c、在氧化硅槽中填充柵電極材料；
[0012]e、對(duì)填充的柵電極材料作表面平坦化處理直至露出隔離氧化硅層；
[0013]f、對(duì)氧化硅槽中的柵電極作熱處理，在柵電極表面形成薄層氧化硅作為柵介質(zhì)；
[0014]g、在隔離氧化硅層的上表面和氧化硅槽的填充物表面設(shè)置石墨烯/黑磷薄膜，并圖形化石墨烯/黑磷薄膜；
[0015]h、在石墨烯/黑磷薄膜表面形成源電極和漏電極；
[0016]1、在源電極、漏電極和石墨烯/黑磷的表面設(shè)置鈍化層。
[0017]步驟c中，柵電極為多晶硅，或者多晶硅與耐熔金屬的復(fù)合層，或者耐熔金屬硅化物。
[0018]本發(fā)明的優(yōu)勢(shì)在于，一是易于控制，工藝重復(fù)性好，且與傳統(tǒng)半導(dǎo)體硅工藝兼容，二是輕易獲得良好的柵介質(zhì)質(zhì)量，三是容易實(shí)現(xiàn)較窄溝槽的填充，四是具有大規(guī)模集成的應(yīng)用潛力，五是最大程度的保證石墨烯/黑磷薄膜的性能。
[0019]以下結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步的說明。
【附圖說明】
[0020]圖1是本發(fā)明實(shí)施例1的結(jié)構(gòu)示意圖。
[0021]圖2是實(shí)施例2的結(jié)構(gòu)示意圖，其柵電極為耐熔金屬與多晶硅復(fù)合層。
[0022]圖3是實(shí)施例3的結(jié)構(gòu)示意圖，其柵電極為耐熔金屬硅化物。
[0023]圖4是實(shí)施例4的結(jié)構(gòu)示意圖，其使用鈍化層對(duì)所形成的晶體管進(jìn)行保護(hù)。
[0024]圖5是本發(fā)明的晶體管與CMOS集成電路集成結(jié)構(gòu)示意圖。
[0025]標(biāo)號(hào)說明
[0026]1 襯底
[0027]2隔離氧化硅
[0028]3多晶硅
[0029]4柵介質(zhì)
[0030]5石墨烯或黑磷
[0031]6源電極
[0032]7漏電極
[0033]8耐熔金屬
[0034]9耐熔金屬硅化物柵電極
[0035]10鈍化層
[0036]11 CMOS 器件
【具體實(shí)施方式】
[0037]本發(fā)明使用與半導(dǎo)體硅工藝兼容的多晶硅作為石墨烯/黑磷晶體管的柵電極，并使用多晶硅表面熱氧化形成質(zhì)量很好的氧化硅作為石墨烯/黑磷晶體管的柵介質(zhì)。將石墨烯/黑磷晶體管的多晶硅柵電極置于二氧化硅槽內(nèi)，從而提供優(yōu)良的石墨烯/黑磷薄膜平面載體，與頂柵結(jié)構(gòu)相比，使石墨烯/黑磷材料的性能受到最小程度的影響。
[0038]參見圖1?5。從圖中可以看出，石墨烯/黑磷晶體管的柵電極為多晶娃，或者耐熔金屬與多晶硅的復(fù)合層，或者耐熔金屬硅化物，柵介質(zhì)為柵電極表面形成的二氧化硅薄膜。石墨烯/黑磷晶體管的柵電極及柵介質(zhì)位于一個(gè)二氧化硅槽內(nèi)，在石墨烯/黑磷薄膜形成之前，石墨烯/黑磷晶體管基底表面為一優(yōu)良的平面。石墨烯/黑磷薄膜形成之后，在石墨烯/黑磷薄膜的上表面形成源和漏電極。
[0039]實(shí)施例1:參見圖1。
[0040]本實(shí)施例的晶體管包含襯底1、隔離氧化硅2層、多晶硅3柵電極、柵介質(zhì)4、源電極6和漏電極7，襯底1上設(shè)置有隔離氧化硅2層，隔離氧化硅2層上設(shè)置有氧化硅槽，在氧化硅槽內(nèi)設(shè)置有多晶硅3柵電極和柵介質(zhì)4，隔離氧化硅2層及氧化硅槽上設(shè)置有石墨烯/黑磷5層，在石墨烯/黑磷5層上方設(shè)置有源電極6和漏電極7。柵電極為多晶硅3，柵介質(zhì)4為氧化硅。
[0041]實(shí)施例2:參見圖2。
[0042]本實(shí)施例與實(shí)施例1的區(qū)別在于，本實(shí)施例的柵電極為耐熔金屬8與多晶硅3的重疊組合，在氧化硅槽底部為耐熔金屬8，耐熔金屬上方為多晶硅3。
[0043]實(shí)施例3:參見圖3。
[0044]本實(shí)施例與實(shí)施例1的區(qū)別在于，本實(shí)施例的柵電極為耐熔金屬硅化物9。
[0045]實(shí)施例4:參見圖4。
[0046]本實(shí)施例在實(shí)施例1的基礎(chǔ)上增加了鈍化層10，具體的說，在源電極6的局部和漏電極7的局部，以及石墨烯/黑磷5層未被源電極6和漏電極7覆蓋的部分，以鈍化層10覆蓋。
[0047]本發(fā)明的制備方法為:
[0048]首先在襯底1上形成一厚隔離氧化硅2層，該隔離氧化硅2層主要起隔離的作用。使用的襯底1可以是硅襯底，包括η型硅和p型硅，也可以是其他一些材料，如石英玻璃、藍(lán)寶石等等。隔離氧化硅2的形成可以是熱氧化的方式，也可以是沉積的方式，如化學(xué)氣相沉積或物理氣相沉積。
[0049]隔離氧化硅2形成之后，在其上通過使用濕法腐蝕或干法刻蝕的辦法形成氧化硅槽。
[0050]使用低壓化學(xué)氣相沉積(LPCVD)的辦法向已形成的氧化硅槽中填充多晶硅3。接下來對(duì)多晶硅3進(jìn)行摻雜，摻雜可以使用原位方式，也可以使用離子注入的方式，摻雜類型包括η型或ρ型。
[0051]填滿氧化硅槽的多晶硅3，使用化學(xué)機(jī)械拋光(CMP)的辦法進(jìn)行表面平坦化直至露出隔離氧化硅2。使用氧化硅槽中的多晶硅3作為石墨烯/黑磷晶體管柵電極，如圖1所不ο
[0052]也可以在氧化硅槽中首先填充一層耐熔金屬8，接下再填充多晶硅3，從而使用耐熔金屬8和多晶硅3復(fù)合層作為石墨烯/黑磷晶體管的柵電極，如圖2所示。
[0053]對(duì)上述的耐熔金屬8和多晶硅3進(jìn)行高溫處理就可以形成耐熔金屬硅化物9，同樣可以以此作為石墨烯/黑磷晶體管的柵電極，如圖3所示。
[0054]對(duì)氧化硅槽中的柵電極物質(zhì)進(jìn)行熱氧化，形成一薄層氧化硅層，該薄層氧化硅層作為石墨烯/黑磷晶體管的柵介質(zhì)4，如圖1、2、3所示。
[0055]在較平坦的基底表面形成石墨烯/黑磷5薄膜。由于石墨烯/黑磷5薄膜形成于較平坦的基底表面，因此石墨烯/黑磷5薄膜的性能可以被很好的保持?？梢允褂玫入x子體刻蝕等辦法對(duì)石墨烯/黑磷5薄膜進(jìn)行圖形化。
[0056]最后，使用蒸發(fā)或?yàn)R射等沉積辦法形成石墨烯/黑磷晶體管的源和漏電極金屬，并使用光刻刻蝕或剝離等辦法對(duì)其進(jìn)行圖形化，形成源電極6和漏電極7，如圖1、2、3所示。形成石墨烯/黑磷晶體管源漏金屬電極的材料包括多種金屬，如鈦、鎳、金、鉑、鈀等等。
[0057]石墨烯/黑磷晶體管形成之后，為避免外界環(huán)境如有機(jī)物、顆粒、金屬粒子、水汽等對(duì)石墨烯/黑磷5薄膜性能的影響，在石墨烯/黑磷晶體管的上表面形成了一層鈍化層10，以此來對(duì)石墨烯/黑磷晶體管進(jìn)行保護(hù)，如圖4所示。石墨烯/黑磷晶體管表面的鈍化層10可以是氧化硅、氮化硅、硼硅玻璃、磷硅玻璃，硼磷硅玻璃，或有機(jī)物材料，等等。
[0058]如圖5所示，先通過傳統(tǒng)CMOS工藝形成CMOS器件11，然后在表面制作隔離氧化硅2層，在隔離氧化硅2層上通過本專利上述工藝步驟形成石墨烯/黑磷晶體管。最后通過刻孔及填充鎢塞的辦法連接CMOS和本專利發(fā)明的石墨烯/黑磷晶體管實(shí)現(xiàn)兩種器件的集成。
【主權(quán)項(xiàng)】
1.硅柵石墨烯/黑磷晶體管，包括襯底、柵電極、柵介質(zhì)、源電極和漏電極，其特征在于，襯底上設(shè)置有隔離氧化硅層，隔離氧化硅層上設(shè)置有氧化硅槽，在氧化硅槽內(nèi)設(shè)置有柵電極和柵介質(zhì)，隔離氧化硅層和氧化硅槽上設(shè)置有石墨烯/黑磷層，在石墨烯/黑磷層上方設(shè)置有源電極和漏電極。2.如權(quán)利要求1所述的硅柵石墨烯/黑磷晶體管，其特征在于，柵電極為多晶硅，或者為多晶硅與耐熔金屬的重疊組合。3.如權(quán)利要求1所述的硅柵石墨烯/黑磷晶體管，其特征在于，所述柵電極為耐熔金屬硅化物。4.如權(quán)利要求3所述的硅柵石墨烯/黑磷晶體管，其特征在于，所述耐熔金屬為鈦、鉬或鈷。5.如權(quán)利要求1所述的硅柵石墨烯/黑磷晶體管，其特征在于，所述源電極、漏電極和石墨烯/黑磷的表面上設(shè)置有鈍化層。6.硅柵石墨烯/黑磷晶體管的制備方法，其特征在于，包括下述步驟: a、在襯底上形成隔離氧化硅層； b、在隔離氧化硅層的上表面上制作氧化硅槽； c、在氧化娃槽中填充柵電極材料； e、對(duì)填充的柵電極材料作表面平坦化處理直至露出隔離氧化硅層； f、對(duì)氧化硅槽中的柵電極作熱處理，在柵電極表面形成薄層氧化硅作為柵介質(zhì)； g、在隔離氧化硅層的上表面和氧化硅槽的填充物表面設(shè)置石墨烯/黑磷薄膜，并圖形化石墨烯/黑磷薄膜； h、在石墨烯/黑磷薄膜表面形成源電極和漏電極； 1、在源電極、漏電極和石墨烯/黑磷的表面設(shè)置鈍化層。7.如權(quán)利要求6所述的硅柵石墨烯/黑磷晶體管的制備方法，其特征在于，步驟c中，柵電極為多晶硅，或者多晶硅與耐熔金屬的復(fù)合層，或者耐熔金屬硅化物。
【專利摘要】硅柵石墨烯/黑磷晶體管及制備方法，涉及半導(dǎo)體器件技術(shù)。本發(fā)明的晶體管包括襯底、柵電極、柵介質(zhì)、源電極和漏電極，其特征在于，襯底上設(shè)置有隔離氧化硅層，隔離氧化硅層上設(shè)置有氧化硅槽，在氧化硅槽內(nèi)設(shè)置有柵電極和柵介質(zhì)，基底表面上設(shè)置有石墨烯/黑磷層，在石墨烯/黑磷層上方設(shè)置有源電極和漏電極。本發(fā)明的優(yōu)勢(shì)在于，一是易于控制，工藝重復(fù)性好，且與傳統(tǒng)半導(dǎo)體硅工藝兼容，二是輕易獲得良好的柵介質(zhì)質(zhì)量，三是容易實(shí)現(xiàn)較窄溝槽的填充，四是具有大規(guī)模集成的應(yīng)用潛力，五是最大程度的保證石墨烯/黑磷薄膜的性能。
【IPC分類】H01L29/423, H01L21/44, H01L29/78, H01L21/34
【公開號(hào)】CN105428416
【申請(qǐng)?zhí)枴緾N201510821437
【發(fā)明人】李平, 王剛, 張慶偉, 陳遠(yuǎn)富
【申請(qǐng)人】電子科技大學(xué)
【公開日】2016年3月23日
【申請(qǐng)日】2015年11月24日