電荷俘獲非易失性存儲器件及其制造方法和操作方法
【專利摘要】一種電荷俘獲非易失性存儲器件包括源極區(qū)和漏極區(qū)，源極區(qū)和漏極區(qū)設(shè)置在襯底的上部中并且通過第一俘獲區(qū)、溝道區(qū)、和第二俘獲區(qū)而彼此間隔開。柵極層疊結(jié)構(gòu)設(shè)置在溝道區(qū)之上。包括隧道絕緣層、第一電荷俘獲層和第一阻擋絕緣層的第一層疊設(shè)置在第一俘獲區(qū)之上。包括隧道絕緣層、第二電荷俘獲層和第二阻擋絕緣層的第二層疊設(shè)置在第二俘獲區(qū)之上。層間絕緣層設(shè)置在襯底之上并且覆蓋柵極層疊結(jié)構(gòu)。第一接觸插塞和第二接觸插塞貫穿層間絕緣層，并且分別接觸源極區(qū)和漏極區(qū)。第三接觸插塞貫穿層間絕緣層，接觸柵極層疊結(jié)構(gòu)并且與第一電荷俘獲層和第二電荷俘獲層重疊。
【專利說明】電荷俘獲非易失性存儲器件及其制造方法和操作方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2015年2月17日申請的韓國申請案號10-2015-0024489的優(yōu)先權(quán)，韓國申請案通過引用其整體合并于此。
技術(shù)領(lǐng)域
[0003]本公開的各種實施例涉及一種非易失性存儲器件。更具體地，涉及一種電荷俘獲非易失性存儲器件及其制造方法和其操作方法。
【背景技術(shù)】
[0004]半導(dǎo)體存儲器件通常被分類為易失性存儲器件或非易失性存儲器件。易失性存儲器件在其電源供應(yīng)中斷時會丟失其所儲存的數(shù)據(jù)，但具有相對高的操作速度。即，其相對快速地讀取被儲存在存儲單元中的數(shù)據(jù)、或?qū)?shù)據(jù)寫入存儲單元中。相對地，非易失性存儲器件在其電源供應(yīng)中斷時保持其儲存的數(shù)據(jù)，但傾向于在較低速度下操作。因此，非易失性存儲器件被用在不具有恒定電壓的情況下需要保持?jǐn)?shù)據(jù)的電子系統(tǒng)中。非易失性存儲器件包括掩模只讀存儲器(MROM)裝置、可編程只讀存儲器(PROM)裝置、可擦除可編程只讀存儲器(EPR0M)裝置、電可擦除可編程只讀存儲器(EEPR0M)裝置、快閃存儲器件等。
[0005]—般而言，MROM裝置、PROM裝置和EPROM裝置需要額外設(shè)備(諸如，UV輻照器)來擦除其儲存的數(shù)據(jù)。因此，在許多應(yīng)用中，使用MROM裝置、PROM裝置和EPROM裝置可能不便的。相對地，EEPROM裝置和快閃存儲器件允許數(shù)據(jù)在無額外設(shè)備的情況下被電擦除和寫入。因此，EEPROM裝置和快閃存儲器件可以被應(yīng)用在各種領(lǐng)域中，例如，用于程序執(zhí)行的系統(tǒng)、或執(zhí)行頻繁的數(shù)據(jù)更新的輔助存儲器件中。具體地，快閃存儲器件的擦除操作可以由頁的單位來執(zhí)行?？扉W存儲器件能夠?qū)崿F(xiàn)比EEPROM裝置高的集成度。因此，快閃存儲器件經(jīng)常被用在大容量輔助存儲器件中。
[0006]非易失性存儲器件在每個存儲單元中能夠儲存的數(shù)據(jù)量取決于在每個存儲單元中儲存的位的數(shù)量。其中儲存單個位的數(shù)據(jù)的存儲單元被稱為單位單元或單電平單元(SLC)。相對地，其中儲存多位數(shù)據(jù)(例如，包括兩位或更多位的數(shù)據(jù))的存儲單元被稱為多位單元、多電平單元(MLC)或多狀態(tài)單元。隨著半導(dǎo)體存儲器件變得更加高度集成，采用MLC的非易失性存儲器件已經(jīng)變得更為盛行。
[0007]快閃存儲器和EEPROM裝置一般具有層疊的柵極結(jié)構(gòu)，其包括垂直層疊的浮柵和控制柵電極。然而，如果介于存儲單元之間的距離縮減過多，則由于在存儲單元之間的干擾影響或耦合電容，存儲單元的閾值電壓可能會變得不穩(wěn)定。因此，正在進(jìn)行大量研究和開發(fā)來判斷存儲器件如何能夠利用電荷俘獲層來更有效地儲存數(shù)據(jù)。

【發(fā)明內(nèi)容】

[0008]各種實施例針對一種電荷俘獲非易失性存儲器件及其制造方法和其操作方法。
[0009]根據(jù)實施例，一種電荷俘獲非易失性存儲器件包括源極區(qū)和漏極區(qū)，源極區(qū)和漏極區(qū)設(shè)置在襯底的上部中并且通過第一俘獲區(qū)、溝道區(qū)和第二俘獲區(qū)而彼此間隔開。柵極層疊結(jié)構(gòu)設(shè)置在溝道區(qū)之上。包括隧道絕緣層、第一電荷俘獲層和第一阻擋絕緣層的第一層疊設(shè)置在第一俘獲區(qū)之上。包括隧道絕緣層、第二電荷俘獲層和第二阻擋絕緣層的第二層疊設(shè)置在第二俘獲區(qū)之上。層間絕緣層設(shè)置在襯底之上并且覆蓋柵極層疊結(jié)構(gòu)。第一接觸插塞和第二接觸插塞貫穿層間絕緣層，并且分別接觸源極區(qū)和漏極區(qū)。第三接觸插塞貫穿層間絕緣層，接觸柵極層疊結(jié)構(gòu)并且與第一電荷俘獲層和第二電荷俘獲層重疊。
[0010]根據(jù)另一個實施例，一種電荷俘獲非易失性存儲器件包括選擇晶體管，選擇晶體管具有MOS結(jié)構(gòu)并且包括選擇柵極端子、第一端子和第二端子。第一電荷儲存晶體管具有第一電荷俘獲結(jié)構(gòu)并且包括第一控制柵極端子、源極端子、以及連接至選擇晶體管的第一端子的一個端子。第二電荷儲存晶體管具有第二電荷俘獲結(jié)構(gòu)并且包括第二控制柵極端子、漏極端子、以及連接至選擇晶體管的第二端子的端子。源極端子和漏極端子分別連接至源極線和位線。選擇柵極端子、第一控制柵極端子和第二控制柵極端子共同連接至單個字線。[0011 ]根據(jù)另一個實施例，一種電荷俘獲非易失性存儲器件包括多個字線，多個字線包括第一字線、第二字線和第三字線并且沿行來布置。多個位線分別沿多個列設(shè)置。多個源極線平行于行來延伸。多個單位單元分別位于行和列的交叉點處。多個單位單元包括位于第N行和第P列的第一單位單元、位于第(N-1)行和第P列的第二單位單元、以及位于第(N+1)行和第P列的第三單位單元，其中，N和P中的每個是整數(shù)。第一單位單元、第二單位單元和第三單位單元中的每個包括沿列方向串聯(lián)連接的第一電荷儲存晶體管、選擇晶體管和第二電荷儲存晶體管。第一電荷儲存晶體管具有第一控制柵極端子和源極端子。選擇晶體管具有選擇柵極端子。第二電荷儲存晶體管具有第二控制柵極端子和漏極端子。第一單位單元的源極端子電連接至第二單位單元的源極端子。第一單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第一字線。第二單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第二字線。第三單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第三字線。第一單位單元的漏極端子、第二單位單元的漏極端子和第三單位單元的漏極端子共同連接至同一位線。第一單位單元的源極端子和第二單位單元的源極端子共同連接至同一源極線。多個單位單元的塊體(bulk)區(qū)域共同連接至同一阱偏置線。
[0012]根據(jù)另一個實施例，提供一種制造電荷俘獲非易失性存儲器件的方法。該方法包括在襯底的溝道區(qū)之上形成包括柵極絕緣圖案和柵極導(dǎo)電圖案的柵極層疊結(jié)構(gòu)。在柵極層疊結(jié)構(gòu)的第一側(cè)壁和第二側(cè)壁之上分別形成第一虛設(shè)(dummy)間隔件和第二虛設(shè)間隔件。第一虛設(shè)間隔件包括第一隧道絕緣層、第一電荷俘獲層、第一阻擋絕緣層和第一間隔件，并且延伸到在襯底之上。第二虛設(shè)間隔件包括第二隧道絕緣層、第二電荷俘獲層、第二阻擋絕緣層和第二間隔件，并且延伸到在襯底之上。在襯底的上部中形成源極區(qū)和漏極區(qū)，以分別與第一虛設(shè)間隔件和第二虛設(shè)間隔件自對準(zhǔn)。在襯底之上形成層間絕緣層以覆蓋柵極層疊結(jié)構(gòu)、第一虛設(shè)間隔件、第二虛設(shè)間隔件、源極區(qū)以及漏極區(qū)。圖案化層間絕緣層以形成露出源極區(qū)的第一接觸孔、露出漏極區(qū)的第二接觸孔、以及露出柵極導(dǎo)電圖案、第一間隔件和第二間隔件的第三接觸孔。去除由第三接觸孔露出的第一間隔件和第二間隔件。第一接觸孔、第二接觸孔和第三接觸孔填充有金屬層以在第一接觸孔中形成第一接觸插塞、在第二接觸孔中形成第二接觸插塞、以及在第三接觸孔中形成的第三接觸插塞。
[0013]根據(jù)另一個實施例，提供一種操作電荷俘獲非易失性存儲器件的方法，該電荷俘獲非易失性存儲器件包括:多個字線，其包括第一字線、第二字線和第三字線并且沿行來布置；多個位線，其分別沿多個列來設(shè)置；多個源極線，其平行于行來延伸；以及多個單位單元，其分別位于列和行的交叉點處;其中，多個單位單元包括位于第N和第P列的第一單位單元、位于第(N-1)行和第P列的第二單位單元、以及位于第(N+1)行和第P列的第三單位單元，其中，N和P中的每個是整數(shù);其中，第一單位單元、第二單位單元和第三單位單元中的每個包括沿列方向串聯(lián)連接的第一電荷儲存晶體管、選擇晶體管和第二電荷儲存晶體管;其中，第一電荷儲存晶體管具有第一控制柵極端子和源極端子;其中，選擇晶體管具有選擇柵極端子;其中，第二電荷儲存晶體管具有第二控制柵極端子和漏極端子;其中，第一單位單元的源極端子電連接至第二單位單元的源極端子;其中，第一單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第一字線；其中，第二單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第二字線;其中，第三單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第三字線;其中，第一單位單元的漏極端子、第二單位單元的漏極端子和第三單位單元的漏極端子共同連接至同一位線;其中，第一單位單元的源極端子和第二單位單元的源極端子共同連接至同一源極線；以及其中，多個單位單元的塊體區(qū)域共同連接至同一阱偏置線。該方法包括:將正編程電壓施加至從多個字線中選中的一個;將接地電壓施加至除選中字線之外的其余字線;將接地電壓施加至從多個位線中選中的一個，以選擇位于選中字線和選中位線的交叉點處的單位單元；電浮置除了選中位線之外的其余位線;將正編程源極線電壓施加至連接到選中單位單元的源極線;將接地電壓施加至其余源極線；以及將接地電壓施加至阱偏置線以選擇性地編程選中單位單元的第一電荷儲存晶體管。
【附圖說明】
[0014]鑒于附圖和所附詳細(xì)描述，本公開的各種實施例將變得更明顯，其中:
[0015]圖1是圖示根據(jù)實施例的電荷俘獲非易失性存儲器件的剖面圖；
[0016]圖2在圖1中所示的電荷俘獲非易失性存儲器件的等效電路圖；
[0017]圖3圖示在圖1中所示的電荷俘獲非易失性存儲器件的第一電荷儲存晶體管的編程操作的剖面圖；
[0018]圖4圖示在圖1中所示的電荷俘獲非易失性存儲器件的第二電荷儲存晶體管的編程操作的剖面圖；
[0019]圖5圖示在圖1中所示的電荷俘獲非易失性存儲器件的選擇性擦除操作的剖面圖；
[0020]圖6圖示在圖1中所示的電荷俘獲非易失性存儲器件的批量擦除操作(bulkerasure operat1n)的剖面圖；
[0021]圖7圖示在圖1中所示的電荷俘獲非易失性存儲器件的另一批量擦除操作的剖面圖；
[0022]圖8圖示在圖1中所示的電荷俘獲非易失性存儲器件的第一電荷儲存晶體管的讀取操作的剖面圖；
[0023]圖9圖示在圖1中所示的電荷俘獲非易失性存儲器件的第二電荷儲存晶體管的讀取操作的剖面圖；
[0024]圖10圖示根據(jù)實施例的電荷俘獲非易失性存儲器件的單元陣列的等效電路圖；
[0025]圖11圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列的編程操作的等效電路圖；
[0026]圖12圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列的另一編程操作的等效電路圖；
[0027]圖13圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列的選擇性擦除操作的等效電路圖；
[0028]圖14圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列的另一選擇性擦除操作的等效電路圖；
[0029]圖15圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列的批量擦除操作的等效電路圖；
[0030]圖16圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列的讀取操作的等效電路圖；
[0031]圖17圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列的另一讀取操作的等效電路圖；
[0032]圖18圖示根據(jù)實施例的電荷俘獲非易失性存儲器件的單元陣列的布局圖；以及
[0033]圖19至圖24圖示根據(jù)實施例的制造電荷俘獲非易失性存儲器件的方法的剖面圖。
【具體實施方式】
[0034]將理解的是，盡管可以在本文中使用第一、第二、第三等的術(shù)語來描述各種的元件，但這些元件不應(yīng)該受限于這些術(shù)語。這些術(shù)語只被用來區(qū)別一個元件與另一個元件而已。因此，在不脫離本公開的教示的情況下，在某些實施例中的第一元件可能在其它實施例中被稱為第二元件。
[0035]還將理解的是，當(dāng)元件被稱為在另一元件“上”、“之上”、“上面”、“下”、“之下”或“下面”時，其可以直接接觸另一元件，或者至少一個介于中間的元件可以存在于兩者之間。因此，本文中所用的術(shù)語，諸如，“上”、“之上”、“上面”、“下”、“之下”和“下面”等只出于描述特定實施例的目的，因非意在限制本公開的范圍。
[0036]還將理解的是，當(dāng)元件被稱為“連接”或“耦接”至另一元件時，其可以直接連接或耦接至另一元件，或者可以存在介于中間的元件。
[0037]圖1圖示根據(jù)實施例的電荷俘獲非易失性存儲器件的剖面圖。參照圖1，第一導(dǎo)電類型的阱區(qū)104(例如，P型阱區(qū))可以設(shè)置在襯底103的上部中。襯底103可以是半導(dǎo)體襯底，諸如，單晶硅襯底。在某些實施例中，襯底103可以是絕緣體上硅(SOI)襯底，其包括順序?qū)盈B的支撐襯底、掩埋絕緣層和單晶硅層。如果襯底103是P型，則阱區(qū)104可以是不必要的。阱區(qū)104的上部的一部分可以對應(yīng)于有源區(qū)101。有源區(qū)101可以由隔離區(qū)102來定義。溝槽隔離層105可以設(shè)置在隔離區(qū)102中。重?fù)诫sN型雜質(zhì)的源極區(qū)106和重?fù)诫sN型雜質(zhì)的漏極區(qū)107可以設(shè)置在有源區(qū)101中，并且彼此間隔開。第一俘獲區(qū)111、溝道區(qū)113和第二俘獲區(qū)112可以被定義在介于源極區(qū)106與漏極區(qū)107之間的阱區(qū)104中。溝道區(qū)113可以設(shè)置在第一俘獲區(qū)111及第二俘獲區(qū)112之間。第一俘獲區(qū)111可以設(shè)置在源極區(qū)106與溝道區(qū)113之間，以及第二俘獲區(qū)112可以設(shè)置在溝道區(qū)113與漏極區(qū)107之間。
[0038]柵極絕緣圖案121和柵極導(dǎo)電圖案122可以順序?qū)盈B在溝道區(qū)113上。柵極絕緣圖案121和柵極導(dǎo)電圖案122可以構(gòu)成選擇晶體管的柵極層疊結(jié)構(gòu)120。選擇晶體管可以被配置以具有金屬氧化物半導(dǎo)體(MOS)結(jié)構(gòu)，其包括溝道區(qū)113、柵極絕緣圖案121和柵極導(dǎo)電圖案122。在某些實施例中，柵極絕緣圖案121可以包括氧化物層，并且柵極導(dǎo)電圖案122可以包括多晶硅層或金屬層。如果高于選擇晶體管的閾值電壓的電壓被施加至柵極導(dǎo)電圖案122，則可以在溝道區(qū)113中形成反轉(zhuǎn)層。在溝道區(qū)113中形成的反轉(zhuǎn)層可以作用為載流子移動通過的電流路徑。
[0039]第一隧道絕緣層131、第一電荷俘獲層141和第一阻擋絕緣層151可以順序?qū)盈B在第一俘獲區(qū)111中的阱區(qū)104上。第一隧道絕緣層131可以延伸以覆蓋柵極層疊結(jié)構(gòu)120的側(cè)壁的整個表面。該側(cè)壁可以位于與漏極區(qū)107相對處。因此，第一隧道絕緣層131可以包括設(shè)置在第一俘獲區(qū)111中的阱區(qū)104上的一部分以及設(shè)置在柵極層疊結(jié)構(gòu)120的側(cè)壁上的另一部分。
[0040]第一電荷俘獲層141和第一阻擋絕緣層151中的每個也可以具有和第一隧道絕緣層131相同的剖面輪廓。因此，第一電荷俘獲層141和第一阻擋絕緣層151中的每個可以包括設(shè)置在第一俘獲區(qū)111中的阱區(qū)104上的一部分以及設(shè)置在柵極層疊結(jié)構(gòu)120的側(cè)壁上的另一部分。
[0041]第一隧道絕緣層131可以包括氧化物層。第一隧道絕緣層131可以具有比柵極絕緣圖案121的厚度小的厚度。第一電荷俘獲層141可以包括氮化物層。第一阻擋絕緣層151可以包括氧化物層或高k電介質(zhì)層，例如，鋁氧化物(Al2O3)層。
[0042]第二隧道絕緣層132、第二電荷俘獲層142和第二阻擋絕緣層152可以順序?qū)盈B在第二俘獲區(qū)112中的阱區(qū)104上。第二隧道絕緣層132可以延伸以覆蓋柵極層疊結(jié)構(gòu)120的另一側(cè)壁的整個表面。該側(cè)壁可以位于與源極區(qū)106相對處。因此，第二隧道絕緣層132可以包括設(shè)置在第二俘獲區(qū)112中的阱區(qū)104上的一部分以及設(shè)置在柵極層疊結(jié)構(gòu)120的側(cè)壁上的另一部分。
[0043]第二電荷俘獲層142和第二阻擋絕緣層152中的每個也可以具有和第二隧道絕緣層132相同的剖面輪廓。因此，第二電荷俘獲層142和第二阻擋絕緣層152中的每個可以包括設(shè)置在第二俘獲區(qū)112中的阱區(qū)104上的一部分以及設(shè)置在柵極層疊結(jié)構(gòu)120的側(cè)壁上的另一部分。
[0044]第二隧道絕緣層132可以包括氧化物層。第二隧道絕緣層132可以具有比柵極絕緣圖案121的厚度小的厚度。第二電荷俘獲層142可以包括氮化物層。第二阻擋絕緣層152可以包括氧化物層或高k電介質(zhì)層，例如，鋁氧化物(Al2O3)層。
[0045]層間絕緣層160可以設(shè)置以覆蓋溝槽隔離層105、源極區(qū)106和漏極區(qū)107、第一阻擋絕緣層151和第二阻擋絕緣層152以及柵極導(dǎo)電圖案122。層間絕緣層160可以是單層的絕緣材料或多層的絕緣材料。源極區(qū)106可以由貫穿層間絕緣層160的第一接觸孔161而被露出，并且漏極區(qū)107可以由貫穿層間絕緣層160的第二接觸孔162而被露出。柵極導(dǎo)電圖案122以及第一阻擋絕緣層151和第二阻擋絕緣層152可以由貫穿層間絕緣層160的第三接觸孔163而被露出。第三接觸孔163可以被分成第三上接觸孔163a和第三下接觸孔163b。第三上接觸孔163a可以從層間絕緣層160的頂表面水平延伸到柵極導(dǎo)電圖案122的頂表面水平，并且可以具有垂直的側(cè)壁或傾斜的側(cè)壁。第三下接觸孔163b可以從柵極導(dǎo)電圖案122的頂表面水平延伸到第一阻擋絕緣層151和第二阻擋絕緣層152的頂表面水平并且可以具有圓形的側(cè)壁輪廓。第三下接觸孔163b可以從第三上接觸孔163a的側(cè)壁橫向地延伸，使得第三下接觸孔163b可以具有比第三上接觸孔163a的寬度大的寬度。
[0046]第一接觸孔161、第二接觸孔162和第三接觸孔163可以分別填充有第一接觸插塞171、第二接觸插塞172和第三接觸插塞173。因此，第一接觸插塞171和第二接觸插塞172可以分別接觸源極區(qū)106與漏極區(qū)107。在某些實施例中，用于降低接觸電阻值的層(例如，硅化物層)可以設(shè)置在第一接觸插塞171與源極區(qū)106之間以及第二接觸插塞172與漏極區(qū)107之間。
[0047]第三接觸插塞173可以包括填充第三上接觸孔163a的第三上接觸插塞173a以及填充第三下接觸孔163b的第三下接觸插塞173b。第三上接觸插塞173a和第三下接觸插塞173b可以由相同的材料形成。即，第三上接觸插塞173a和第三下接觸插塞173b可以構(gòu)成單個一體的主體，而在其間無任何異質(zhì)結(jié)。
[0048]第三上接觸插塞173a可以從溝道區(qū)113之上橫向地延伸到第一俘獲層111和第二俘獲層112之上。即，第三上接觸插塞173a的寬度W2可以大于柵極導(dǎo)電圖案122的寬度W1。因此，第三上接觸插塞173a的兩個邊緣分別可以和相鄰于溝道區(qū)113的第一俘獲區(qū)111的一部分以及相鄰于溝道區(qū)113的第二俘獲區(qū)112的一部分垂直地重疊。
[0049]第三上接觸插塞173a可以接觸柵極導(dǎo)電圖案122。第三下接觸插塞173b可以和第一俘獲區(qū)111及第二俘獲區(qū)112兩者垂直地重疊。第三下接觸插塞173b的兩個側(cè)壁可以分別和相鄰于第一俘獲區(qū)111的源極區(qū)106的邊緣以及相鄰于第二俘獲區(qū)112的漏極區(qū)107的邊緣自對準(zhǔn)。
[0050]第一接觸插塞171、第二接觸插塞172及第三接觸插塞173可以由相同的導(dǎo)電材料形成。在某些實施例中，第一接觸插塞171、第二接觸插塞172及第三接觸插塞173可以是鎢材料。在某些其它實施例中，第一接觸插塞171、第二接觸插塞172及第三接觸插塞173中的每個可以包括多個金屬層。
[0051]在第一俘獲區(qū)111中，阱區(qū)104、第一隧道絕緣層131、第一電荷俘獲層141、第一阻擋絕緣層151和第三接觸插塞173垂直地層疊，并且可以構(gòu)成第一電荷儲存晶體管。在第一電荷儲存晶體管中，第三接觸插塞173可以作為控制柵電極，以及第一隧道絕緣層131、第一電荷俘獲層141和第一阻擋絕緣層151可以作為柵極絕緣層。
[0052]在第二俘獲區(qū)112中，阱區(qū)104、第二隧道絕緣層132、第二電荷俘獲層142、第二阻擋絕緣層152和第三接觸插塞173垂直地層疊，并且可以構(gòu)成第二電荷儲存晶體管。在第二電荷儲存晶體管中，第三接觸插塞173可以作為控制柵電極。第二隧道絕緣層132、第二電荷俘獲層142和第二阻擋絕緣層152可以作為柵極絕緣層。
[0053]在第一俘獲區(qū)111中，當(dāng)超過某閾值的垂直電場被施加到第三接觸插塞173與阱區(qū)104之間時，在源極區(qū)106附近產(chǎn)生的熱載流子可以貫穿第一隧道絕緣層131，并且可以在第一電荷俘獲層141中被俘獲。
[0054]類似地，在第二俘獲區(qū)112中，當(dāng)超過某閾值的垂直電場被施加在第三接觸插塞173與阱區(qū)104之間時，在漏極區(qū)107附近產(chǎn)生的熱載流子可以貫穿第二隧道絕緣層132，并且可以在第二電荷俘獲層142中被俘獲。
[0055]在此情形中，第三接觸插塞173可以作為產(chǎn)生垂直電場的電壓被施加的控制柵電極。根據(jù)實施例，第三接觸插塞173可以由金屬形成，例如，與第一接觸插塞171及第二接觸插塞172相同的金屬。由于第三接觸插塞173由金屬形成而非多晶娃，因此與米用多晶娃層作為控制柵電極的傳統(tǒng)非易失性存儲器件相比，根據(jù)實施例的電荷俘獲非易失性存儲器件的操作速度可以得到改善。
[0056]圖2在圖1中所示的電荷俘獲非易失性存儲器件的等效電路圖。參照圖2，具有第一電荷俘獲結(jié)構(gòu)的第一電荷儲存晶體管251、選擇晶體管220以及具有第二電荷俘獲結(jié)構(gòu)的第一.電荷儲存晶體管252可以彼此串聯(lián)連接。
[0057]第一電荷儲存晶體管251可以包括連接至源極線SL的源極端子S。第一電荷儲存晶體管251的另一端子可以連接至選擇晶體管220。此外，第二電荷儲存晶體管252可以包括連接至位線BL的漏極端子D。第二電荷儲存晶體管252的另一端子可以連接至選擇晶體管220
的另一端子。
[0058]如同參考圖1所描述的，第一電荷儲存晶體管251的第一電荷俘獲結(jié)構(gòu)可以包括順序?qū)盈B的第一隧道絕緣層、第一電荷俘獲層和第一阻擋絕緣層。此外，如同參考圖1所描述的，第二電荷儲存晶體管252的第二電荷俘獲結(jié)構(gòu)可以包括順序?qū)盈B的第二隧道絕緣層、第二電荷俘獲層和第二阻擋絕緣層。選擇晶體管220的選擇柵極端子SG、第一電荷儲存晶體管251的第一控制柵極端子CGl以及第二電荷儲存晶體管252的第二控制柵極端子CG2可以連接至單個或公共字線WL。
[0059]參照圖1和圖2，選擇晶體管220的選擇柵極端子SG可以對應(yīng)于柵極導(dǎo)電圖案122和第三接觸插塞173，以及第一電荷儲存晶體管251的第一控制柵極端子CGl以及第二電荷儲存晶體管252的第二控制柵極端子CG2可以對應(yīng)于第三接觸插塞173。
[0060]此外，第一電荷儲存晶體管251的源極端子S可以對應(yīng)于源極區(qū)106，并且第二電荷儲存晶體管252的漏極端子D可以對應(yīng)于漏極區(qū)107。此外，第一電荷儲存晶體管251、選擇晶體管220和第二電荷儲存晶體管252可以彼此共享阱區(qū)104，并且阱區(qū)104可以連接至阱偏置線 WBL 0
[0061]圖3圖示在圖1中所示的電荷俘獲非易失性存儲器件的第一電荷儲存晶體管的編程操作的剖面圖。在以下的實施例中，通過正向地增加電荷儲存晶體管的閾值電壓來執(zhí)行編程操作。通過降低(即，負(fù)向地增加)電荷儲存晶體管的閾值電壓來執(zhí)行擦除操作。然而，在以下的實施例中執(zhí)行的編程操作和擦除操作是示例性實施例，且不局限于此。此外，用于降低電荷儲存晶體管的閾值電壓的編程操作以及用于增加電荷儲存晶體管的閾值電壓的擦除操作也可以是可供利用的。
[0062]在圖3中，與圖1和圖2中所用的相同的參考標(biāo)記表示相同或類似的元件。參照圖3，為了編程第一電荷儲存晶體管251，正編程電壓+Vpp可以被施加至字線WL，并且正編程源極線電壓+Vpsl可以被施加至源極線SL。在此情形中，位線BL和阱區(qū)104可以接地。在某些實施例中，正編程電壓+Vpp可以高于選擇晶體管220的閾值電壓和第二電荷儲存晶體管252的閾值電壓，并且可以具有充分的電壓電平以將在源極區(qū)106附近產(chǎn)生的熱電子穿過第一隧道絕緣層131來注入到第一電荷俘獲層141中。在某些實施例中，正編程源極線電壓+Vpsl可以具有充分的電壓電平以產(chǎn)生水平電場，水平電場能夠在源極區(qū)106附近產(chǎn)生熱電子。正編程電壓+Vpp和正編程源極線電壓+Vpsl可以根據(jù)熱電子的產(chǎn)生機(jī)制而彼此不同。
[0063]正編程電壓+Vpp可以通過字線WL而被施加至第三接觸插塞173和柵極導(dǎo)電圖案122。因此，選擇晶體管220和第二電荷儲存晶體管252可以導(dǎo)通。即，可以在溝道區(qū)113和第二俘獲區(qū)112中形成反轉(zhuǎn)層。
[0064]此外，由于位線BL接地并且正編程源極線電壓+Vpsl被施加至源極線SL，因此可以在溝道區(qū)113中的反轉(zhuǎn)層及第二俘獲區(qū)112中的反轉(zhuǎn)層與源極區(qū)106之間產(chǎn)生與正編程源極線電壓+Vpsl相對應(yīng)的水平電場。因此，如圖3中的虛線箭頭所指示的，載流子(S卩，電子)可以從第二電荷儲存晶體管252的漏極區(qū)107向第一電荷儲存晶體管251的源極區(qū)106漂移。
[0065]此外，由于正編程電壓+Vpp通過字線WL而被施加至第三接觸插塞173并且阱區(qū)104接地，因此可以在第一俘獲區(qū)111中產(chǎn)生與正編程電壓+Vpp相對應(yīng)的垂直電場。結(jié)果，通過水平電場而在源極區(qū)106附近產(chǎn)生的熱電子可以通過垂直電場，穿過第一隧道絕緣層131而被注入到第一電荷俘獲層141中。(見于圖3的部分“A”)。因此，第一電荷儲存晶體管251的閾值電壓可以增高，使得第一電荷儲存晶體管251具有被編程狀態(tài)。
[0066]圖4圖示在圖1中所示的電荷俘獲非易失性存儲器件的第二電荷儲存晶體管的編程操作的剖面圖。在圖4中，與圖1和圖2中所用的相同的參考標(biāo)記表示相同的元件。參照圖4，為了編程第二電荷儲存晶體管252，正編程電壓+Vpp可以被施加至字線WL，并且正編程位線電壓+Vpbl可以被施加至位線BL。
[0067]在此情形中，源極線SL和阱區(qū)104可以接地。正編程電壓+Vpp可以高于選擇晶體管220的閾值電壓和第一電荷儲存晶體管251的閾值電壓，并且可以具有充分的電壓電平以將在漏極區(qū)107附近產(chǎn)生的熱電子穿過第二隧道絕緣層132而注入到第二電荷俘獲層142中。正編程位線電壓+Vpbl可以具有充分的電壓電平以產(chǎn)生水平電場，水平電場能夠在漏極區(qū)107附近產(chǎn)生熱電子。正編程電壓+Vpp和正編程位線電壓+Vpbl可以根據(jù)熱電子的產(chǎn)生機(jī)制而被設(shè)置為不同。
[0068]正編程電壓+Vpp可以通過字線WL而被施加至第三接觸插塞173和柵極導(dǎo)電圖案122。因此，選擇晶體管220和第一電荷儲存晶體管251可以導(dǎo)通。即，可以在溝道區(qū)113和第一俘獲區(qū)111中形成反轉(zhuǎn)層。此外，由于源極線SL接地并且正編程位線電壓+Vpbl被施加至位線BL，因此可以在溝道區(qū)113中的反轉(zhuǎn)層及第一俘獲區(qū)111中的反轉(zhuǎn)層與漏極區(qū)107之間產(chǎn)生與正編程位線電壓+Vpbl相對應(yīng)的水平電場。因此，如虛線箭頭所指示的，載流子(SP，電子)可以從第一電荷儲存晶體管251的源極區(qū)106向第二電荷儲存晶體管252的漏極區(qū)107漂移。
[0069]此外，由于正編程電壓+Vpp通過字線WL而被施加至第三接觸插塞173，并且阱區(qū)104接地，因此可以在第二俘獲區(qū)112中產(chǎn)生與正編程電壓+Vpp相對應(yīng)的垂直電場。結(jié)果，通過水平電場而在漏極區(qū)107附近產(chǎn)生的熱電子可以通過垂直電場，穿過第二隧道絕緣層132而被注入到第二電荷俘獲層142中。(見于圖4的部分“B”)。因此，第二電荷儲存晶體管252的閾值電壓可以增高，使得第二電荷儲存晶體管252具有被編程狀態(tài)。
[0070]圖5圖示在圖1中所示的電荷俘獲非易失性存儲器件的選擇性擦除操作的剖面圖。在圖5中，與圖1和圖2中所用的相同的參考標(biāo)記表示相同的元件。參照圖5，為了選擇性地擦除被儲存在第一電荷儲存晶體管251中的數(shù)據(jù)，負(fù)擦除電壓-Vee可以被施加至字線WL，并且正擦除源極線電壓+Vesl可以被施加至源極線SL。在此情形中，位線BL可以被浮置，并且阱區(qū)104可以接地。
[0071]負(fù)擦除電壓-Vee和正擦除源極線電壓+Vesl可以被設(shè)置成使得在第一電荷俘獲層141中俘獲的電子通過帶-帶隧穿(BTBT)機(jī)制而被注入到源極區(qū)106中。此外，負(fù)擦除電壓-Vee可以被設(shè)置成使得在第二電荷俘獲層142中俘獲的電子不被注入到接地的阱區(qū)104中。
[0072]負(fù)擦除電壓-Vee可以通過字線WL而被施加至第三接觸插塞173和柵極導(dǎo)電圖案122。此外，正擦除源極線電壓+Vesl可以通過源極線SL而被施加至源極區(qū)106。因此，可以在第三接觸插塞173(其作為第一電荷儲存晶體管251的第一控制柵極端子CGl)與第一電荷儲存晶體管251的源極區(qū)106之間產(chǎn)生與負(fù)擦除電壓-Vee和正擦除源極線電壓+Vesl之間的電壓差相對應(yīng)的電場。因此，在第一電荷俘獲層141中俘獲的電子可以通過BTBT機(jī)制而被注入到源極區(qū)106中(見于圖5的部分“C”)。結(jié)果，第一電荷儲存晶體管251的閾值電壓可以降低，使得第一電荷儲存晶體管251具有被擦除狀態(tài)。
[0073]當(dāng)?shù)谝浑姾蓛Υ婢w管251被擦除時，由于連接至漏極區(qū)107的位線BL被電浮置，因此在第三接觸插塞173與漏極區(qū)107之間不產(chǎn)生電場。可以在第三接觸插塞173與第二俘獲區(qū)112中的阱區(qū)104之間產(chǎn)生與負(fù)擦除電壓-Vee相對應(yīng)的電場。如上所述，負(fù)擦除電壓-Vee可以被設(shè)置成使得在第二電荷俘獲層142中俘獲的電子不被注入到接地的阱區(qū)104中。因此，當(dāng)?shù)谝浑姾蓛Υ婢w管251被擦除時，第二電荷儲存晶體管252可以不被擦除。
[0074]第二電荷儲存晶體管252也可以利用與用于選擇性擦除第一電荷儲存晶體管251的選擇性擦除操作基本上相同的方式來選擇性地擦除。在此情形中，源極線SL可以被浮置，并且正擦除位線電壓+Vebl可以被施加至位線BL。正擦除位線電壓+Vebl可以具有與正擦除源極線電壓+Vesl相同的電壓電平。
[0075]如上所述，第一電荷儲存晶體管251和第二電荷儲存晶體管252中的任意一個可以被選擇性擦除。如果在圖1中所示的電荷俘獲非易失性存儲器件被反復(fù)地布置以提供單元陣列，則共享單個字線WL的第一電荷儲存晶體管251和第二電荷儲存晶體管252可以分別屬于兩個不同的頁。在此情形中，第一電荷儲存晶體管251或第二電荷儲存晶體管252可以通過使用如參考圖5描述的選擇性擦除方法，以頁的單位來執(zhí)行擦除操作而被選擇性擦除。
[0076]圖6圖示在圖1中所示的電荷俘獲非易失性存儲器件的批量擦除操作的剖面圖。在圖6中，與圖1和圖2中所用的相同的參考標(biāo)記表示相同的元件。參照圖6，為了同時批量擦除被儲存在第一電荷儲存晶體管251和第二電荷儲存晶體管252中的數(shù)據(jù)，負(fù)擦除電壓-Vee可以被施加至字線WL，并且正擦除源極線電壓+Vesl和正擦除位線電壓+Vebl可以分別被施加至源極線SL和位線BL。正擦除源極線電壓+Vesl和正擦除位線電壓+Vebl可以具有相同的電壓電平。阱區(qū)104可以接地，以同時批量擦除第一電荷儲存晶體管251和第二電荷儲存晶體管 252。
[0077]負(fù)擦除電壓-Vee和正擦除源極線電壓+Vesl可以被設(shè)置成使得在第一電荷俘獲層141中俘獲的電子通過BTBT機(jī)制而被注入到源極區(qū)106中。類似地，負(fù)擦除電壓-Vee和正擦除位線電壓+Vebl可以被設(shè)置成使得在第二電荷俘獲層142中俘獲的電子通過BTBT機(jī)制而被注入到漏極區(qū)107中。
[0078]負(fù)擦除電壓-Vee可以通過字線WL而被施加至第三接觸插塞173和柵極導(dǎo)電圖案122。此外，正擦除源極線電壓+Vesl可以通過源極線SL而被施加至源極區(qū)106。因此，可以在第三接觸插塞173(其作為第一電荷儲存晶體管251的第一控制柵極端子CGl)與第一電荷儲存晶體管251的源極區(qū)106之間產(chǎn)生與負(fù)擦除電壓-Vee和正擦除源極線電壓+Vesl之間的電壓差相對應(yīng)的電場。因此，在第一電荷俘獲層141中俘獲的電子可以通過BTBT機(jī)制而被注入到源極區(qū)106中(見于圖6的部分“D”)。照此，當(dāng)?shù)谝浑姾蓛Υ婢w管251具有被擦除狀態(tài)時，第一電荷儲存晶體管2 51的閾值電壓可以降低。
[0079]當(dāng)?shù)诙姾蓛Υ婢w管252被擦除時，負(fù)擦除電壓-Vee可以通過字線WL而被施加至第三接觸插塞173和柵極導(dǎo)電圖案122，并且正擦除位線電壓+Vebl可以通過位線BL而被施加至漏極區(qū)107。因此，可以在第二接觸插塞172(其作為第二電荷儲存晶體管252的第二控制柵極端子CG2)與第二電荷儲存晶體管252的漏極區(qū)107之間產(chǎn)生與負(fù)擦除電壓-Vee和正擦除位線電壓+Vebl之間的電壓差相對應(yīng)的電場。因此，在第二電荷俘獲層142中俘獲的電子可以通過BTBT機(jī)制而被注入到漏極區(qū)107中(見于圖6的部分?”)。照此，當(dāng)?shù)诙姾蓛Υ婢w管252具有被擦除狀態(tài)時，第二電荷儲存晶體管252的閾值電壓可以降低。
[0080]根據(jù)參考圖6描述的批量擦除方法，全部第一電荷儲存晶體管251和第二電荷儲存晶體管252可以通過BTBT機(jī)制而被同時批量地擦除。因此，如果圖1中所示的電荷俘獲非易失性存儲器件被反復(fù)地布置以提供單元陣列，則全部第一電荷儲存晶體管251和第二電荷儲存晶體管252可以以塊為單位來同時地擦除，而不管頁緩沖器電路的配置如何。
[0081]圖7圖示在圖1中所示的電荷俘獲非易失性存儲器件的另一批量擦除操作的剖面圖。在圖7中，與圖1和圖2中所用的相同的參考標(biāo)記表示相同的元件。參照圖7，為了同時批量擦除被儲存在第一電荷儲存晶體管251和第二電荷儲存晶體管252中的數(shù)據(jù)，負(fù)擦除電壓-Vee可以被施加至字線WL，并且源極線SL和位線BL可以被電浮置。在本實施例中，正擦除阱電壓+Vew可以被施加至阱區(qū)104。負(fù)擦除電壓-Vee和正擦除阱電壓+Vew可以被設(shè)置成使得在第一電荷俘獲層141和第二電荷俘獲層142中俘獲的電子通過福勒-諾得海姆(FN)隧穿機(jī)制而被注入到阱區(qū)104之中。
[0082]當(dāng)正擦除阱電壓+Vew被施加至阱區(qū)104時，負(fù)擦除電壓-Vee可以通過字線WL而被施加至第三接觸插塞173和柵極導(dǎo)電圖案122。因此，可以在第三接觸插塞173(其作為第一電荷儲存晶體管251和第二電荷儲存晶體管252的第一控制柵極端子CGl和第二控制柵極端子CG2)與阱區(qū)104之間產(chǎn)生與負(fù)擦除電壓-Vee和正擦除阱電壓+Vew之間的電壓差相對應(yīng)的電場。因此，在第一電荷俘獲層141中俘獲的電子可以通過FN隧穿機(jī)制而被注入到阱區(qū)104中。(見于圖7的部分“F")。在第二電荷俘獲層142中俘獲的電子也可以通過FN隧穿機(jī)制而被注入到阱區(qū)104之中。(見于圖7的部分“G”)。照此，當(dāng)?shù)谝浑姾蓛Υ婢w管251和第二電荷儲存晶體管252兩者都具有被擦除狀態(tài)時，第一電荷儲存晶體管251的閾值電壓和第二電荷儲存晶體管252的閾值電壓可以被設(shè)置為低。
[0083]根據(jù)參考圖7描述的批量擦除方法，全部第一電荷儲存晶體管251和第二電荷儲存晶體管252可以通過FN隧穿機(jī)制來同時批量擦除。因此，如果在圖1中所示的電荷俘獲非易失性存儲器件被反復(fù)地布置以提供單元陣列，則全部第一電荷儲存晶體管251和第二電荷儲存晶體管252可以以塊為單位來同時擦除，而不管頁緩沖器電路的配置如何。
[0084]圖8圖示在圖1中所示的電荷俘獲非易失性存儲器件的第一電荷儲存晶體管251的讀取操作的剖面圖。在圖8中，與圖1和圖2中所用的相同的參考標(biāo)記表示相同的元件。參照圖8，為了讀出被儲存在第一電荷儲存晶體管251中的數(shù)據(jù)，正讀取電壓+Vrr可以被施加至字線WL，并且正讀取位線電壓+Vrbl可以被施加至位線BL。源極線SL和阱區(qū)104可以接地。正讀取電壓+Vrr可以高于選擇晶體管220的閾值電壓。此外，正讀取電壓+Vrr可以具有介于具有被擦除狀態(tài)的第一電荷儲存晶體管251的閾值電壓與具有被編程狀態(tài)的第一電荷儲存晶體管251的閾值電壓之間的中間電平(inter-level)。在某些實施例中，正讀取位線電壓+Vrbl可以具有充分的電壓電平，以完全地耗盡第二俘獲區(qū)112。
[0085]正讀取電壓+Vrr可以通過字線WL而被施加至第三接觸插塞173和柵極導(dǎo)電圖案122。因此，選擇晶體管220可以導(dǎo)通，使得在溝道區(qū)113中形成反轉(zhuǎn)層。如果第一電荷儲存晶體管251具有被擦除狀態(tài)，則反轉(zhuǎn)層可以形成在第一俘獲區(qū)111中，但如果第一電荷儲存晶體管251具有被編程狀態(tài)，則反轉(zhuǎn)層不會形成在第一俘獲區(qū)111中。
[0086]首先，在下文中將描述具有被擦除狀態(tài)的第一電荷儲存晶體管251的讀取操作。具體地，第一電荷儲存晶體管251和選擇晶體管220可以導(dǎo)通，使得在第一俘獲區(qū)111和溝道區(qū)113中分別形成第一反轉(zhuǎn)層191和第二反轉(zhuǎn)層192。第一反轉(zhuǎn)層191和第二反轉(zhuǎn)層192可以作為載流子移動通過的電流路徑。此外，由于正讀取位線電壓+Vrbl通過位線BL而被施加至漏極區(qū)107，因此第二俘獲區(qū)112可以通過表面擊穿現(xiàn)象而被完全地耗盡，并且作為漏極區(qū)107的延伸。因此，電子可以通過源極區(qū)106與漏極區(qū)107之間的電壓差而從源極區(qū)106漂移至漏極區(qū)107。即，溝道電流可以從漏極區(qū)107流到源極區(qū)106。因此，連接至位線BL的感測放大器(未示出)可以感測溝道電流，溝道電流指示第一電荷儲存晶體管251處于被擦除狀態(tài)。接下來，在下文中將描述具有被編程狀態(tài)的第一電荷儲存晶體管251的讀取操作。具體地，當(dāng)選擇晶體管220導(dǎo)通時，第一電荷儲存晶體管251可以關(guān)斷。因此，在溝道區(qū)113中形成第二反轉(zhuǎn)層192，但在第一俘獲區(qū)111中不會形成第一反轉(zhuǎn)層191。因此，由于正讀取位線電壓+Vrbl通過位線BL而被施加至漏極區(qū)107，因此第二俘獲區(qū)112可以通過表面擊穿現(xiàn)象而被完全地耗盡，并且作為漏極區(qū)107的延伸。然而，由于在第一俘獲區(qū)111中沒有形成反轉(zhuǎn)層，因此在源極區(qū)106與漏極區(qū)107之間不會有溝道電流流動。因此，這指示第一電荷儲存晶體管251處于被編程狀態(tài)。
[0087]圖9圖示在圖1中所示的電荷俘獲非易失性存儲器件的第二電荷儲存晶體管252的讀取操作的剖面圖。在圖9中，與圖1和圖2中所用的相同的參考標(biāo)記表示相同的元件。參照圖9，為了讀出被儲存在第二電荷儲存晶體管252中的數(shù)據(jù)，正讀取電壓+Vrr可以被施加至字線WL，并且正讀取源極線電壓+Vrsl可以被施加至源極線SL。位線BL和阱區(qū)104可以接地。
[0088]正讀取電壓+Vrr可以高于選擇晶體管220的閾值電壓。此外，正讀取電壓+Vrr可以具有介于處于被擦除狀態(tài)的第二電荷儲存晶體管252的閾值電壓與處于被編程狀態(tài)的第二電荷儲存晶體管252的閾值電壓之間的中間電平。在某些實施例中，正讀取源極線電壓+Vrsl可以具有充分的電壓電平以完全地耗盡第一俘獲區(qū)111。
[0089]正讀取電壓+Vrr可以通過字線WL而被施加至第三接觸插塞173和柵極導(dǎo)電圖案122。因此，選擇晶體管220可以導(dǎo)通，使得在溝道區(qū)113中形成反轉(zhuǎn)層。如果第二電荷儲存晶體管252處于被擦除狀態(tài)，則反轉(zhuǎn)層可以形成在第二俘獲區(qū)112中，但如果第二電荷儲存晶體管252處于被編程狀態(tài)，則反轉(zhuǎn)層不會形成在第二俘獲區(qū)112中。
[0090]在下文中將描述處于被擦除狀態(tài)的第二電荷儲存晶體管252的讀取操作。具體地，第二電荷儲存晶體管252和選擇晶體管220可以導(dǎo)通，使得在第二俘獲區(qū)112和溝道區(qū)113中分別形成第三反轉(zhuǎn)層193和第四反轉(zhuǎn)層194。第三反轉(zhuǎn)層193和第四反轉(zhuǎn)層194可以作為載流子移動通過的電流路徑。
[0091]由于正讀取源極線電壓+Vrsl通過源極線SL而被施加至源極區(qū)106，因此第一俘獲區(qū)111可以通過表面擊穿現(xiàn)象而被完全地耗盡，并且作為源極區(qū)106的延伸。因此，電子可以通過源極區(qū)106與漏極區(qū)107之間的電壓差，而從漏極區(qū)107漂移至源極區(qū)106。即，溝道電流可以從源極區(qū)106流到漏極區(qū)107。因此，連接至源極線SL的感測放大器(未示出)可以感測溝道電流。這指示第二電荷儲存晶體管252處于被擦除狀態(tài)。
[0092]在下文中將描述處于被編程狀態(tài)的第二電荷儲存晶體管252的讀取操作。具體地，當(dāng)選擇晶體管220導(dǎo)通時，第二電荷儲存晶體管252可以關(guān)斷。因此，第四反轉(zhuǎn)層194形成在溝道區(qū)113中，但第三反轉(zhuǎn)層193不會形成在第二俘獲區(qū)112中。
[0093]由于正讀取源極線電壓+Vrsl通過源極線SL而被施加至源極區(qū)106，因此第一俘獲區(qū)111可以通過表面擊穿現(xiàn)象而被完全地耗盡，并且作為源極區(qū)106的延伸。然而，由于在第二俘獲區(qū)112中不會形成反轉(zhuǎn)層，因此即使在源極區(qū)106與漏極區(qū)107之間存在電壓差，溝道電流也不會在源極區(qū)106與漏極區(qū)107之間流動。這指示第二電荷儲存晶體管252處于被編程狀態(tài)。
[0094]圖10圖示根據(jù)實施例的電荷俘獲非易失性存儲器件的單元陣列200的等效電路圖。參照圖10，單元陣列200可以包括多個單位單元，該多個單位單元以列和行布置以具有“4 X 3”矩陣形式。單元陣列200的列數(shù)和行數(shù)可以根據(jù)實施例而變化。即使列數(shù)和行數(shù)不同，相同的配置及操作仍然可以等同地應(yīng)用于那些實施例。
[0095]包括在單元陣列200中的每個單位單元可以具有與圖1和圖2中所示的電荷俘獲非易失性存儲器件相同的配置。即，單元陣列200的每個單位單元可以被配置以包括串聯(lián)連接的具有第一控制柵極端子CGl的第一電荷儲存晶體管、具有選擇柵極端子SG的選擇晶體管、以及具有第二控制柵極端子CG2的第二電荷儲存晶體管。因此，將省略或簡單提及與在先前實施例中所闡述的相同的元件的描述以避免重復(fù)解釋。
[0096]單元陣列200的單位單元可以分別位于行和列的交叉點。盡管未顯示在附圖中，但是構(gòu)成圖10中所示的單元陣列200的全部單位單元都可以設(shè)置在單個阱區(qū)上。公共阱偏置電壓可以被施加至單個阱區(qū)。
[0097]包括在三個列中的每列中的單位單元可以彼此串聯(lián)連接。位于第N行(其中，N是奇數(shù)整數(shù))和第P列(其中，P是整數(shù))的第一單位單元的源極端子S可以直接連接至位于第(N+I)行和第P列的交叉點處的第二單位單元的源極端子S。即，分別位在同一列中第N行和第(N+1)行的一對相鄰單位單元可以彼此共享單個源極端子。
[0098]例如，位于第一行和第一列的交叉點處的單位單元211的源極端子S可以直接連接至位于第二行和第一列的交叉點處的單位單元221的源極端子S。此外，位于第三行第一列的交叉點處的單位單元231的源極端子S可以直接連接至位于第四行和第一列的交叉點處的單位單元241的源極端子S。
[0099]位于第M行(其中，M是偶數(shù)整數(shù))和第Q列(其中，Q是整數(shù))的交叉點處的第三單位單元的漏極端子D可以直接連接至位于第(M+1)行和第Q列的交叉點處的第四單位單元的漏極端子D。即，分別位于第M行和第(M+1)行并且共同連接至同一列的一對相鄰單位單元可以彼此共享單個漏極端子。
[0100]例如，位于第二行和第一列的交叉點處的單位單元221的漏極端子D可以直接連接至位于第三行和第一列的交叉點處的單位單元231的漏極端子D。
[0101]布置在同一行中的單位單元的選擇柵極端子SG可以共同連接至單個字線。例如，布置在第一行中的單位單元211、212及213的選擇柵極端子SG可以共同連接至第一字線WL1。同樣地，布置在第二行中的單位單元221、222及223的選擇柵極端子SG可以共同連接至第二字線WL2 ο布置在第三行中的單位單元231、232及233的選擇柵極端子SG可以共同連接至第三字線WL3。布置在第四行中的單位單元241、242及243的選擇柵極端子SG可以共同連接至第四字線WL4。
[0102]布置在同一列中的單位單元的漏極端子D可以共同連接至單個位線。例如，布置在第一列中的單位單元211、221、231及241的漏極端子D可以共同連接至第一位線BLl。同樣地，布置在第二列中的單位單元212、222、232及242的漏極端子D可以共同連接至第二位線BL2。布置在第三列中的單位單元213、223、233及243的漏極端子D可以共同連接至第三位線BL3。
[0103]布置在第N行和第(N+1)行中的單位單元的源極端子S可以共同連接至單個源極線。例如，布置在第一行和第二行中的單位單元211、212、213、221、222及223的源極端子S可以共同連接至第一源極線SLl。此外，布置在第三行和第四行中的單位單元231、232、233、241、242及243的源極端子S可以共同連接至第二源極線SL2。
[0104]圖11圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列200的編程操作的等效電路圖。在圖11中，例如，位于第二行和第一列的交叉點處的單位單元221(在下文中被稱選中單位單元)的第一電荷儲存晶體管被編程。(見在圖11中的虛線圓圈)。本實施例可以被應(yīng)用于編程在另一單位單元中的另一第一電荷儲存晶體管。
[0105]參照圖11，正編程電壓+Vpp可以被施加至連接到選中單位單元221的選擇柵極SG的第二字線WL2，并且其余的字線WLl、WL3及WL4可以接地。正編程源極線電壓+Vpsl可以被施加至連接到選中單位單元221的源極端子S的第一源極線SL1。其余的源極線SL2可以接地。連接至選中單位單元221的漏極區(qū)D的第一位線BLl可以接地。其余的位線BL2及BL3可以被浮置。盡管未顯示在圖11中，單元陣列被設(shè)置于其上的阱區(qū)可以接地。
[0106]在以上的偏置條件下，選中單位單元221的第一電荷儲存晶體管可以通過以上參考圖3描述的溝道熱載流子注入機(jī)制來編程。當(dāng)選中單位單元221的第一電荷儲存晶體管被編程時，第二位線BL2和第三位線BL3可以被浮置。因此，與選中單位單元221共享第二字線WL2的每個非選中單位單元(S卩，位在第二行和第二列及第三列的交叉點處的單位單元222及223)中的源極端子S與漏極端子D之間不會產(chǎn)生水平電場。結(jié)果，編程禁止條件可以被施加至單位單元222及223。
[0107]當(dāng)選中單位單元221的第一電荷儲存晶體管被編程時，第二位線BL2和第三位線BL3可以被浮置。因此，與選中單位單元221共享第二字線WL2的每個非選中單位單元(S卩，位在第二行和第二列及第三列的交叉點處的單位單元222及223)的源極端子S與漏極端子D之間不會產(chǎn)生水平電場。結(jié)果，編程禁止條件可以被施加至單位單元222及223。
[0108]當(dāng)選中單位單元221的第一電荷儲存晶體管被編程時，第一字線WLl可以接地。因此，與選中單位單元221共享第一源極線SLl的非選中單位單元(S卩，位在第一行和第一列、第二列及第三列的交叉點處的單位單元211、212及213)的全部選擇晶體管可以關(guān)斷。結(jié)果，編程禁止條件也可以被施加至單位單元211、212及213。類似地，由于第三字線WL3和第四字線WL4接地，因此編程禁止條件也可以被施加至連接至第三字線WL3和第四字線WL4的所有單位單元 231、232、233、241、242及 243。
[0109]圖12圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列200的另一編程操作的等效電路圖。在圖12中，位于第二行和第一列的交叉點處的單位單元221(在下文中被稱為選中單位單元)的第二電荷儲存晶體管將被編程。(見在圖12中的虛線圓圈)。本實施例可以被應(yīng)用于編程另一單位單元的另一第二電荷儲存晶體管。
[0110]參照圖12，正編程電壓+Vpp可以被施加至連接到選中單位單元221的選擇柵極SG的第二字線WL2，并且其余的字線WLl、WL3及WL4可以接地。正編程位線電壓+Vpbl可以被施加至連接到選中單位單元221的漏極端子D的第一位線BLl。其余的位線BL2及BL3可以接地。連接至選中單位單元221的源極區(qū)S的第一源極線SLl可以接地。其余的源極線SL2可以被浮置或接地。盡管未顯示在圖12中，但是單元陣列被設(shè)置于其上的阱區(qū)可以接地。
[0111]在以上的偏置條件下，選中單位單元221的第二電荷儲存晶體管可以通過參考圖4描述的溝道熱載流子注入機(jī)制來編程。當(dāng)選中單位單元221的第二電荷儲存晶體管被編程時，第一字線WLl、第三字線WL3和第四字線WL4可以接地。因此，連接至接地的第一字線WLl、第三字線WL3和第四字線WL4的非選中單位單元(S卩，單位單元211-213、231-233及241-243)不會被編程，而不管被施加至位線BL1-BL3和源極線SLl及SL2的偏置條件如何。當(dāng)選中單位單元221的第二電荷儲存晶體管被編程時，第二位線BL2和第三位線BL3可以接地。因此，與選中單位單元221共享第二字線WL2和第一源極線SLl的每個非選中單位單元(S卩，位于第二行和第二列及第三列的交叉點處的單位單元222及223)的源極端子S與漏極端子D之間不會產(chǎn)生水平電場。結(jié)果，編程禁止條件可以被施加至單位單元222及223。
[0112]圖13圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列200的選擇性擦除操作的等效電路圖。根據(jù)實施例，連接至第一字線WLl至第四字線WL4中的每個的第一電荷儲存晶體管可以形成在第一頁中，并且連接至第一字線WLl至第四字線WL4中的每個的第二電荷儲存晶體管可以形成在不同于第一頁的第二頁中。即，兩個頁都可以連接至第一字線WLl至第四字線WL4中的每個。
[0113]將描述包括在第一頁中并且連接至第二字線WL2的第一電荷儲存晶體管的選擇性擦除操作。(見在圖13中的虛線圓圈)。
[0114]以頁為單位來執(zhí)行擦除操作。參照圖13，負(fù)擦除電壓-Vee可以被選擇性地施加至第二字線WL2，并且其余的字線WL1、WL3及WL4可以接地。此外，正擦除源極線電壓+Vesl可以被施加至全部源極線SLl及SL2，并且全部位線BL1-BL3可以被浮置。盡管未顯示在圖13中，單元陣列設(shè)置于其上的阱區(qū)可以接地。
[0115]在以上的偏置條件下，在負(fù)擦除電壓-Vee和正擦除源極線電壓+Vesl之間的電壓差可以存在于連接至第二字線WL2的每個單位單元的源極端子S以及第一控制柵極端子CGl之間。被儲存在連接至第二字線WL2的第一電荷儲存晶體管中的數(shù)據(jù)可以由于在負(fù)擦除電壓-Vee和正擦除源極線電壓+Vesl之間的電壓差，通過BTBT機(jī)制而被選擇性擦除。當(dāng)連接至第二字線WL2的全部第一電荷儲存晶體管被擦除時，因為單位單元的全部漏極端子D都被電浮置，所以全部第二電荷儲存晶體管不會被擦除。
[0116]圖14圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列200的另一選擇性擦除操作的等效電路圖。選擇性擦除操作僅選擇性擦除被儲存在包括在第二頁中并且連接至第二字線WL2的第二電荷儲存晶體管中的數(shù)據(jù)。(見在圖14中的虛線圓圈)。
[0117]參照圖14，負(fù)擦除電壓-Vee可以被選擇性地施加至第二字線WL2，并且其余的字線WL1、WL3及WL4可以接地。此外，正擦除位線電壓+Vebl可以被施加至全部位線BL1-BL3，并且全部源極線SLl及SL2都可以被浮置。盡管未顯示在圖14中，單元陣列設(shè)置于其上的阱區(qū)可以接地。
[0118]在以上的偏置條件下，在負(fù)擦除電壓-Vee和正擦除位線電壓+Vebl之間的電壓差可以存在于連接至第二字線WL2的每個單位單元的漏極端子D以及第二控制柵極端子CG2之間。被儲存在連接至第二字線WL2的第二電荷儲存晶體管中的數(shù)據(jù)可以由于在負(fù)擦除電壓-Vee和正擦除位線電壓+Vebl之間的電壓差，通過BTBT機(jī)制而被選擇性擦除。當(dāng)連接至第二字線WL2的全部第二電荷儲存晶體管都被選擇性擦除時，因為單位單元的全部源極端子S都被電浮置，所以全部第一電荷儲存晶體管不會被擦除，。
[0119]圖15圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列200的批量擦除操作的等效電路圖。批量擦除操作同時擦除被儲存在全部單位單元(即，全部單位單元的第一電荷儲存晶體管和第二電荷儲存晶體管)中的數(shù)據(jù)。見圖15中的虛線圓圈。
[0120]可以以塊為單位來執(zhí)行擦除操作，而不管頁緩沖器電路的配置如何。參照圖15，負(fù)擦除電壓-Vee可以被施加至全部字線WL1-WL4。此外，正擦除源極線電壓+Vesl可以被施加至全部源極線SLl及SL2。正擦除位線電壓+Vebl可以被施加至全部位線BL1-BL3。盡管未顯示在圖15中，接地電壓或正阱擦除阱電壓+Vew可以被施加至單元陣列設(shè)置于其上的阱區(qū)。
[0121]正擦除源極線電壓+Vesl和正擦除位線電壓+Vebl可以具有基本上相同的電壓電平。當(dāng)正阱擦除阱電壓+Vew被施加至阱區(qū)時，正阱擦除阱電壓+Vew可以具有與正擦除源極線電壓+Ves I和正擦除位線電壓+Veb I基本上相同的電壓電平。
[0122]如果接地電壓被施加至阱區(qū)，則在負(fù)擦除電壓-Vee與正擦除源極線電壓+Vesl或正擦除位線電壓+Vebl之間的電壓差可以存在于每個單位單元的源極端子S與第一控制柵極端子CGl之間、以及在每個單位單元的漏極端子D與第二控制柵極端子CG2之間，如上參考圖6描述的。在此情形中，被儲存在全部的第一電荷儲存晶體管和第二電荷儲存晶體管中的數(shù)據(jù)可以由于負(fù)擦除電壓-Vee與正擦除源極線電壓+Vesl或正擦除位線電壓+Vebl之間的電壓差，通過BTBT機(jī)制而被擦除。
[0123]如果正阱擦除阱電壓+Vew被施加至阱區(qū)，則負(fù)擦除電壓-Vee與正阱擦除阱電壓+Vew之間的電壓差可以存在于每個單位單元的阱區(qū)與第一控制柵極端子CGl之間、以及在每個單位單元的阱區(qū)與第二控制柵極端子CG2之間，如上參考圖7描述的。在此情形中，被儲存在全部的第一電荷儲存晶體管和第二電荷儲存晶體管中的數(shù)據(jù)可以由于負(fù)擦除電壓-Vee與正阱擦除阱電壓+Vew之間的電壓差，通過F-N隧穿機(jī)制而被擦除。在此種情形中，全部源極線SLl及SL2以及全部位線BL1-BL3都可以被電浮置。
[0124]圖16圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列200的讀取操作的等效電路圖。例如，以下將描述讀出被儲存在位于第二行和第一列的交叉點處的單位單元221(在下文中被稱為選中單位單元)的第一電荷儲存晶體管中的數(shù)據(jù)的讀取操作。(見圖16中的虛線圓圈)。該讀取操作可以被應(yīng)用來讀出被儲存在其它單位單元的任意一個的第一電荷儲存晶體管中的數(shù)據(jù)。
[0125]參照圖16，正讀取電壓+Vrr可以被施加至連接到選中單位單元221的選擇柵極端子SG的第二字線WL2，并且其余的字線WL1、WL3及WL4可以接地。此外，正讀取位線電壓+Vrbl可以被施加至連接到選中單位單元221的漏極端子D的第一位線BLl，并且其余的位線BL2及BL3可以接地。此外，全部源極線SLl及SL2可以接地。盡管未顯示在圖16中，阱區(qū)也可以接地。
[0126]在以上的偏置條件下，被儲存在選中單位單元221的第一電荷儲存晶體管中的數(shù)據(jù)可以通過以上參考圖8描述的機(jī)制而被讀出。在此情形中，讀取操作可以通過感測流過第一源極線SLl和第一位線BLl之間的選中單位單元221的電流來執(zhí)行。
[0127]當(dāng)被儲存在選中單位單元221的第一電荷儲存晶體管中的數(shù)據(jù)被讀出時，和選中單位單元221共享第一位線BLl的非選中單位單元(S卩，單位單元211、231及241)的選擇晶體管可以關(guān)斷。這是因為字線WLl、WL3及WL4是接地的。因此，非選中單位單元211、231及241不會對流過第一位線BLl的電流有所影響。
[0128]此外，當(dāng)被儲存在選中單位單元221的第一電荷儲存晶體管中的數(shù)據(jù)被讀出時，和選中單位單元221共享第一源極線SLl和第二字線WL2的非選中單位單元222及223不會對于流過第一源極線SLl的電流有所影響。這是因為在非選中單位單元222及223中的每個的源極端子S與漏極端子D之間不存在電壓差。
[0129]此外，當(dāng)被儲存在選中單位單元221的第一電荷儲存晶體管中的數(shù)據(jù)被讀出時，被儲存在位于接地字線WL1、WL3及WL4與接地位線BL2及BL3的交叉點處的非選中單位單元212、213、232、233、242及243中的數(shù)據(jù)不會被讀出。這是因為非選中單位單元212、213、232、233、242及243的全部選擇晶體管都是關(guān)斷的。
[0130]圖17圖示在圖10中所示的電荷俘獲非易失性存儲器件的單元陣列200的另一讀取操作的等效電路圖。例如，以下將描述讀取被儲存在位于第二行和第一列的交叉點處的單位單元221 (在下文中被稱為選中單位單元)的第二電荷儲存晶體管中的數(shù)據(jù)的讀取操作。(見圖17中的虛線圓圈)。
[0131]該讀取操作可以被應(yīng)用以讀出被儲存在其它單位單元的任意一個的第二電荷儲存晶體管中的數(shù)據(jù)。參照圖17，正讀取電壓+Vrr可以被施加至連接到選中單位單元221的選擇柵極端子SG的第二字線WL2，并且其余的字線WLl、WL3及WL4可以接地。此外，正讀取源極線電壓+Vrsl可以被施加至連接到選中單位單元221的源極端子S的第一源極線SLl，并且其余的源極線SL2可以接地。此外，連接至選中單位單元221的漏極端子D的第一位線BLl可以接地，并且其余的位線BL2及BL3可以被電浮置。盡管未顯示在圖17中，阱區(qū)可以接地。
[0132]在以上的偏置條件下，被儲存在選中單位單元221的第二電荷儲存晶體管中的數(shù)據(jù)可以通過以上參考圖9描述的機(jī)制來讀出。在此情形中，讀取操作可以通過感測流過第一源極線SLl與第一位線BLl之間的選中單位單元221的電流來執(zhí)行。
[0133]當(dāng)被儲存在選中單位單元221的第二電荷儲存晶體管中的數(shù)據(jù)被讀出時，因為字線WLl、WL3及WL4接地，所以與選中單位單元221共享第一位線BLl的非選中單位單元(即，單位單元211、231及241)的選擇晶體管可以關(guān)斷。因此，非選中單位單元211、231及241不會對流過第一位線BLl的電流有所影響。
[0134]此外，當(dāng)被儲存在選中單位單元221的第二電荷儲存晶體管中的數(shù)據(jù)被讀出時，與選中單位單元221共享第一源極線SLl和第二字線WL2的非選中單位單元222及223不會對流過第一源極線SLl的電流有所影響。這是因為非選中單位單元222及223的漏極端子D被電浮置。
[0135]此外，當(dāng)被儲存在選中單位單元221的第二電荷儲存晶體管中的數(shù)據(jù)被讀出時，被儲存在位于接地字線WL1、WL3及WL4和浮置位線BL2及BL3的交叉點處的非選中單位單元212、213、232、233、242及243中的數(shù)據(jù)不會被讀取。這是因為非選中單位單元212、213、232、233、242及243的全部選擇晶體管都是關(guān)斷的。
[0136]圖18圖示根據(jù)實施例的電荷俘獲非易失性存儲器件的單元陣列的布局圖。在圖18中圖示的布局圖可以對應(yīng)于圖10的等效電路圖。參照圖18，多個有源區(qū)(例如，三個有源區(qū)301-1、301-2及301-3)可以設(shè)置在阱區(qū)304中。在某些實施例中，阱區(qū)304可以P型。有源區(qū)301-1、301-2及301-3可以沿第一方向彼此間隔開。例如，第一方向可以是水平方向。
[0137]有源區(qū)301-1、301_2及301-3中的每個可以沿與第一方向交叉的第二方向延伸，并且具有條帶形狀。例如，第二方向可以是垂直方向。多個柵極導(dǎo)電圖案322-1、322-2、322-3及322-4可以設(shè)置在阱區(qū)304和有源區(qū)301-1、301-2及301-3上，并且可以通過柵極絕緣圖案(未示出)而與阱區(qū)304和有源區(qū)301-1、301-2及301-3電絕緣，柵極絕緣圖案設(shè)置在多個柵極導(dǎo)電圖案322-1、322-2、322-3及322-4與有源區(qū)301-1、301-2及301-3之間。
[0138]柵極導(dǎo)電圖案322-1、322-2、322-3及322-4可以沿第二方向彼此間隔開。柵極導(dǎo)電圖案322-1、322-2、322-3及322-4中的每個可以沿第一方向延伸，并且具有條帶形狀。因此，柵極導(dǎo)電圖案322-1、322-2、322-3及322-4可以與有源區(qū)301-1、301-2及301-3交叉。結(jié)果，單位單元可以分別設(shè)置在柵極導(dǎo)電圖案322-1、322-2、322-3及322-4和有源區(qū)301-1、301-2及301-3的交叉點處，以提供具有矩陣形式的單元陣列。
[0139]第三接觸插塞373-1、373-2、373-3及373-4可以分別設(shè)置在柵極導(dǎo)電圖案322-1、322-2、322-3及322-4上。第三接觸插塞373-1、373-2、373-3及373-4中的每個可以設(shè)置為與柵極導(dǎo)電圖案322-1、322-2、322-3及322-4的任意一個完全地重疊。如同參考圖1的剖面圖描述的，第三接觸插塞373-1、373-2、373-3及373-4可以分別與柵極導(dǎo)電圖案322-1、322-2、322-3及322-4的頂表面直接接觸。
[0140]此外，第三接觸插塞373-1、373-2、373-3及373-4中的每個可以被橫向地擴(kuò)大，以覆蓋柵極導(dǎo)電圖案322-1、322-2、322-3及322-4中的一個的側(cè)壁，并且延伸到與對應(yīng)的柵極導(dǎo)電圖案322-1、322-2、322-3或322-4相鄰的有源區(qū)301-1、301-2及301-3的頂表面上。在此情形中，順序?qū)盈B的隧道絕緣層、電荷俘獲層和阻擋絕緣層可以設(shè)置在第三接觸插塞373-
1、373-2、373-3及373-4與有源區(qū)301-1、301-2及301-3之間。隧道絕緣層、電荷俘獲層和阻擋絕緣層可以向上地延伸以覆蓋柵極導(dǎo)電圖案322-1、322-2、322-3及322-4的側(cè)壁。
[0141]漏極區(qū)307和源極區(qū)306可以交替地布置在每個有源區(qū)301-1、301-2或301-3中，其通過第三接觸插塞373-1、373-2、373-3及373-4而被露出。第一接觸插塞371可以分別設(shè)置在源極區(qū)306上，并且第二接觸插塞372可以分別設(shè)置在漏極區(qū)307上。設(shè)置在有源區(qū)301-1上的第二接觸插塞372可以電連接至第一位線BLl。設(shè)置在有源區(qū)301-2上的第二接觸插塞372可以電連接至第二位線BL2。設(shè)置在有源區(qū)301-3上的第二接觸插塞372可以電連接至第三位線BL3。
[0142]設(shè)置在第三接觸插塞373-1及373-2之間的第一接觸插塞371可以電連接至第一源極線SLl。設(shè)置在第三接觸插塞373-3及373-4之間的第一接觸插塞371可以電連接至第二源極線SL2。第三接觸插塞373-1、373-2、373-3及373-4分別可以電連接至第一字線乳1、第二字線WL2、第三字線WL3及第四字線WL4。
[0143]圖19至圖24是圖示根據(jù)實施例的制造電荷俘獲非易失性存儲器件的方法的剖面圖。參照圖19，可以在襯底403的上部中形成P型阱區(qū)404。溝槽隔離層405可以形成在襯底403的隔離區(qū)402中，以定義有源區(qū)401。如果襯底403是P型，則可以省略用于形成P型阱區(qū)404的工藝?？梢栽谟性磪^(qū)401中的襯底403上形成柵極層疊結(jié)構(gòu)420。柵極層疊結(jié)構(gòu)420可以形成以包括順序?qū)盈B的柵極絕緣圖案421和柵極導(dǎo)電圖案422。在某些實施例中，柵極絕緣圖案421可以由氧化物層形成，并且柵極導(dǎo)電圖案422可以由多晶硅層形成。與柵極層疊結(jié)構(gòu)420重疊的阱區(qū)404的上方區(qū)域可以對應(yīng)于溝道區(qū)413。
[0144]參照圖20，可以在包括柵極層疊結(jié)構(gòu)420的襯底的整個表面上順序地形成隧道絕緣層430、電荷俘獲層440、阻擋絕緣層450和間隔件絕緣層490。隧道絕緣層430可以形成以包括氧化物層。隧道絕緣層430可以形成為比柵極絕緣圖案421薄。電荷俘獲層440可以形成以包括氮化物層。阻擋絕緣層450可以由氧化物層或高k電介質(zhì)層(諸如，鋁氧化物層)形成。間隔件絕緣層490可以形成以包括氮化物層。
[0145]盡管未顯示在附圖中，但是某些元件(諸如，MOS晶體管)形成在襯底403的其它區(qū)域中?？梢栽谛纬伤淼澜^緣層430、電荷俘獲層440、阻擋絕緣層450和間隔件絕緣層490之前，執(zhí)行用于形成MOS晶體管的輕摻雜漏極(LDD)區(qū)域的離子植入工藝。
[0146]參照圖21，可以各向異性地刻蝕間隔件絕緣層490，以分別在柵極導(dǎo)電圖案422的兩個側(cè)壁上形成第一間隔件491和第二間隔件492。當(dāng)間隔件絕緣層490被各向異性地刻蝕時，在柵極層疊結(jié)構(gòu)420的頂表面上和在襯底403的頂表面上的隧道絕緣層430、電荷俘獲層440和阻擋絕緣層450可以被去除。因此，第一隧道絕緣層431、第一電荷俘獲層441和第一阻擋絕緣層451可以形成在第一間隔件491與柵極導(dǎo)電圖案422之間以及第一間隔件491與襯底403(即，P型阱區(qū)404)之間。
[0147]此外，可以在第二間隔件492與柵極導(dǎo)電圖案422之間以及第二間隔件492與襯底403(即，P型阱區(qū)404)之間形成第二隧道絕緣層432、第二電荷俘獲層442和第二阻擋絕緣層452。第一隧道絕緣層431、第一電荷俘獲層441、第一阻擋絕緣層451和第一間隔件491可以構(gòu)成第一虛設(shè)間隔件。同樣地，第二隧道絕緣層432、第二電荷俘獲層442、第二阻擋絕緣層452和第二間隔件492可以構(gòu)成第二虛設(shè)間隔件。
[0148]接下來，利用柵極層疊結(jié)構(gòu)420以及第一間隔件491和第二間隔件492作為離子植入掩模，N型雜質(zhì)離子可以被植入有源區(qū)401的阱區(qū)404中，以分別在柵極層疊結(jié)構(gòu)420的相對側(cè)形成N型源極區(qū)406和N型漏極區(qū)407。在此情形中，源極區(qū)406與漏極區(qū)407可以分別與第一間隔件491和第二間隔件492基本上自對準(zhǔn)。介于源極區(qū)406與溝道區(qū)413之間的阱區(qū)404的上部可以對應(yīng)于第一俘獲區(qū)411，以及介于漏極區(qū)407與溝道區(qū)413之間的阱區(qū)404的上部可以對應(yīng)于第二俘獲區(qū)412。
[0149]參照圖22，可以在包括源極區(qū)406和漏極區(qū)407的襯底的整個表面上形成層間絕緣層460。層間絕緣層460可以由氧化物類型的絕緣材料形成。在某些實施例中，層間絕緣層460可以由多層絕緣層形成。
[0150]可以使用掩模圖案(諸如，光刻膠圖案)來圖案化層間絕緣層460，以形成第一接觸孔461、第二接觸孔462和第三接觸孔463。第一接觸孔461可以形成以露出源極區(qū)406，并且第二接觸孔462可以形成以露出漏極區(qū)407。此外，第三接觸孔463可以形成以露出柵極導(dǎo)電圖案422以及第一間隔件491和第二間隔件492。第三接觸孔463可以形成以具有比柵極導(dǎo)電圖案422的寬度W4大的寬度W3。
[0151]參照圖23，可以去除由第三接觸孔463露出的第一間隔件491和第二間隔件492，以分別提供露出第一俘獲區(qū)411和第二俘獲區(qū)412的空間464和空間465。
[0152]為了形成空間464和空間465，可以使用濕式刻蝕工藝來刻蝕第一間隔件491和第二間隔件492，濕式刻蝕工藝采用化學(xué)溶液作為能夠選擇性去除第一間隔件491和第二間隔件492的刻蝕劑。如果第一間隔件491和第二間隔件492由氮化物層形成，則可以使用磷酸(H3PO4)溶液作為刻蝕劑來執(zhí)行用于去除第一間隔件491和第二間隔件492的濕式刻蝕工藝。當(dāng)?shù)谝婚g隔件491和第二間隔件492被去除時，第一電荷俘獲層441和第二電荷俘獲層442的端部也可能暴露于磷酸(H3PO4)溶液。然而，第一電荷俘獲層441和第二電荷俘獲層442中的每個可以形成為相對薄。因此，即使執(zhí)行用于去除第一間隔件491和第二間隔件492的濕式刻蝕工藝，第一電荷俘獲層441和第二電荷俘獲層442也可以幾乎不被刻蝕的。當(dāng)?shù)谝婚g隔件491和第二間隔件492被去除時，第三接觸孔463可以被擴(kuò)大以形成空間464及465。因此，第一阻擋絕緣層451可以由空間464露出，并且第二阻擋絕緣層452可以由空間465露出。
[0153]參照圖24，第一接觸孔461、第二接觸孔462和第三接觸孔463可以填充有金屬層，以在第一接觸孔461中形成第一接觸插塞471，在第二接觸孔462中形成第二接觸插塞472，以及在第三接觸孔463中形成第三接觸插塞473。在某些實施例中，第一接觸插塞471、第二接觸插塞472和第三接觸插塞473可以由鎢層形成。或者，第一接觸插塞471、第二接觸插塞472和第三接觸插塞473中的每個可以形成以包括多個金屬層。
[0154]通過以上描述的實施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案:
[0155]技術(shù)方案1.一種電荷俘獲非易失性存儲器件，包括:
[0156]源極區(qū)和漏極區(qū)，設(shè)置在襯底的上部中并且通過第一俘獲區(qū)、溝道區(qū)和第二俘獲區(qū)而彼此間隔開；
[0157]柵極層疊結(jié)構(gòu)，設(shè)置在溝道區(qū)之上；
[0158]第一層疊，包括設(shè)置在第一俘獲區(qū)之上的隧道絕緣層、第一電荷俘獲層和第一阻擋絕緣層；
[0159]第二層疊，包括設(shè)置在第二俘獲區(qū)之上的隧道絕緣層、第二電荷俘獲層和第二阻擋絕緣層；
[0160]層間絕緣層，設(shè)置在襯底之上并且覆蓋柵極層疊結(jié)構(gòu)；
[0161]第一接觸插塞和第二接觸插塞，貫穿層間絕緣層并且分別接觸源極區(qū)和漏極區(qū)；以及
[0162]第三接觸插塞，貫穿層間絕緣層，接觸柵極層疊結(jié)構(gòu)并且與第一電荷俘獲層和第二電荷俘獲層重疊。
[0163]技術(shù)方案2.如技術(shù)方案I所述的器件，其中，第三接觸插塞包括:
[0164]第三上接觸插塞，接觸柵極層疊結(jié)構(gòu)的頂表面;以及
[0165]第三下接觸插塞，從第三上接觸插塞延伸到柵極層疊結(jié)構(gòu)的側(cè)壁之上，而延伸到第一俘獲區(qū)和第二俘獲區(qū)之上。
[0166]技術(shù)方案3.如技術(shù)方案2所述的器件，其中，第三上接觸插塞具有比柵極層疊結(jié)構(gòu)的寬度大的寬度。
[0167]技術(shù)方案4.如技術(shù)方案3所述的器件，其中，第三上接觸插塞與相鄰于溝道區(qū)的第一俘獲區(qū)的一部分以及與相鄰于溝道區(qū)的第二俘獲區(qū)一部分垂直地重疊。
[0168]技術(shù)方案5.如技術(shù)方案2所述的器件，其中，第三下接觸插塞的兩端分別與源極區(qū)的一端和漏極區(qū)的一端自對準(zhǔn)。
[0169]技術(shù)方案6.如技術(shù)方案2所述的器件，其中，第三下接觸插塞被層間絕緣層圍繞，并且具有圓形的側(cè)壁輪廓。
[0170]技術(shù)方案7.如技術(shù)方案2所述的器件，其中，源極區(qū)的一端和漏極區(qū)的一端分別與第三下接觸插塞的兩個側(cè)壁自對準(zhǔn)。
[0171]技術(shù)方案8.如技術(shù)方案I所述的器件，其中，第三接觸插塞包括與第一接觸插塞和第二接觸插塞相同的金屬層。
[0172]技術(shù)方案9.如技術(shù)方案8所述的器件，其中，金屬層包括鎢層。
[0173]技術(shù)方案10.如技術(shù)方案I所述的器件，
[0174]其中，第一俘獲區(qū)設(shè)置在源極區(qū)與溝道區(qū)之間，以及
[0175]其中，第二俘獲區(qū)設(shè)置在漏極區(qū)與溝道區(qū)之間。
[0176]技術(shù)方案11.如技術(shù)方案I所述的器件，
[0177]其中，第一層疊從柵極層疊結(jié)構(gòu)的第一側(cè)壁之上延伸到源極區(qū)之上，以及
[0178]其中，第二層疊從柵極層疊結(jié)構(gòu)的第二側(cè)壁延伸到漏極區(qū)之上。
[0179]技術(shù)方案12.—種電荷俘獲非易失性存儲器件，包括:
[0180]選擇晶體管，具有MOS結(jié)構(gòu)并且包括選擇柵極端子、第一端子和第二端子；
[0181]第一電荷儲存晶體管，具有第一電荷俘獲結(jié)構(gòu)并且包括第一控制柵極端子、源極端子以及連接至選擇晶體管的第一端子的端子;以及
[0182]第二電荷儲存晶體管，具有第二電荷俘獲結(jié)構(gòu)并且包括第二控制柵極端子、漏極端子以及連接至選擇晶體管的第二端子的端子，
[0183]其中，源極端子和漏極端子分別連接至源極線和位線，以及
[0184]其中，選擇柵極端子、第一控制柵極端子和第二控制柵極端子共同連接至單個字線。
[0185]技術(shù)方案13.如技術(shù)方案12所述的器件，其中，第一電荷儲存晶體管、選擇晶體管和第二電荷儲存晶體管連接至單個阱偏置線。
[0186]技術(shù)方案14.一種電荷俘獲非易失性存儲器件，包括:
[0187]多個字線，包括第一字線、第二字線和第三字線并且沿行來布置；
[0188]多個位線，分別沿多個列設(shè)置；
[0189]多個源極線，平行于行來延伸；以及
[0190]多個單位單元，分別位于行和列的交叉點處，
[0191]其中，所述多個單位單元包括位于第N行和第P列的第一單位單元、位于第(N-1)行列和第P行的第二單位單元、以及位于第(N+1)行和第P行的第三單位單元，其中，N和P中的每個是整數(shù)，
[0192]其中，第一單位單元、第二單位單元和第三單位單元中的每個包括沿列方向串聯(lián)連接的第一電荷儲存晶體管、選擇晶體管和第二電荷儲存晶體管，
[0193]其中，第一電荷儲存晶體管具有第一控制柵極端子和源極端子，
[0194]其中，選擇晶體管具有選擇柵極端子，
[0195]其中，第二電荷儲存晶體管具有第二控制柵極端子和漏極端子，
[0196]其中，第一單位單元的源極端子電連接至第二單位單元的源極端子，
[0197]其中，第一單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第一字線，
[0198]其中，第二單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第二字線，
[0199]其中，第三單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第三字線，
[0200]其中，第一單位單元的漏極端子、第二單位單元的漏極端子和第三單位單元的漏極端子共同連接至同一位線，
[0201]其中，第一單位單元的源極端子和第二單位單元的源極端子共同連接至同一源極線，以及
[0202]其中，所述多個單位單元的塊體區(qū)域共同連接至同一阱偏置線。
[0203]技術(shù)方案15.如技術(shù)方案14所述的器件，
[0204]其中，第一單位單元、第二單位單元和第三單位單元中的每個的第一電荷儲存晶體管具有包括第一隧道絕緣層、第一電荷俘獲層和第一阻擋絕緣層的第一電荷俘獲結(jié)構(gòu)；以及
[0205]其中，第一單位單元、第二單位單元和第三單位單元中的每個的第二電荷儲存晶體管具有包括第二隧道絕緣層、第二電荷俘獲層和第二阻擋絕緣層的第二電荷俘獲結(jié)構(gòu)。
【主權(quán)項】
1.一種電荷俘獲非易失性存儲器件，包括: 源極區(qū)和漏極區(qū)，設(shè)置在襯底的上部中并且通過第一俘獲區(qū)、溝道區(qū)和第二俘獲區(qū)而彼此間隔開； 柵極層疊結(jié)構(gòu)，設(shè)置在溝道區(qū)之上； 第一層疊，包括設(shè)置在第一俘獲區(qū)之上的隧道絕緣層、第一電荷俘獲層和第一阻擋絕緣層； 第二層疊，包括設(shè)置在第二俘獲區(qū)之上的隧道絕緣層、第二電荷俘獲層和第二阻擋絕緣層； 層間絕緣層，設(shè)置在襯底之上并且覆蓋柵極層疊結(jié)構(gòu)； 第一接觸插塞和第二接觸插塞，貫穿層間絕緣層并且分別接觸源極區(qū)和漏極區(qū)；以及第三接觸插塞，貫穿層間絕緣層，接觸柵極層疊結(jié)構(gòu)并且與第一電荷俘獲層和第二電荷俘獲層重疊。2.如權(quán)利要求1所述的器件，其中，第三接觸插塞包括: 第三上接觸插塞，接觸柵極層疊結(jié)構(gòu)的頂表面；以及 第三下接觸插塞，從第三上接觸插塞延伸到柵極層疊結(jié)構(gòu)的側(cè)壁之上，而延伸到第一俘獲區(qū)和第二俘獲區(qū)之上。3.如權(quán)利要求2所述的器件，其中，第三上接觸插塞具有比柵極層疊結(jié)構(gòu)的寬度大的寬度。4.如權(quán)利要求3所述的器件，其中，第三上接觸插塞與相鄰于溝道區(qū)的第一俘獲區(qū)的一部分以及與相鄰于溝道區(qū)的第二俘獲區(qū)一部分垂直地重疊。5.如權(quán)利要求2所述的器件，其中，第三下接觸插塞的兩端分別與源極區(qū)的一端和漏極區(qū)的一端自對準(zhǔn)。6.如權(quán)利要求2所述的器件，其中，第三下接觸插塞被層間絕緣層圍繞，并且具有圓形的側(cè)壁輪廓。7.如權(quán)利要求2所述的器件，其中，源極區(qū)的一端和漏極區(qū)的一端分別與第三下接觸插塞的兩個側(cè)壁自對準(zhǔn)。8.如權(quán)利要求1所述的器件，其中，第三接觸插塞包括與第一接觸插塞和第二接觸插塞相同的金屬層。9.一種電荷俘獲非易失性存儲器件，包括: 選擇晶體管，具有MOS結(jié)構(gòu)并且包括選擇柵極端子、第一端子和第二端子； 第一電荷儲存晶體管，具有第一電荷俘獲結(jié)構(gòu)并且包括第一控制柵極端子、源極端子以及連接至選擇晶體管的第一端子的端子；以及 第二電荷儲存晶體管，具有第二電荷俘獲結(jié)構(gòu)并且包括第二控制柵極端子、漏極端子以及連接至選擇晶體管的第二端子的端子， 其中，源極端子和漏極端子分別連接至源極線和位線，以及 其中，選擇柵極端子、第一控制柵極端子和第二控制柵極端子共同連接至單個字線。10.—種電荷俘獲非易失性存儲器件，包括: 多個字線，包括第一字線、第二字線和第三字線并且沿行來布置； 多個位線，分別沿多個列設(shè)置； 多個源極線，平行于行來延伸；以及 多個單位單元，分別位于行和列的交叉點處， 其中，所述多個單位單元包括位于第N行和第P列的第一單位單元、位于第(N-1)行列和第P行的第二單位單元、以及位于第(N+1)行和第P行的第三單位單元，其中，N和P中的每個是整數(shù)， 其中，第一單位單元、第二單位單元和第三單位單元中的每個包括沿列方向串聯(lián)連接的第一電荷儲存晶體管、選擇晶體管和第二電荷儲存晶體管， 其中，第一電荷儲存晶體管具有第一控制柵極端子和源極端子， 其中，選擇晶體管具有選擇柵極端子， 其中，第二電荷儲存晶體管具有第二控制柵極端子和漏極端子， 其中，第一單位單元的源極端子電連接至第二單位單元的源極端子， 其中，第一單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第一字線， 其中，第二單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第二字線， 其中，第三單位單元的第一控制柵極端子、選擇柵極端子和第二控制柵極端子共同連接至第三字線， 其中，第一單位單元的漏極端子、第二單位單元的漏極端子和第三單位單元的漏極端子共同連接至同一位線， 其中，第一單位單元的源極端子和第二單位單元的源極端子共同連接至同一源極線，以及 其中，所述多個單位單元的塊體區(qū)域共同連接至同一阱偏置線。
【文檔編號】G11C16/14GK105895636SQ201510821082
【公開日】2016年8月24日
【申請日】2015年11月23日
【發(fā)明人】權(quán)永俊
【申請人】愛思開海力士有限公司