基于絕緣體上硅襯底的射頻共面波導(dǎo)元件及其制備方法
【專利摘要】本發(fā)明提供一種基于絕緣體上硅襯底的射頻共面波導(dǎo)元件及其制備方法，所述制備方法包括：1）制備絕緣體上硅襯底，包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對應(yīng)于制備射頻共面波導(dǎo)元件的位置具有至少直至所述底層硅的凹槽；2）定義器件區(qū)域，并去除器件區(qū)域的頂層硅，露出下方所述絕緣層的上部表面；3）制備射頻共面波導(dǎo)元件。本發(fā)明基于圖形化的絕緣體上硅襯底，通過后期刻蝕得到了具有襯底空腔的共面波導(dǎo)，空腔結(jié)構(gòu)中的空氣介質(zhì)使得襯底的等效電容減小、等效電阻增大，消除了SiO2中的固定電荷、可動電荷，Si/SiO2系統(tǒng)的界面態(tài)、陷阱電荷等影響微波傳輸?shù)牟焕蛩?，從而減小了介質(zhì)損耗，提高了共面波導(dǎo)的傳輸性能。
【專利說明】
基于絕緣體上硅襯底的射頻共面波導(dǎo)元件及其制備方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種半導(dǎo)體元器件及其制備方法，特別是涉及一種基于絕緣體上硅襯底的射頻共面波導(dǎo)元件及其制備方法。
【背景技術(shù)】
[0002]波導(dǎo)(WAVEGUIDE)是指用來定向引導(dǎo)電磁波的結(jié)構(gòu)，常見的波導(dǎo)結(jié)構(gòu)主要有平行雙導(dǎo)線、同軸線、平行平板波導(dǎo)、矩形波導(dǎo)、圓波導(dǎo)、微帶線、平板介質(zhì)光波導(dǎo)和光纖。從引導(dǎo)電磁波的角度看，它們都可分為內(nèi)部區(qū)域和外部區(qū)域，電磁波被限制在內(nèi)部區(qū)域傳播(要求在波導(dǎo)橫截面內(nèi)滿足橫向諧振原理)。
[0003]通常，波導(dǎo)專指各種形狀的空心金屬波導(dǎo)管和表面波波導(dǎo)，前者將被傳輸?shù)碾姶挪ㄍ耆拗圃诮饘俟軆?nèi)，又稱封閉波導(dǎo);后者將引導(dǎo)的電磁波約束在波導(dǎo)結(jié)構(gòu)的周圍，又稱開波導(dǎo)。當(dāng)無線電波頻率提高到3000兆赫至300吉赫的厘米波波段和毫米波波段時，同軸線的使用受到限制而采用金屬波導(dǎo)管或其他導(dǎo)波裝置。波導(dǎo)管的優(yōu)點是導(dǎo)體損耗和介質(zhì)損耗小、功率容量大、沒有輻射損耗、結(jié)構(gòu)簡單、易于制造。波導(dǎo)管內(nèi)的電磁場可由麥克斯韋方程組結(jié)合波導(dǎo)的邊界條件求解，與普通傳輸線不同，波導(dǎo)管里不能傳輸TEM模，電磁波在傳播中存在嚴(yán)重的色散現(xiàn)象，色散現(xiàn)象說明電磁波的傳播速度與頻率有關(guān)。表面波波導(dǎo)的特征是在邊界外有電磁場存在。其傳播模式為表面波。在毫米波與亞毫米波波段，因金屬波導(dǎo)管的尺寸太小而使損耗加大和制造困難。這時使用表面波波導(dǎo)，除具有良好傳輸性外，主要優(yōu)點是結(jié)構(gòu)簡單，制作容易，可具有集成電路需要的平面結(jié)構(gòu)。表面波波導(dǎo)的主要形式有:介質(zhì)線、介質(zhì)鏡像線、H-波導(dǎo)和鏡像凹波導(dǎo)。
[0004]近年來隨著移動通信向微型化、低功耗化發(fā)展，對制作與CMOS工藝兼容的高品質(zhì)片上無源器件的研究也越來越多。但是，傳統(tǒng)CMOS工藝制作的波導(dǎo)結(jié)構(gòu)會存在較為嚴(yán)重的寄生效應(yīng)，如襯底的寄生電容、寄生電阻、金屬導(dǎo)體的寄生電容、寄生電阻以及由于渦流損耗等效應(yīng)而成的寄生電阻等，都將會對波導(dǎo)結(jié)構(gòu)的性能產(chǎn)生影響。另外，傳統(tǒng)的波導(dǎo)器件結(jié)構(gòu)在散熱方面也有待進一步提高。
[0005]基于以上所述，提供一種可有效抑制硅襯底導(dǎo)致的共面波導(dǎo)損耗，減小寄生電容，有利于提高了共面波導(dǎo)器件的傳輸性能的射頻共面波導(dǎo)元件及其制備方法實屬必要。

【發(fā)明內(nèi)容】

[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種基于絕緣體上硅襯底的射頻共面波導(dǎo)元件及其制備方法，用于解決現(xiàn)有技術(shù)中射頻共面波導(dǎo)元件介質(zhì)損耗較大等問題。
[0007]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，所述制備方法包括步驟:步驟I)，制備絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對應(yīng)于制備射頻共面波導(dǎo)元件的位置具有至少直至所述底層硅的若干凹槽，所述若干凹槽之間具有支撐結(jié)構(gòu);步驟2)，通過掩膜光刻于與所述若干凹槽的對應(yīng)位置定義器件區(qū)域，并刻蝕去除器件區(qū)域的頂層硅，露出下方所述絕緣層的上部表面;步驟3)，基于CMOS工藝在器件區(qū)域制備射頻共面波導(dǎo)元件。
[0008]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法的一種優(yōu)選方案，步驟I)中，所述凹槽內(nèi)的底層硅中具有預(yù)設(shè)深度的空槽。
[0009]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法的一種優(yōu)選方案，步驟I)制備絕緣體上硅襯底包括:步驟1-1)，提供第一硅襯底，于所述第一硅襯底表面形成第一絕緣層;步驟1-2)，基于所述第一絕緣層對所述第一硅襯底進行剝離離子注入，于所述硅襯底中定義剝離界面;步驟1-3 )，提供第二硅襯底，于所述第二硅襯底表面形成第二絕緣層;步驟1-4)，于所述第二絕緣層表面形成掩膜層，并于對應(yīng)于射頻共面波導(dǎo)元件的位置形成刻蝕窗口；步驟1-5)，基于刻蝕窗口刻蝕所述第二絕緣層，形成貫穿至所述第二硅襯底的若干凹槽，所述若干凹槽之間具有支撐結(jié)構(gòu);步驟1-6)，在凹槽內(nèi)的第二硅襯底中刻蝕出預(yù)設(shè)深度的空槽;步驟1-7)，鍵合所述第一絕緣層及所述第二絕緣層;步驟1-8)，進行退火工藝使所述第一硅襯底從剝離界面處剝離，與所述第一絕緣層結(jié)合的部分作為絕緣體上硅襯底的硅頂層;步驟1-9)，進行高溫退火，以加強所述第一絕緣層及所述第二絕緣層的鍵合強度。
[0010]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法的一種優(yōu)選方案，步驟1-1)中，采用熱氧化工藝于所述第一硅襯底表面形成二氧化硅層，作為第一絕緣層；步驟1-3)中，采用熱氧化工藝于所述第二硅襯底表面形成二氧化硅層，作為第二絕緣層。
[0011]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法的一種優(yōu)選方案，所述第二絕緣層的厚度為不小于50nm。
[0012]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法的一種優(yōu)選方案，步驟1-2)中，所述剝離離子為H離子或He離子，所述剝離離子于所述第一硅襯底的注入深度為20?2000nmo
[0013]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法的一種優(yōu)選方案，步驟1-7)在鍵合前還包括對所述第一硅襯底及第二硅襯底進行清洗的步驟。
[0014]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法的一種優(yōu)選方案，步驟1-8)中，退火工藝的氣氛為N2氣氛，退火工藝的溫度范圍為400?500°C，以使所述第一硅襯底從剝離界面處剝離。
[0015]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法的一種優(yōu)選方案，步驟1-8)中，還包括對所述頂層硅表面進行CMP拋光的步驟。
[0016]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法的一種優(yōu)選方案，步驟3)包括:步驟3-1)，于所述器件區(qū)域制作金屬層;步驟3-2)，刻蝕所述金屬層，形成橫跨于所述若干凹槽的地線-信號線-地線布局的共面波導(dǎo)結(jié)構(gòu)；步驟3-3)，刻蝕去除各地線與信號線之間的絕緣層，并保留所述支撐結(jié)構(gòu)，以完成共面波導(dǎo)元件的制備。
[0017]本發(fā)明還提供一種基于絕緣體上硅襯底的射頻共面波導(dǎo)元件，包括:絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對應(yīng)于制備射頻共面波導(dǎo)元件的位置具有至少直至所述底層硅的若干凹槽，所述若干凹槽之間具有支撐結(jié)構(gòu);器件區(qū)域，所述器件區(qū)域去除了與所述凹槽的位置對應(yīng)的頂層硅，露出下方絕緣層的上部表面；以及射頻共面波導(dǎo)元件，形成于所述器件區(qū)域。
[0018]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的一種優(yōu)選方案，所述絕緣層為二氧化硅層，所述絕緣層的下部的厚度為不小于50nm。
[0019]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的一種優(yōu)選方案，所述頂層硅的厚度范圍為20?2000nmo
[0020]作為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的一種優(yōu)選方案，所述射頻共面波導(dǎo)元件包括:橫跨于所述若干凹槽的地線-信號線-地線布局的共面波導(dǎo)結(jié)構(gòu)，各地線與信號線之間的絕緣層被去除，并保留所述支撐結(jié)構(gòu)。
[0021]如上所述，本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件及其制備方法，具有以下有益效果:本發(fā)明基于圖形化的絕緣體上硅襯底，通過后期刻蝕得到了具有襯底空腔的共面波導(dǎo)，空腔結(jié)構(gòu)中的空氣介質(zhì)使得襯底的等效電容減小、等效電阻增大，從而減小了介質(zhì)損耗，提高了共面波導(dǎo)的傳輸性能。另外，該空腔結(jié)構(gòu)還提供了良好的散熱條件。本發(fā)明結(jié)構(gòu)和工藝簡單，在半導(dǎo)體制造領(lǐng)域具有廣泛的應(yīng)用前景。
【附圖說明】
[0022]圖1?圖14c顯示為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖，其中，圖14a顯示為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的剖面結(jié)構(gòu)示意圖，圖14b顯示為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的俯視結(jié)構(gòu)示意圖，圖14c顯示為本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的對應(yīng)于圖14b中A-A’截面的結(jié)構(gòu)示意圖。
[0023]元件標(biāo)號說明
[0024]101第一硅襯底
[0025]102第一絕緣層
[0026]201第二硅襯底
[0027]202第二絕緣層
[0028]203凹槽
[0029]204空槽
[0030]205支撐結(jié)構(gòu)
[0031]301器件區(qū)域
[0032]302金屬層
[0033]303地線
[0034]304信號線
【具體實施方式】
[0035]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0036]請參閱圖1?圖14c。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖示中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0037]如圖1?圖14c所示，本實施例提供一種基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，所述射頻共面波導(dǎo)元件可以應(yīng)用于巴倫電路、濾波器、振蕩器及調(diào)諧器中的一種或兩種以上，所述制備方法包括步驟:
[0038]如圖1?圖10所示，首先進行步驟I)，制備絕緣體上娃襯底，所述絕緣體上娃襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對應(yīng)于制備射頻共面波導(dǎo)元件的位置具有至少直至所述底層硅的若干凹槽，所述若干凹槽之間具有支撐結(jié)構(gòu)205。
[0039]如圖1?圖2所示，首先進行步驟1-1)，提供第一硅襯底101，于所述第一硅襯底101表面形成第一絕緣層102。
[0040]作為示例，采用熱氧化工藝于所述第一硅襯底101表面形成二氧化硅層，作為第一絕緣層102，在本實施例中，所述熱氧化工藝選用為干法熱氧化工藝，氧化的溫度范圍為900?1200°C，具體選用為1000°C。
[0041]作為示例，所述第一絕緣層102的厚度為20至數(shù)百納米，所述第一絕緣層102的厚度可以依據(jù)熱氧化工藝的溫度及時間確定。在本實施例中，所述第一絕緣層102的厚度為20nm。所述第一絕緣層102可以在后續(xù)的H或He離子注入的過程中，保護硅的表面不被損壞。離子注入之后，可根據(jù)需要，將第一絕緣層102適當(dāng)減薄至O到數(shù)百納米。
[0042]如圖3所示，然后進行步驟1-2)，基于所述第一絕緣層102對所述第一硅襯底101進行剝離離子注入，于所述硅襯底中定義剝離界面。
[0043]作為示例，所述剝離離子為H離子，離子注入?yún)?shù)視所需的注入深度而定。當(dāng)然，在其它的實施例中，也可以選用He離子作為剝離離子進行注入，并不限于此處所列舉的示例。
[0044]作為示例，所述剝離離子于所述第一硅襯底101的注入深度為20?2000nm，在本實施例中，所述剝離離子于所述第一硅襯底101的注入深度為50?lOOnm。
[0045]如圖4?圖5所示，接著進行步驟1-3)，提供第二硅襯底201，于所述第二硅襯底201表面形成第二絕緣層202。
[0046]作為示例，采用熱氧化工藝于所述第二硅襯底201表面形成二氧化硅層，作為第二絕緣層202，在本實施例中，所述熱氧化工藝選用為干法熱氧化工藝，氧化的溫度范圍為900?1200°C，具體選用為1000°C。
[0047]作為示例，所述第二絕緣層202的厚度為不小于50nm，所述第二絕緣層202的厚度可以依據(jù)熱氧化工藝的溫度及時間確定。在本實施例中，所述第二絕緣層202的厚度為50nmo
[0048]接著進行步驟1-4)，于所述第二絕緣層202表面形成掩膜層，并于對應(yīng)于射頻共面波導(dǎo)元件的位置形成刻蝕窗口。
[0049]作為示例，所述掩膜層可以為光刻膠、氮化硅或其組合。
[0050]如圖6所述，接著進行步驟1-5)，基于刻蝕窗口刻蝕所述第二絕緣層202，形成貫穿至所述第二硅襯底201的若干凹槽203，所述若干凹槽之間具有支撐結(jié)構(gòu)205。
[0051]作為示例，在本實施例中，所述凹槽203貫穿至所述第二硅襯底201，具體地，可以選用RIE或ICP干法刻蝕法刻蝕所述第二絕緣層202。另外，在刻蝕完成后，還包括對第二硅襯底201進行清洗的步驟。
[0052]如圖7所示，接著進行步驟1-6)，在凹槽203內(nèi)的第二硅襯底201中刻蝕出預(yù)設(shè)深度的空槽204。
[0053]作為示例，根據(jù)不同射頻共面波導(dǎo)元件所需刻蝕深度，結(jié)合步驟1-5)的第一次光亥Ij，進行一到多次套刻，進一步在凹槽203內(nèi)第二硅襯底201中刻蝕出對應(yīng)深度的空槽204。另外，如所需刻蝕深度為零，則可省去該步驟1-6)。若形成有空槽204，所述支撐結(jié)構(gòu)205為刻蝕后保留的第二絕緣層材料以及第二硅襯底材料。若沒形成有空槽204，則所述支撐結(jié)構(gòu)205為刻蝕后保留的第二絕緣層材料。
[0054]如圖8?圖9所示，接著進行步驟7)，鍵合所述第一絕緣層102及所述第二絕緣層202。
[0055]作為示例，在鍵合前還包括對所述第一硅襯底101及第二硅襯底201進行清洗的步驟。
[0056]如圖10所示，接著進行步驟1-8)，進行退火工藝使所述第一硅襯底101從剝離界面處剝離，與所述第一絕緣層102結(jié)合的部分作為絕緣體上硅襯底的硅頂層。
[0057]作為示例，退火工藝的氣氛為N2氣氛。
[0058]作為示例，退火工藝的溫度范圍為400?500°C，以使所述第一硅襯底101從剝離界面處剝離，在本實施例中，所述退火工藝的溫度選用為450°C。
[0059]接著，進行步驟1-9)，進行高溫(1000?1200°C)退火，以加強所述第一絕緣層102
及所述第二絕緣層202的鍵合強度。
[0060]最后，采用CMP工藝對所述頂層硅表面進行拋光，獲得光潔表面的頂層硅。
[0061]如圖11所示，接著進行步驟2)，通過掩膜光刻于與所述凹槽的對應(yīng)位置定義器件區(qū)域301，并刻蝕去除器件區(qū)域301的頂層硅，露出下方所述絕緣層的上部表面。
[0062]如圖12?圖14c所示，最后進行步驟3)，基于CMOS工藝在器件區(qū)域301制備射頻共面波導(dǎo)元件。
[0063]作為示例，步驟3)包括:
[0064]如圖12所示，首先進行步驟3-1)，于所述器件區(qū)域制作金屬層302。
[0065]具體地，采用淀積工藝于所述器件區(qū)域制作金屬層302，所述下金屬層302的材料為金。
[0066]如圖13所示，然后進行步驟3-2)，刻蝕所述金屬層302，形成橫跨于所述若干凹槽的地線303-信號線304-地線303布局的共面波導(dǎo)結(jié)構(gòu)。
[0067]如圖14a?圖14c所示，接著進行步驟3-3)，刻蝕去除各地線303與信號線304之間的絕緣層，并保留所述支撐結(jié)構(gòu)205，以完成共面波導(dǎo)元件的制備，所述支撐結(jié)構(gòu)205與信號線304下方的絕緣層相連，用于支撐所述絕緣層以及其上方的信號線304。
[0068]如圖14a?圖14c所示，本實施例還提供一種基于絕緣體上硅襯底的射頻共面波導(dǎo)元件，所述射頻共面波導(dǎo)元件可以應(yīng)用于巴倫電路、濾波器、振蕩器及調(diào)諧器中的一種或兩種以上，所述射頻共面波導(dǎo)元件包括:絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅(即上述的第二硅襯底201)、絕緣層(即上述的第一絕緣層102及第二絕緣層202)及頂層硅(即上述的第一硅襯底101)，所述絕緣層的下部(即上述的第二絕緣層202)于對應(yīng)于制備射頻共面波導(dǎo)元件的位置具有至少直至所述底層硅的若干凹槽203，所述若干凹槽203之間具有支撐結(jié)構(gòu)205，各凹槽203內(nèi)的底層硅(即上述第二硅襯底201)中還形成有預(yù)設(shè)深度的空槽204;器件區(qū)域301，所述器件區(qū)域301去除了與所述凹槽203的位置對應(yīng)的頂層硅，露出下方絕緣層的上部(即上述的第一絕緣層102)表面；以及射頻共面波導(dǎo)元件，形成于所述器件區(qū)域301。
[0069]作為示例，所述絕緣層為二氧化硅層，所述絕緣層的下部的厚度為不小于50nm。
[0070]作為示例，所述頂層硅的厚度范圍為20?2000nm。
[0071]作為示例，所述射頻共面波導(dǎo)元件包括:橫跨于所述若干凹槽的地線303-信號線304-地線303布局的共面波導(dǎo)結(jié)構(gòu)，各地線303與信號線304之間的絕緣層被去除，并保留所述支撐結(jié)構(gòu)205。
[0072]如上所述，本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件及其制備方法，具有以下有益效果:本發(fā)明的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件及其制備方法，具有以下有益效果:本發(fā)明基于圖形化的絕緣體上硅襯底，通過后期刻蝕得到了具有襯底空腔的共面波導(dǎo)，空腔結(jié)構(gòu)中的空氣介質(zhì)使得襯底的等效電容減小、等效電阻增大，并可以消除
Si 02中的固定電荷、可動電荷，S i /S i 02系統(tǒng)的界面態(tài)、陷阱電荷等影響微波傳輸?shù)牟焕蛩?，從而減小了介質(zhì)損耗，提高了共面波導(dǎo)的傳輸性能。另外，該空腔結(jié)構(gòu)還提供了良好的散熱條件。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[0073]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【主權(quán)項】
1.一種基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，其特征在于，所述制備方法包括步驟: 步驟I )，制備絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對應(yīng)于制備射頻共面波導(dǎo)元件的位置具有至少直至所述底層硅的若干凹槽，所述若干凹槽之間具有支撐結(jié)構(gòu)； 步驟2)，通過掩膜光刻于與所述若干凹槽的對應(yīng)位置定義器件區(qū)域，并刻蝕去除器件區(qū)域的頂層硅，露出下方所述絕緣層的上部表面； 步驟3)，基于CMOS工藝在器件區(qū)域制備射頻共面波導(dǎo)元件。2.根據(jù)權(quán)利要求1所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，其特征在于:步驟I)中，所述凹槽內(nèi)的底層硅中具有預(yù)設(shè)深度的空槽。3.根據(jù)權(quán)利要求1所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，其特征在于，步驟I)制備絕緣體上硅襯底包括: 步驟1-1)，提供第一硅襯底，于所述第一硅襯底表面形成第一絕緣層； 步驟1-2)，基于所述第一絕緣層對所述第一硅襯底進行剝離離子注入，于所述硅襯底中定義剝離界面； 步驟1-3)，提供第二硅襯底，于所述第二硅襯底表面形成第二絕緣層； 步驟1-4)，于所述第二絕緣層表面形成掩膜層，并于對應(yīng)于射頻共面波導(dǎo)元件的位置形成刻蝕窗口； 步驟1-5)，基于刻蝕窗口刻蝕所述第二絕緣層，形成貫穿至所述第二硅襯底的若干凹槽，所述若干凹槽之間具有支撐結(jié)構(gòu)； 步驟1-6)，在凹槽內(nèi)的第二硅襯底中刻蝕出預(yù)設(shè)深度的空槽； 步驟1-7 )，鍵合所述第一絕緣層及所述第二絕緣層； 步驟1-8)，進行退火工藝使所述第一硅襯底從剝離界面處剝離，與所述第一絕緣層結(jié)合的部分作為絕緣體上硅襯底的硅頂層； 步驟1-9)，進行高溫退火，以加強所述第一絕緣層及所述第二絕緣層的鍵合強度。4.根據(jù)權(quán)利要求3所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，其特征在于:步驟1-1)中，采用熱氧化工藝于所述第一硅襯底表面形成二氧化硅層，作為第一絕緣層;步驟1-3)中，采用熱氧化工藝于所述第二硅襯底表面形成二氧化硅層，作為第二絕緣層。5.根據(jù)權(quán)利要求3所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，其特征在于:所述第二絕緣層的厚度為不小于50nm。6.根據(jù)權(quán)利要求3所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，其特征在于:步驟1-2)中，所述剝離離子為H離子或He離子，所述剝離離子于所述第一硅襯底的注入深度為20?2000nm。7.根據(jù)權(quán)利要求3所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，其特征在于:步驟1-7)在鍵合前還包括對所述第一硅襯底及第二硅襯底進行清洗的步驟。8.根據(jù)權(quán)利要求3所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，其特征在于:步驟1-8)中，退火工藝的氣氛為N2氣氛，退火工藝的溫度范圍為400?500°C，以使所述第一硅襯底從剝離界面處剝離。9.根據(jù)權(quán)利要求3所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，其特征在于:步驟1-8)中，還包括對所述頂層硅表面進行CMP拋光的步驟。10.根據(jù)權(quán)利要求1所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件的制備方法，其特征在于:步驟3)包括: 步驟3-1)，于所述器件區(qū)域制作金屬層； 步驟3-2)，刻蝕所述金屬層，形成橫跨于所述若干凹槽的地線-信號線-地線布局的共面波導(dǎo)結(jié)構(gòu)； 步驟3-3)，刻蝕去除各地線與信號線之間的絕緣層，并保留所述支撐結(jié)構(gòu)，以完成共面波導(dǎo)元件的制備。11.一種基于絕緣體上硅襯底的射頻共面波導(dǎo)元件，其特征在于，包括: 絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對應(yīng)于制備射頻共面波導(dǎo)元件的位置具有至少直至所述底層硅的若干凹槽，所述若干凹槽之間具有支撐結(jié)構(gòu)； 器件區(qū)域，所述器件區(qū)域去除了與所述凹槽的位置對應(yīng)的頂層硅，露出下方絕緣層的上部表面； 射頻共面波導(dǎo)元件，形成于所述器件區(qū)域。12.根據(jù)權(quán)利要求11所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件，其特征在于:所述絕緣層為二氧化硅層，所述絕緣層的下部的厚度為不小于50nm。13.根據(jù)權(quán)利要求11所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件，其特征在于:所述頂層硅的厚度范圍為20?2000nmo14.根據(jù)權(quán)利要求11所述的基于絕緣體上硅襯底的射頻共面波導(dǎo)元件，其特征在于:所述射頻共面波導(dǎo)元件包括:橫跨于所述若干凹槽的地線-信號線-地線布局的共面波導(dǎo)結(jié)構(gòu)，各地線與信號線之間的絕緣層被去除，并保留所述支撐結(jié)構(gòu)。
【文檔編號】H01P11/00GK105914445SQ201610301900
【公開日】2016年8月31日
【申請日】2016年5月9日
【發(fā)明人】俞文杰, 費璐, 劉強, 劉暢, 文嬌, 王翼澤, 王曦
【申請人】中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所