一種集成溝槽肖特基的mosfet的制作方法
【專利摘要】本發(fā)明屬于半導(dǎo)體技術(shù)，特別涉及一種集成溝槽肖特基的MOSFET。本發(fā)明的集成溝槽肖特基的MOSFET為在MOSFET中集成有由肖特基接觸與襯底形成的肖特基二極管，肖特基結(jié)具有位于表面的平面肖特基結(jié)及體內(nèi)的槽型肖特基結(jié)，在占用相同的芯片面積的條件下，增加了肖特基結(jié)的面積，利于承擔(dān)更高的電流。在槽型肖特基結(jié)的下方還設(shè)有多個(gè)P型重?fù)诫s環(huán)，體二極管導(dǎo)通時(shí)，較低電壓時(shí)，肖特基二極管開(kāi)啟，形成導(dǎo)電通路；電壓增大時(shí)，超過(guò)0.5V，則槽型肖特基結(jié)下的P型重?fù)诫s環(huán)向N型漂移區(qū)內(nèi)注入少子，減小肖特基結(jié)正向?qū)▔航?，具有電?dǎo)調(diào)制作用。本發(fā)明的方法，可降低MOSFET的體二極管導(dǎo)通損耗，同時(shí)，P型減小肖特基二極管的反向漏電。
【專利說(shuō)明】
一種集成溝槽肖特基的MOSFET
技術(shù)領(lǐng)域
[0001 ]本發(fā)明屬于功率半導(dǎo)體領(lǐng)域，特別涉及一種集成溝槽肖特基的M0SFET。
【背景技術(shù)】
[0002]高性能轉(zhuǎn)換器設(shè)計(jì)中的同步整流對(duì)于低電壓、高電流應(yīng)用至關(guān)重要，這是因?yàn)橥ㄟ^(guò)將肖特基整流替換為同步整流MOSFET能夠顯著提高效率和功率密度。在實(shí)際應(yīng)用中，同步整流MOSFET的功率損耗主要由導(dǎo)通損耗、開(kāi)關(guān)損耗以及體二極管導(dǎo)通損耗等組成。例如，在DC-DC轉(zhuǎn)換電路中，低邊的功率開(kāi)關(guān)的功率損耗中，體二極管的導(dǎo)通損耗仍然影響MOSFET的總體損耗。隨著功率開(kāi)關(guān)應(yīng)用中高頻和大電流的要求的提高，降低功率損耗的需求受到了越來(lái)越多的重視。
[0003]為了降低功率MOSFET體二極管的功率損耗，采用MOSFET與肖特基二極管并聯(lián)的方式，由于肖特基二極管的正向開(kāi)啟電壓(約為0.35V)比PN結(jié)二極管的內(nèi)建電勢(shì)(約0.7V)小，因此減少體二極管正向開(kāi)啟電壓，減小體二極管死區(qū)損耗。
[0004]集成MOSFET與肖特基二極管雖然解決了體二極管導(dǎo)通時(shí)開(kāi)啟電壓過(guò)高的問(wèn)題，但是傳統(tǒng)的集成方式導(dǎo)致了需要較大的芯片面積，尤其是在承受較高電流的時(shí)候。同時(shí)，肖特基二極管導(dǎo)通時(shí)，其導(dǎo)通損耗也比較大，反偏時(shí)肖特基結(jié)漏電流相較于普通PN結(jié)大，因此反向阻斷電壓不高。
[0005]美國(guó)6987305B2號(hào)專利“IntergratedFET and schottky device”公開(kāi)過(guò)幾種不同的肖特基與MOSFET集成的結(jié)構(gòu)與制作方法，提出了緊密型的肖特基與MOSFET集合裝置，減小了損耗，然而這些裝置效能仍無(wú)法滿足現(xiàn)有應(yīng)用中關(guān)于減少體二極管正向?qū)〒p耗及高驅(qū)動(dòng)電流的需求。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的，就是為了解決肖特基結(jié)正向?qū)〞r(shí)損耗較大且承受大電流時(shí)需要較大的芯片面積的問(wèn)題，提出了一種具有電導(dǎo)調(diào)制作用的集成溝槽肖特基的M0SFET。
[0007]本發(fā)明的技術(shù)方案:一種集成溝槽肖特基的MOSFET，包括MOSFET區(qū)域11和肖特基區(qū)域12，所述肖特基區(qū)域12位于兩個(gè)呈對(duì)稱結(jié)構(gòu)的MOSFET區(qū)域11之間；所述MOSFET區(qū)域11和肖特基區(qū)域12包括從下至上依次層疊設(shè)置的漏電極15、N型重?fù)诫s襯底1、N型漂移區(qū)2和源極金屬10;所述MOSFET區(qū)域11的N型漂移區(qū)2上層具有P型摻雜區(qū)3，所述上表面與源極金屬10接觸，所述P型摻雜區(qū)3中具有N型重?fù)诫s區(qū)5、P型重?fù)诫s區(qū)4和第一溝槽9，所述N型重?fù)诫s區(qū)5位于P型重?fù)诫s區(qū)4之間，且N型重?fù)诫s區(qū)5的結(jié)深大于P型重?fù)诫s區(qū)4的結(jié)深，所述第一溝槽9沿P型摻雜區(qū)3上表面向下依次貫穿N型重?fù)诫s區(qū)5和P型摻雜區(qū)3并延伸至N型漂移區(qū)2中，所述第一溝槽9中填充有介質(zhì)6，在介質(zhì)6中設(shè)置有多晶硅7，所述P型重?fù)诫s區(qū)4、N型重?fù)诫s區(qū)5和介質(zhì)6與源極金屬10接觸;所述肖特基區(qū)域12的N型漂移區(qū)2中具有多個(gè)第二溝槽14和P型重?fù)诫s保護(hù)環(huán)8，所述第二溝槽14中填充有金屬，所述第二溝槽14的上表面與源極金屬10接觸，第二溝槽14的底部位于P型重?fù)诫s保護(hù)環(huán)8中；所述肖特基區(qū)域12的N型漂移區(qū)2與源極金屬10接觸形成平面肖特基接觸16，第二溝槽14中的金屬與P型重?fù)诫s保護(hù)環(huán)8接觸形成溝槽肖特基接觸;所述多晶硅7為柵電極;所述P型摻雜區(qū)3的摻雜濃度大于N型漂移區(qū)2的摻雜濃度兩個(gè)數(shù)量級(jí);所述N型重?fù)诫s區(qū)5的摻雜濃度大于P型摻雜區(qū)3的摻雜濃度兩到三個(gè)數(shù)量級(jí);所述的P型重?fù)诫s區(qū)4的摻雜濃度大于P型摻雜區(qū)3的摻雜濃度兩到三個(gè)數(shù)量級(jí)；所述P型重?fù)诫s保護(hù)環(huán)8的摻雜濃度大于N型漂移區(qū)2的摻雜濃度一個(gè)數(shù)量級(jí)。
[0008]進(jìn)一步的，所述第二溝槽14和P型重?fù)诫s保護(hù)環(huán)8的數(shù)量為3個(gè)
[0009]本發(fā)明的有益效果為:本發(fā)明的肖特基結(jié)包括位于表面的平面肖特基結(jié)16及體內(nèi)的槽型肖特基結(jié)，在占用相同的芯片面積的條件下，增加了肖特基結(jié)的面積，利于承擔(dān)更高的電流。體二極管導(dǎo)通時(shí)，較低電壓時(shí)，肖特基二極管開(kāi)啟，電壓增大時(shí)，超過(guò)0.5V，則槽型肖特基結(jié)下的P型重?fù)诫s環(huán)向N型漂移區(qū)內(nèi)注入少子，減小肖特基結(jié)正向?qū)▔航?，具有電?dǎo)調(diào)制作用。
【附圖說(shuō)明】
[0010]圖1是本發(fā)明所提供的一種具有電導(dǎo)調(diào)制作用的集成溝槽肖特基的MOSFET結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0011]圖2是本發(fā)明所提供的一種具有電導(dǎo)調(diào)制作用的集成溝槽肖特基的MOSFET結(jié)構(gòu)中肖特基反偏時(shí)漂移區(qū)內(nèi)的耗盡線分布；
[0012]圖3是本發(fā)明所提供的一種具有電導(dǎo)調(diào)制作用的集成溝槽肖特基的MOSFET結(jié)構(gòu)制備過(guò)程中刻蝕槽后的剖面示意圖；
[0013]圖4是本發(fā)明所提供的一種具有電導(dǎo)調(diào)制作用的集成溝槽肖特基的MOSFET結(jié)構(gòu)制備過(guò)程中形成P型重?fù)诫s區(qū)保護(hù)環(huán)8時(shí)的剖面示意圖；
[0014]圖5是本發(fā)明所提供的一種具有電導(dǎo)調(diào)制作用的集成溝槽肖特基的MOSFET結(jié)構(gòu)的版圖不意圖。
【具體實(shí)施方式】
[0015]下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述:
[0016]如圖1所示，本發(fā)明的一種集成溝槽肖特基的MOSFET，包括MOSFET區(qū)域11和肖特基區(qū)域12，所述肖特基區(qū)域12位于兩個(gè)呈對(duì)稱結(jié)構(gòu)的MOSFET區(qū)域11之間；所述MOSFET區(qū)域11和肖特基區(qū)域12包括從下至上依次層疊設(shè)置的漏電極15、N型重?fù)诫s襯底1、N型漂移區(qū)2和源極金屬10;所述MOSFET區(qū)域11的N型漂移區(qū)2上層具有P型摻雜區(qū)3，所述上表面與源極金屬10接觸，所述P型摻雜區(qū)3中具有N型重?fù)诫s區(qū)5、P型重?fù)诫s區(qū)4和第一溝槽9，所述N型重?fù)诫s區(qū)5位于P型重?fù)诫s區(qū)4之間，且N型重?fù)诫s區(qū)5的結(jié)深大于P型重?fù)诫s區(qū)4的結(jié)深，所述第一溝槽9沿P型摻雜區(qū)3上表面向下依次貫穿N型重?fù)诫s區(qū)5和P型摻雜區(qū)3并延伸至N型漂移區(qū)2中，所述第一溝槽9中填充有介質(zhì)6，在介質(zhì)6中設(shè)置有多晶硅7，所述P型重?fù)诫s區(qū)4、N型重?fù)诫s區(qū)5和介質(zhì)6與源極金屬10接觸;所述肖特基區(qū)域12的N型漂移區(qū)2中具有多個(gè)第二溝槽14和P型重?fù)诫s保護(hù)環(huán)8，所述第二溝槽14中填充有金屬，所述第二溝槽14的上表面與源極金屬10接觸，第二溝槽14的底部位于P型重?fù)诫s保護(hù)環(huán)8中；所述肖特基區(qū)域12的N型漂移區(qū)2與源極金屬10接觸形成平面肖特基接觸16，第二溝槽14中的金屬與P型重?fù)诫s保護(hù)環(huán)8接觸形成溝槽肖特基接觸;所述多晶硅7為柵電極;所述P型摻雜區(qū)3的摻雜濃度大于N型漂移區(qū)2的摻雜濃度兩個(gè)數(shù)量級(jí);所述N型重?fù)诫s區(qū)5的摻雜濃度大于P型摻雜區(qū)3的摻雜濃度兩到三個(gè)數(shù)量級(jí);所述的P型重?fù)诫s區(qū)4的摻雜濃度大于P型摻雜區(qū)3的摻雜濃度兩到三個(gè)數(shù)量級(jí)；所述P型重?fù)诫s保護(hù)環(huán)8的摻雜濃度大于N型漂移區(qū)2的摻雜濃度一個(gè)數(shù)量級(jí)。
[0017]本發(fā)明的工作原理為:
[0018]本發(fā)明所提供的一種具有電導(dǎo)調(diào)制作用的集成溝槽肖特基的MOSFET，為在MOSFET中并聯(lián)肖特基二極管。所述肖特基二極管的陽(yáng)極設(shè)置在MOSFET元胞區(qū)域的源端兩個(gè)體區(qū)之間的漂移區(qū)表面和體內(nèi)，由陽(yáng)極和漂移區(qū)形成肖特基接觸，該陽(yáng)極與MOSFET的源端相連；肖特基二極管的陰極共用位于襯底背面的漏電極所述MOSFET的源極作為肖特基二極管的陽(yáng)極，所述MOSFET背面的漏極作為肖特基二極管的陰極。
[0019]柵極電壓達(dá)到閾值電壓時(shí)，MOSFET正向?qū)?。此時(shí)，肖特基二極管的陽(yáng)極相對(duì)于陰極接低電位，肖特基二極管反偏。漏源之間電壓較小時(shí)，肖特基結(jié)承擔(dān)反向壓降；漏源之間電壓增大時(shí)，P型重?fù)诫s保護(hù)環(huán)8與N型漂移區(qū)反偏，耗盡層向N型漂移區(qū)擴(kuò)展，直到P型重?fù)诫s保護(hù)環(huán)之間的N型漂移區(qū)完全耗盡，如圖2所示，此時(shí)，PN結(jié)形成反向阻斷狀態(tài)，保護(hù)肖特基結(jié)防止擊穿，減小反向漏電流。
[0020]柵極電壓小于閾值電壓時(shí)，肖特基二極管較MOSFET體二極管先導(dǎo)通。小電流時(shí)，平面及槽型肖特基結(jié)導(dǎo)通，源極到漏極之間有電流形成。當(dāng)流經(jīng)源極和漏極之間的電流增大時(shí)，重?fù)诫sP型環(huán)與N漂移區(qū)之間的壓降大于0.5V時(shí)，PN結(jié)導(dǎo)通，重?fù)诫sP型環(huán)向N型漂移區(qū)內(nèi)注入電子，進(jìn)而減小肖特基二極管的正向?qū)▔航?，從而減小大電流時(shí)體二極管導(dǎo)通時(shí)的損耗。
[0021]本發(fā)明所提供的一種具有電導(dǎo)調(diào)制作用的集成溝槽肖特基的MOSFET結(jié)構(gòu)的版圖示意圖如圖5所示，MOSFET區(qū)域11和肖特基區(qū)域12交叉排布。MOSFET區(qū)域的柵電極7通過(guò)版圖布局引出到柵PAD，源極的金屬10覆蓋了MOSFET區(qū)域11和肖特基區(qū)域12。
[0022]本發(fā)明結(jié)構(gòu)可以用以下方法制備得到，工藝步驟為:
[0023]1、單晶硅準(zhǔn)備。采用N型重?fù)诫s單晶硅襯底I，晶向?yàn)椤?00>。
[0024]2、外延生長(zhǎng)。采用氣相外延VPE等方法生長(zhǎng)一定厚度和摻雜濃度的N型外延層。
[0025]3、槽9及槽14刻蝕。采用離子刻蝕等方法在N型外延層上刻蝕出一定深度和寬度的槽。如圖3所示，在N型漂移區(qū)2內(nèi)同時(shí)刻蝕出MOSFET及肖特基結(jié)所需的槽。
[0026]4、柵電極的制備。首先在整個(gè)硅片表面淀積氧化層，然后用光刻膠轉(zhuǎn)移版圖到硅片表面，刻蝕掉暴露的氧化層，保留槽9內(nèi)的氧化層;接著淀積多晶硅，光刻、刻蝕形成柵電極7，最后，在表面繼續(xù)淀積氧化層并進(jìn)行機(jī)械磨平。
[0027]5、P型摻雜區(qū)3注入。光刻出P型摻雜區(qū)3的圖形然后高能硼離子注入，注入角度可根據(jù)要求改變，通過(guò)調(diào)整注入能量和劑量改變摻雜濃度和結(jié)深。
[0028]6、N+源區(qū)的制備。砷注入制備N型重?fù)诫s區(qū)5。
[0029]7、P型重?fù)诫s注入，形成P型重?fù)诫s區(qū)6。
[0030]8、P型重?fù)诫s注入，形成P型重保護(hù)環(huán)8，如圖4所示，光刻出肖特基槽的位置，在肖特基區(qū)域的槽下方注入P型重?fù)诫s保護(hù)環(huán)8。
[0031]8、正面金屬化陽(yáng)極。在整個(gè)器件表面濺射一層金屬鋁，形成金屬化陽(yáng)極9，同時(shí)填充槽14形成肖特基結(jié)。
[0032]9、背面減薄、金屬化，形成漏電極15。
[0033]制作器件時(shí)，還可用碳化硅、砷化鎵或鍺硅等半導(dǎo)體材料替代體硅。
【主權(quán)項(xiàng)】
1.一種集成溝槽肖特基的MOSFET，包括MOSFET區(qū)域(II)和肖特基區(qū)域(I2)，所述肖特基區(qū)域(12)位于兩個(gè)呈對(duì)稱結(jié)構(gòu)的MOSFET區(qū)域(I I)之間；所述MOSFET區(qū)域(I I)和肖特基區(qū)域(12)包括從下至上依次層疊設(shè)置的漏電極(15)、N型重?fù)诫s襯底(I)、N型漂移區(qū)(2)和源極金屬(10);所述MOSFET區(qū)域(11)的N型漂移區(qū)(2)上層具有P型摻雜區(qū)(3)，所述上表面與源極金屬(10)接觸，所述P型摻雜區(qū)(3)中具有N型重?fù)诫s區(qū)(5)、P型重?fù)诫s區(qū)(4)和第一溝槽(9)，所述N型重?fù)诫s區(qū)(5)位于P型重?fù)诫s區(qū)(4)之間，且N型重?fù)诫s區(qū)(5)的結(jié)深大于P型重?fù)诫s區(qū)(4)的結(jié)深，所述第一溝槽(9)沿P型摻雜區(qū)(3)上表面向下依次貫穿N型重?fù)诫s區(qū)(5)和P型摻雜區(qū)(3)并延伸至N型漂移區(qū)(2)中，所述第一溝槽(9)中填充有介質(zhì)(6)，在介質(zhì)(6)中設(shè)置有多晶硅(7)，所述P型重?fù)诫s區(qū)(4)、N型重?fù)诫s區(qū)(5)和介質(zhì)(6)與源極金屬(10)接觸;所述肖特基區(qū)域(12)的N型漂移區(qū)(2)中具有多個(gè)第二溝槽(14)和P型重?fù)诫s保護(hù)環(huán)(8)，所述第二溝槽(14)中填充有金屬，所述第二溝槽(14)的上表面與源極金屬(10)接觸，第二溝槽(14)的底部位于P型重?fù)诫s保護(hù)環(huán)(8)中；所述肖特基區(qū)域(12)的N型漂移區(qū)(2)與源極金屬(10)接觸形成平面肖特基接觸，第二溝槽(14)中的金屬與P型重?fù)诫s保護(hù)環(huán)(8)接觸形成溝槽肖特基接觸;所述多晶硅(7)為柵電極;所述P型摻雜區(qū)(3)的摻雜濃度大于N型漂移區(qū)(2)的摻雜濃度兩個(gè)數(shù)量級(jí);所述N型重?fù)诫s區(qū)(5)的摻雜濃度大于P型摻雜區(qū)(3)的摻雜濃度兩到三個(gè)數(shù)量級(jí);所述的P型重?fù)诫s區(qū)(4)的摻雜濃度大于P型摻雜區(qū)(3)的摻雜濃度兩到三個(gè)數(shù)量級(jí);所述P型重?fù)诫s保護(hù)環(huán)(8)的摻雜濃度大于N型漂移區(qū)(2)的摻雜濃度一個(gè)數(shù)量級(jí)。2.根據(jù)權(quán)利要求1所述的一種集成溝槽肖特基的M0SFET，其特征在于，所述第二溝槽(14)和P型重?fù)诫s保護(hù)環(huán)(8)的數(shù)量為3個(gè)。
【文檔編號(hào)】H01L29/872GK105957865SQ201610490386
【公開(kāi)日】2016年9月21日
【申請(qǐng)日】2016年6月27日
【發(fā)明人】李澤宏, 李爽, 陳文梅, 陳哲, 曹曉峰, 李家駒, 羅蕾, 任敏
【申請(qǐng)人】電子科技大學(xué)