具有雙外延層結(jié)構(gòu)的 cmos 圖像傳感器及其制造方法
【專利摘要】本發(fā)明提供了一種具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器及其制造方法。本發(fā)明的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器包括：依次層疊的P型重摻雜的襯底、第一層P型輕摻雜外延層和第二層P型輕摻雜外延層；其中，第一層P型輕摻雜外延層中形成有下部N阱和下部P阱，第二層P型輕摻雜外延層中形成有上部N阱和上部P阱；其中下部N阱和上部N阱位置對應(yīng)并且鄰接，下部P阱和上部P阱位置對應(yīng)并且鄰接。
【專利說明】
具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器及其制造方法
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，具體涉及CMOS圖像傳感器制造領(lǐng)域;更具體地說，本發(fā)明涉及一種具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器及其制造方法。
【背景技術(shù)】
[0002]CMOS圖像傳感器(CIS)由于其制造工藝和現(xiàn)有的集成電路制造工藝兼容，同時其性能上比原有的電荷耦合器件CCD相比有很多優(yōu)點。CMOS圖像傳感器可以將驅(qū)動電路和像素集成在一起，簡化了硬件設(shè)計，同時也降低了系統(tǒng)的功耗。CIS由于在采集光信號的同時就可以取出電信號，還能實時處理圖像信息，速度比CXD圖像傳感器快。CMOS圖像傳感器還具有價格便宜，帶寬較大，防模糊，訪問的靈活性和較大的填充系數(shù)的優(yōu)點。
[0003]CMOS圖像傳感器中，通常為了得到較大的滿阱電容，光電二極管(PD)區(qū)域會采用高能N型離子注入形成深N阱區(qū)域，同時為了較好的進行隔離以及大滿阱電容，其周圍會進行高能P型離子注入形成深P阱。當今社會需要越來越小尺寸的器件，這兩次高能離子注入時，需要采用較厚的光刻膠擋住非注入?yún)^(qū)域，由于注入?yún)^(qū)域小，光刻膠厚，會導(dǎo)致光刻膠刻蝕后，離子注入前發(fā)生倒膠，從而影響深N阱以及深P阱的形成。同時在光電二極管區(qū)域，界面缺陷以及晶格缺陷會嚴重影響到CIS的暗電流以及白點等，從而影響到圖像質(zhì)量。而高能量的離子注入會帶來嚴重的界面缺陷以及晶格缺陷。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器及其制造方法，能夠在不增加掩模板的情況下通過采用兩次外延層的方式改善高能離子注入所帶來的倒膠問題，并且能夠改善高能離子注入所帶來的界面缺陷與晶格缺陷，從而改善CIS的圖像質(zhì)量。
[0005]為了實現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器，包括:依次層疊的P型重摻雜的襯底、第一層P型輕摻雜外延層和第二層P型輕摻雜外延層;其中，第一層P型輕摻雜外延層中形成有下部N阱和下部P阱，第二層P型輕摻雜外延層中形成有上部N阱和上部P阱；其中下部N阱和上部N阱位置對應(yīng)并且鄰接，下部P阱和上部P阱位置對應(yīng)并且鄰接。
[0006]優(yōu)選地，在第二層P型輕摻雜外延層上形成有CMOS圖像傳感器的轉(zhuǎn)移管的柵極結(jié)構(gòu)。
[0007]優(yōu)選地，所述柵極結(jié)構(gòu)的一部分處于上部N阱上方，而且所述柵極結(jié)構(gòu)的另一部分處于上部N阱和上部P阱之間的區(qū)域上方。
[0008]優(yōu)選地，所述柵極結(jié)構(gòu)的所述另一部分的下方形成有漂浮點。
[0009]優(yōu)選地，上部N阱表面形成有CMOS圖像傳感器的光電二極管的釘扎層。
[0010]為了實現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，還提供了一種具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器的制造方法，包括:[0011 ]第一步驟:在P型重摻雜的襯底上生長第一層P型輕摻雜外延層，隨后在第一層P型輕摻雜外延層上沉積第一光刻膠層，利用掩模板以及光刻定義第一光刻膠層的圖案，以便進行離子注入從而在第一層P型輕摻雜外延層中形成下部N阱，隨后去除第一光刻膠層；
[0012]第二步驟:在第一層P型輕摻雜外延層上沉積第二光刻膠層，利用掩模板以及光刻定義第二光刻膠層的圖案，以便進行離子注入從而在第一層P型輕摻雜外延層中形成下部P阱，隨后去除第二光刻膠層；
[0013]第三步驟:在第一層P型輕摻雜外延層上生長第二層P型輕摻雜外延層；
[0014]第四步驟:在第二層P型輕摻雜外延層上沉積第三光刻膠層，利用掩模板以及光刻定義第三光刻膠層的圖案，以便進行離子注入從而在第二層P型輕摻雜外延層中形成上部N阱，隨后去除第三光刻膠層；
[0015]第五步驟:在第二層P型輕摻雜外延層上沉積第四光刻膠層，利用掩模板以及光刻定義第四光刻膠層的圖案，以便進行離子注入從而在第二層P型輕摻雜外延層中形成上部P阱，隨后去除第四光刻膠層。
[0016]優(yōu)選地，第一層P型重摻雜的襯底的摻雜濃度大于第一層P型輕摻雜外延層的摻雜濃度，第一層P型重摻雜的襯底的摻雜濃度等于第二層P型輕摻雜外延層的摻雜濃度。
[0017]優(yōu)選地，第三光刻膠層的圖案對應(yīng)于第一光刻膠層的圖案。
[0018]優(yōu)選地，第四光刻膠層的圖案對應(yīng)于第二光刻膠層的圖案。
[0019]優(yōu)選地，上部N阱與下部N阱相接，上部P阱與下部P阱相接。
[0020]由此，本發(fā)明提供了一種具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器及其制造方法，能夠在不增加掩模板的情況下通過采用兩次外延層的方式改善高能離子注入所帶來的倒膠問題，并且能夠改善高能離子注入所帶來的界面缺陷與晶格缺陷，從而改善CIS的圖像質(zhì)量。
【附圖說明】
[0021]結(jié)合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中:
[0022]圖1示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器的截面結(jié)構(gòu)圖。
[0023]圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器的制造方法的第一步驟。
[0024]圖3示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器的制造方法的第二步驟。
[0025]圖4示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器的制造方法的第三步驟。
[0026]圖5示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器的制造方法的第四步驟。
[0027]圖6示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器的制造方法的第五步驟。
[0028]需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。
【具體實施方式】
[0029]為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進行詳細描述。
[0030]在傳統(tǒng)的CIS像素單元中轉(zhuǎn)移管與光電二極管結(jié)構(gòu)中，深N阱與深P阱決定了像素單元滿阱容量。這兩次高能離子注入時，由于注入能量較高，需要采用較厚的光刻膠擋住非注入?yún)^(qū)域。當今社會需要越來越小尺寸的器件，因此由于注入?yún)^(qū)域小，光刻膠厚，會導(dǎo)致光刻膠刻蝕后，離子注入前發(fā)生倒膠，從而影響深N阱以及深P阱的形成。當3倍的光刻膠間距小于光刻膠高度時，比較容易發(fā)生。同時在光電二極管區(qū)域，界面缺陷以及晶格缺陷會嚴重影響到CIS的暗電流以及白點等，從而影響到圖像質(zhì)量。而高能量的離子注入會帶來嚴重的界面缺陷以及晶格缺陷。
[0031 ]〈具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器〉
[0032]圖1示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器的截面結(jié)構(gòu)圖。
[0033]如圖1所示，根據(jù)本發(fā)明優(yōu)選實施例的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器包括:依次層疊的P型重摻雜的襯底100、第一層P型輕摻雜外延層200和第二層P型輕摻雜外延層600;其中，第一層P型輕摻雜外延層200中形成有下部N阱310和下部P阱500，第二層P型輕摻雜外延層600中形成有上部N阱800和上部P阱910;其中下部N阱310和上部N阱800位置對應(yīng)并且鄰接，下部P阱500和上部P阱910位置對應(yīng)并且鄰接。
[0034]而且，在第二層P型輕摻雜外延層600上形成有CMOS圖像傳感器的轉(zhuǎn)移管的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)的一部分處于上部N阱800上方，而且所述柵極結(jié)構(gòu)的另一部分處于上部N阱800和上部P阱910之間的區(qū)域上方。
[0035]而且，所述柵極結(jié)構(gòu)的所述另一部分的下方形成有漂浮點。
[0036]而且上部N阱800表面形成有CMOS圖像傳感器的光電二極管的釘扎層。
[0037]〈具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器的制造方法〉
[0038]圖4至圖6示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器的制造方法的各個步驟。
[0039]如圖4至圖6所示，根據(jù)本發(fā)明優(yōu)選實施例的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器的制造方法包括:
[0040]第一步驟:在P型重摻雜的襯底100上生長第一層P型輕摻雜外延層200，隨后在第一層P型輕摻雜外延層200上沉積第一光刻膠層300，利用掩模板以及光刻定義第一光刻膠層300的圖案(對應(yīng)于注入?yún)^(qū)域)，以便進行離子注入從而在第一層P型輕摻雜外延層200中形成下部N阱310，隨后去除第一光刻膠層300;
[0041]其中，第一層P型重摻雜的襯底100的摻雜濃度大于第一層P型輕摻雜外延層200的摻雜濃度。
[0042]第二步驟:在第一層P型輕摻雜外延層200上沉積第二光刻膠層400，利用掩模板以及光刻定義第二光刻膠層400的圖案，以便進行離子注入從而在第一層P型輕摻雜外延層200中形成下部P阱500，隨后去除第二光刻膠層400;
[0043]第三步驟:在第一層P型輕摻雜外延層200上生長第二層P型輕摻雜外延層600;
[0044]優(yōu)選地，第一層P型重摻雜的襯底100的摻雜濃度等于第二層P型輕摻雜外延層600的摻雜濃度。
[0045]第四步驟:在第二層P型輕摻雜外延層600上沉積第三光刻膠層700，利用掩模板以及光刻定義第三光刻膠層700的圖案，以便進行離子注入從而在第二層P型輕摻雜外延層600中形成上部N阱800，隨后去除第三光刻膠層700;
[0046]其中，第三光刻膠層700的圖案對應(yīng)于第一光刻膠層300的圖案。
[0047]其中，上部N阱800與下部N阱310相接。
[0048]第五步驟:在第二層P型輕摻雜外延層600上沉積第四光刻膠層900，利用掩模板以及光刻定義第四光刻膠層900的圖案，以便進行離子注入從而在第二層P型輕摻雜外延層600中形成上部P阱910，隨后去除第四光刻膠層900。
[0049]其中，第四光刻膠層900的圖案對應(yīng)于第二光刻膠層400的圖案。
[0050]其中，上部?阱910與下部P阱500相接。
[0051 ]本發(fā)明至少具有如下技術(shù)優(yōu)勢:
[0052]1.實現(xiàn)本發(fā)明的結(jié)構(gòu)不需要增加掩模板。
[0053 ] 2.本發(fā)明能夠有效改善高能離子注入所帶來的倒膠問題。
[0054]3.本發(fā)明能夠有效改善高能離子注入所帶來的界面缺陷與晶格缺陷，從而改善CIS的圖像質(zhì)量。
[0055]4.本發(fā)明的結(jié)構(gòu)能夠?qū)崿F(xiàn)大滿阱電容。
[0056]此外，需要說明的是，除非特別說明或者指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等。
[0057]可以理解的是，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
【主權(quán)項】
1.一種具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器，其特征在于包括:依次層疊的P型重摻雜的襯底、第一層P型輕摻雜外延層和第二層P型輕摻雜外延層;其中，第一層P型輕摻雜外延層中形成有下部N阱和下部P阱，第二層P型輕摻雜外延層中形成有上部N阱和上部P阱;其中下部N阱和上部N阱位置對應(yīng)并且鄰接，下部P阱和上部P阱位置對應(yīng)并且鄰接。2.根據(jù)權(quán)利要求1所述的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器，其特征在于，在第二層P型輕摻雜外延層上形成有CMOS圖像傳感器的轉(zhuǎn)移管的柵極結(jié)構(gòu)。3.根據(jù)權(quán)利要求2所述的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器，其特征在于，所述柵極結(jié)構(gòu)的一部分處于上部N阱上方，而且所述柵極結(jié)構(gòu)的另一部分處于上部N阱和上部P阱之間的區(qū)域上方。4.根據(jù)權(quán)利要求2或3所述的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器，其特征在于，所述柵極結(jié)構(gòu)的所述另一部分的下方形成有漂浮點。5.根據(jù)權(quán)利要求1或2所述的具有雙外延層結(jié)構(gòu)的CMOS圖像傳感器，其特征在于，上部N阱表面形成有CMOS圖像傳感器的光電二極管的釘扎層。6.—種具有雙外延層結(jié)構(gòu)的CM(^圖像傳感器的制造方法，其特征在于包括: 第一步驟:在P型重摻雜的襯底上生長第一層P型輕摻雜外延層，隨后在第一層P型輕摻雜外延層上沉積第一光刻膠層，利用掩模板以及光刻定義第一光刻膠層的圖案，以便進行離子注入從而在第一層P型輕摻雜外延層中形成下部N阱，隨后去除第一光刻膠層； 第二步驟:在第一層P型輕摻雜外延層上沉積第二光刻膠層，利用掩模板以及光刻定義第二光刻膠層的圖案，以便進行離子注入從而在第一層P型輕摻雜外延層中形成下部P阱，隨后去除第二光刻膠層； 第三步驟:在第一層P型輕摻雜外延層上生長第二層P型輕摻雜外延層； 第四步驟:在第二層P型輕摻雜外延層上沉積第三光刻膠層，利用掩模板以及光刻定義第三光刻膠層的圖案，以便進行離子注入從而在第二層P型輕摻雜外延層中形成上部N阱，隨后去除第三光刻膠層； 第五步驟:在第二層P型輕摻雜外延層上沉積第四光刻膠層，利用掩模板以及光刻定義第四光刻膠層的圖案，以便進行離子注入從而在第二層P型輕摻雜外延層中形成上部P阱，隨后去除第四光刻膠層。7.根據(jù)權(quán)利要求6所述的制造方法，其特征在于，第一層P型重摻雜的襯底的摻雜濃度大于第一層P型輕摻雜外延層的摻雜濃度，第一層P型重摻雜的襯底的摻雜濃度等于第二層P型輕摻雜外延層的摻雜濃度。8.根據(jù)權(quán)利要求6或7所述的制造方法，其特征在于，第三光刻膠層的圖案對應(yīng)于第一光刻膠層的圖案。9.根據(jù)權(quán)利要求6或7所述的制造方法，其特征在于，第四光刻膠層的圖案對應(yīng)于第二光刻膠層的圖案。10.根據(jù)權(quán)利要求6或7所述的制造方法，其特征在于，上部N阱與下部N阱相接，上部P阱與下部P阱相接。
【文檔編號】H01L27/146GK106024822SQ201610585056
【公開日】2016年10月12日
【申請日】2016年7月22日
【發(fā)明人】李娟娟, 田志, 白英英, 陳昊瑜
【申請人】上海華力微電子有限公司