一種用于堆疊式封裝的銅針結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型提供一種用于堆疊式封裝的銅針結(jié)構(gòu)，包括：欲制備銅柱凸塊的結(jié)構(gòu)；以及銅針結(jié)構(gòu)，通過焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)之上，各銅針的位置與欲制備銅柱凸塊位置相對應(yīng)，所述銅針結(jié)構(gòu)的各銅針成型后插置并焊接固定于所述欲制備銅柱凸塊的結(jié)構(gòu)之上。本實(shí)用新型將預(yù)先制備好的銅針直接插入至芯片或封裝結(jié)構(gòu)需要制作銅柱凸塊的位置，以代替?zhèn)鹘y(tǒng)采用電鍍制作銅柱的工藝，節(jié)省了工藝時(shí)間和工藝成本，提高了銅引腳封裝堆棧的能力。本實(shí)用新型可實(shí)現(xiàn)多層的有源電子設(shè)備的垂直整合，由于不需要采用電鍍等工藝，降低了工藝需求及其影響，可提高POP堆疊式封裝結(jié)構(gòu)的堆疊能力以及性能。本實(shí)用新型也可有效利用在PCB基板，TSV等技術(shù)中。
【專利說明】
一種用于堆疊式封裝的銅針結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及一種半導(dǎo)體封裝結(jié)構(gòu)及方法，特別是涉及一種用于堆疊式封裝的銅針結(jié)構(gòu)及其制備方法。
【背景技術(shù)】
[0002]隨著集成電路的功能越來越強(qiáng)、性能和集成度越來越高，以及新型的集成電路出現(xiàn)，封裝技術(shù)在集成電路產(chǎn)品中扮演著越來越重要的角色，在整個(gè)電子系統(tǒng)的價(jià)值中所占的比例越來越大。同時(shí)，隨著集成電路特征尺寸達(dá)到納米級(jí)，晶體管向更高密度、更高的時(shí)鐘頻率發(fā)展，封裝也向更高密度的方向發(fā)展。隨著封裝密度不斷提高，芯片與芯片或者芯片與封裝基板的窄節(jié)距電學(xué)互連及其可靠性已成為挑戰(zhàn)。傳統(tǒng)的無鉛焊料凸點(diǎn)技術(shù)已難以滿足窄間距互連的進(jìn)一步發(fā)展需求。銅柱凸點(diǎn)互連技術(shù)，以其良好的電學(xué)性能、抗電迀移能力，正成為下一代芯片窄節(jié)距互連的關(guān)鍵技術(shù)。
[0003]微電子封裝為半導(dǎo)體芯片提供了連接至電路基板的電氣連接，同時(shí)對脆弱敏感的芯片加以保護(hù)，便于測試、返修、標(biāo)準(zhǔn)化輸入，輸出端口，以及改善半導(dǎo)體芯片與電路基板的熱失配。為了順應(yīng)硅基半導(dǎo)體芯片技術(shù)的不斷發(fā)展和環(huán)境保護(hù)法令對微電子封裝的需求，微電子封裝互連技術(shù)(結(jié)構(gòu)和材料)也在不斷演變:從引線鍵合到倒裝芯片互連、從錫鉛/高鉛焊料凸點(diǎn)互連到無鉛焊料凸點(diǎn)互連、從焊料凸點(diǎn)互連到銅柱凸點(diǎn)互連。作為下一代芯片封裝互連技術(shù)，銅柱凸點(diǎn)互連正逐漸被越來越多的芯片封裝設(shè)計(jì)所采用。銅柱凸點(diǎn)技術(shù)使得腳距密集化(Fine Pitch)、低高度、較高輸入輸出、比C4凸塊有更好的可靠性，因此被廣泛用于PMIC、儲(chǔ)存設(shè)備、應(yīng)用程序處理器等技術(shù)領(lǐng)域中。
[0004]然而，傳統(tǒng)的銅柱工藝通常采用電鍍工藝或化學(xué)鍍工藝等方法制備，這些工藝步驟復(fù)雜，難以制備較大厚度的銅柱，而且需要的設(shè)備價(jià)格昂貴，不僅僅浪費(fèi)時(shí)間，而且大大提尚了生廣成本。
[0005]鑒于以上所述，提供一種結(jié)構(gòu)及步驟簡單，低成本的用于堆疊式封裝的銅針結(jié)構(gòu)及其制備方法實(shí)屬必要。
【實(shí)用新型內(nèi)容】
[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本實(shí)用新型的目的在于提供一種用于堆疊式封裝的銅針結(jié)構(gòu)及其制備方法，用于解決現(xiàn)有技術(shù)中銅柱凸點(diǎn)工藝復(fù)雜，成本較高的問題。
[0007]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本實(shí)用新型提供一種用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法，所述制備方法包括步驟:步驟I)，制作若干根銅針;步驟2)，提供一網(wǎng)版，所述網(wǎng)版中形成有若干孔洞，將所述網(wǎng)版設(shè)置于欲制備銅柱凸塊的結(jié)構(gòu)之上，并使得各孔洞的位置與結(jié)構(gòu)中欲制備銅柱凸塊的位置相對應(yīng);步驟3)，于欲制備銅柱凸塊位置的各孔洞內(nèi)插置銅針。
[0008]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，還包括步驟4)，采用植球工藝將各銅針固定連接于欲制備銅柱凸塊的結(jié)構(gòu)之上。
[0009]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，還包括步驟:步驟5)，通過步驟I)?步驟4)將第一銅針結(jié)構(gòu)制備于芯片之上;步驟6)，提供一支撐襯底，于所述支撐襯底表面形成粘合層，并于所述粘合層表面形成重新布線層;步驟7)，將制備有銅針結(jié)構(gòu)的芯片裝設(shè)于所述重新布線層上;步驟8)，通過步驟I)?4)將第二銅針結(jié)構(gòu)制備于所述重新布線層上;步驟9)，采用封裝材料封裝各芯片，并露出第二銅針結(jié)構(gòu)，剝離去除所述粘合層及支撐襯底，形成第一封裝結(jié)構(gòu)；步驟10)，通過步驟I)?步驟4)將第三銅針結(jié)構(gòu)制備于重新布線層背面，提供第二封裝結(jié)構(gòu)，并藉由所述第三銅針結(jié)構(gòu)實(shí)現(xiàn)第一封裝結(jié)構(gòu)與第二封裝結(jié)構(gòu)之間的互連。
[0010]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，步驟I)包括:提供一銅線，將所述銅線拆分成多個(gè)銅針。
[0011]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，步驟I)采用拉絲機(jī)或精密成型的方法制備所述若干根銅針。
[0012]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，所述銅針的長度范圍為50?200μπι，銅針直徑的范圍為50-200μπι。
[0013]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，所述銅針結(jié)構(gòu)用于芯片的銅柱凸塊結(jié)構(gòu)、POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的互連結(jié)構(gòu)中的一種或兩種以上組合。
[0014]進(jìn)一步地，所述芯片包括單一芯片及復(fù)合芯片中的一種。
[0015]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，步驟3)中，在插入銅針前先于欲制備銅柱凸塊位置的制作焊料粘結(jié)層。
[0016]進(jìn)一步地，所述焊料粘結(jié)層包括Sn層以及松香
[0017]進(jìn)一步地，制作所述Sn層的工藝包括蒸鍍工藝、電鍍工藝、化學(xué)鍍工藝以及印刷工藝中的一種。
[0018]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，步驟3)包括:步驟3-1)，基于吸附裝置將大量銅針釋放于所述網(wǎng)版上，使得部分角度合適的銅針插入至部分孔洞內(nèi)，并通過焊料粘結(jié)層粘合于孔洞底部;步驟3-2)，基于吸附裝置將沒插入至孔洞內(nèi)的銅針重新吸附起來，然后重新釋放于所述網(wǎng)版上，反復(fù)進(jìn)行以上步驟使得所有孔洞內(nèi)都插置有銅針為止。
[0019]進(jìn)一步地，所述吸附裝置選用為真空吸附裝置。
[0020]本實(shí)用新型還提供一種用于堆疊式封裝的銅針結(jié)構(gòu)，包括:欲制備銅柱凸塊的結(jié)構(gòu)；以及銅針結(jié)構(gòu)，通過焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)之上，各銅針的位置與欲制備銅柱凸塊位置相對應(yīng)，所述銅針結(jié)構(gòu)的各銅針成型后插置并焊接固定于所述欲制備銅柱凸塊的結(jié)構(gòu)之上。
[0021]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的一種優(yōu)選方案，所述銅針的長度范圍為50-200μπι，銅針直徑的范圍為50-200μπι。
[0022]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的一種優(yōu)選方案，各銅針通過焊料層及松香焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)之上。
[0023]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的一種優(yōu)選方案，所述銅針結(jié)構(gòu)用于芯片的銅柱凸塊結(jié)構(gòu)、POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的互連結(jié)構(gòu)中的一種或兩種以上組合。
[0024]進(jìn)一步地，所述芯片包括單一芯片及復(fù)合芯片中的一種。
[0025]作為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的一種優(yōu)選方案，包括:第一封裝結(jié)構(gòu)及第二封裝結(jié)構(gòu)，包括:芯片，所述芯片表面形成有第一銅針結(jié)構(gòu)，并裝設(shè)于第一重新布線層上;第一重新布線層，所述第一重新布線層上形成有第二銅針結(jié)構(gòu);封裝材料，封裝于所述芯片及第一重新布線層上，并露出所述第二銅針結(jié)構(gòu);所述第一封裝結(jié)構(gòu)及第二封裝結(jié)構(gòu)通過第三銅針結(jié)構(gòu)實(shí)現(xiàn)互連。
[0026]如上所述，本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)及其制備方法，具有以下有益效果:本實(shí)用新型將預(yù)先制備好的銅針直接插入至芯片或封裝結(jié)構(gòu)需要制作銅柱凸塊的位置，以代替?zhèn)鹘y(tǒng)采用電鍍制作銅柱的工藝，大大的節(jié)省了工藝時(shí)間和工藝成本，并且大大提高了銅引腳封裝堆棧的能力。本實(shí)用新型可實(shí)現(xiàn)多層的有源電子設(shè)備的垂直整合，由于不需要采用電鍍等工藝，降低了工藝條件需求，并降低了工藝因素的影響，在POP堆疊時(shí)，用銅針取代錫球可以實(shí)現(xiàn)更小的間距(Pitch)，可以大大提高POP堆疊式封裝結(jié)構(gòu)的堆疊能力以及性能。本實(shí)用新型工藝及結(jié)構(gòu)簡單，可有效提高封裝結(jié)構(gòu)性能，降低成本，在半導(dǎo)體制造領(lǐng)域具有廣泛的應(yīng)用前景。
【附圖說明】
[0027]圖1?圖10顯示為本實(shí)用新型的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0028]圖11?圖15顯示為本實(shí)用新型的銅針結(jié)構(gòu)用于芯片的銅柱凸塊結(jié)構(gòu)、POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的互連結(jié)構(gòu)中的工藝及結(jié)構(gòu)示意圖。
[0029]元件標(biāo)號(hào)說明
[0030]101欲制備銅柱凸塊的結(jié)構(gòu)
[0031]102 網(wǎng)版
[0032]103 Sn層
[0033]104 松香
[0034]105 銅針
[0035]106吸附裝置
[0036]201 芯片
[0037]202重新布線層
[0038]105a 第一銅針
[0039]105b 第二銅針
[0040]105c第三銅針[0041 ] 203支撐襯底
[0042]204粘合層
[0043]205封裝材料
【具體實(shí)施方式】
[0044]以下通過特定的具體實(shí)例說明本實(shí)用新型的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本實(shí)用新型的其他優(yōu)點(diǎn)與功效。本實(shí)用新型還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本實(shí)用新型的精神下進(jìn)行各種修飾或改變。
[0045]請參閱圖1?圖15。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本實(shí)用新型的基本構(gòu)想，遂圖示中僅顯示與本實(shí)用新型中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0046]如圖1?圖15所示，本實(shí)施例提供一種用于堆疊式封裝的銅針105結(jié)構(gòu)的制備方法，所述制備方法包括步驟:
[0047]如圖1?圖2所示，首先進(jìn)行步驟I)，制作若干根銅針105。
[0048]如圖1?圖2所示，作為示例，步驟I)包括:提供一銅線，將所述銅線拆分成多個(gè)銅針105。所述銅針105的長度可以依據(jù)工藝條件而定，以滿足不同的芯片封裝結(jié)構(gòu)中不同種類的引腳的需求。在本實(shí)施例中，所述銅針105的長度范圍為50?200μπι，銅針直徑在50-200
μ??ο
[0049]另外，步驟I)中，還可以采用如拉絲機(jī)或精密成型的方法制備所述若干根銅針105。
[0050]如圖3?圖4所示，然后進(jìn)行步驟2)，提供一網(wǎng)版102，所述網(wǎng)版102中形成有若干孔洞，將所述網(wǎng)版102設(shè)置于欲制備銅柱凸塊的結(jié)構(gòu)101之上，并使得各孔洞的位置與結(jié)構(gòu)中欲制備銅柱凸塊的位置相對應(yīng)。
[0051]作為示例，所述網(wǎng)版102中，各孔洞的直徑等于或略大于銅針105的直徑。
[0052]作為示例，步驟3)中，在插入銅針105前先于欲制備銅柱凸塊位置的制作焊料粘結(jié)層。在本實(shí)施例中，所述焊料粘結(jié)層包括Sn層103以及松香104，制作所述Sn層103的工藝包括蒸鍍工藝、電鍍工藝、化學(xué)鍍工藝以及印刷工藝中的一種。具體地，制作所述Sn層103的工藝為印刷工藝。
[0053]如圖5?圖10所示，最后進(jìn)行步驟3)，于欲制備銅柱凸塊位置的各孔洞內(nèi)插置銅針105。
[0054]具體地，步驟3)包括:
[0055]步驟3-1)，基于吸附裝置106將大量銅針105釋放于所述網(wǎng)版102上，使得部分角度合適的銅針105插入至部分孔洞內(nèi)，并通過焊料粘結(jié)層粘合于孔洞底部；
[0056]步驟3-2)，基于吸附裝置106將沒插入至孔洞內(nèi)的銅針105重新吸附起來，然后重新釋放于所述網(wǎng)版102上，反復(fù)進(jìn)行以上步驟使得所有孔洞內(nèi)都插置有銅針105為止。
[0057]優(yōu)選地，所述吸附裝置106選用為真空吸附裝置。
[0058]本實(shí)用新型將預(yù)先制備好的銅針105直接插入至芯片或封裝結(jié)構(gòu)需要制作銅柱凸塊的位置，以代替?zhèn)鹘y(tǒng)采用電鍍制作銅柱的工藝，大大的節(jié)省了工藝時(shí)間和工藝成本，并且大大提高了銅引腳封裝堆棧的能力。
[0059]如圖11?圖13所示，所述銅針105結(jié)構(gòu)用于芯片201的銅柱凸塊結(jié)構(gòu)、POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的互連結(jié)構(gòu)中的一種或兩種以上組合，其中，所述芯片201包括單一芯片及復(fù)合芯片中的一種。
[0060]另外，本實(shí)施例還包括步驟4)，采用植球工藝將各銅針105固定連接于欲制備銅柱凸塊的結(jié)構(gòu)101之上。
[0061]如圖11所示，所述銅針105結(jié)構(gòu)用于芯片201的銅柱凸塊結(jié)構(gòu)，作為芯片201的管腳引出，這種示例時(shí)，還包括通過植球回流工藝于各銅針105a上表面制作凸塊結(jié)構(gòu)的步驟。
[0062]如圖14所示，所述銅針105結(jié)構(gòu)可以同時(shí)用于芯片201的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)，制作有銅針105a結(jié)構(gòu)的芯片201采用倒裝的形式連接于封裝基底的重新布線層202上，而后，再通過步驟I)?步驟4)于所述重新布線層202上制作銅針105b結(jié)構(gòu)，實(shí)現(xiàn)封裝結(jié)構(gòu)的整體管腳引出，如圖12所示。
[0063]如圖15所示，所述銅針105結(jié)構(gòu)可以同時(shí)用于芯片201的銅柱凸塊結(jié)構(gòu)、POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的互連結(jié)構(gòu)中，制作有銅針105a結(jié)構(gòu)的芯片201采用倒裝的形式連接于封裝基底的重新布線層202上，而后，通過步驟I)?步驟4)于所述重新布線層202上制作銅針105b結(jié)構(gòu)，實(shí)現(xiàn)封裝結(jié)構(gòu)的整體管腳引出，最后，通過所述銅針105c結(jié)構(gòu)實(shí)現(xiàn)封裝結(jié)構(gòu)與封裝結(jié)構(gòu)之間的互連，如圖13所示。
[0064]具體地，制作上述結(jié)構(gòu)包括:
[0065]步驟5)，通過步驟I)?步驟4)將第一銅針105a結(jié)構(gòu)制備于芯片201之上，如圖11所示；
[0066]步驟6)，提供一支撐襯底203，于所述支撐襯底203表面形成粘合層204，并于所述粘合層204表面形成重新布線層202，如圖12所示；
[0067]步驟7)，將制備有銅針105a結(jié)構(gòu)的芯片201裝設(shè)于所述重新布線層202上，如圖12所示；
[0068]步驟8)，通過步驟I)?4)將第二銅針105b結(jié)構(gòu)制備于所述重新布線層202上，如圖12所示；
[0069]步驟9)，采用封裝材料205封裝各芯片201，并露出第二銅針105b結(jié)構(gòu)，剝離去除所述粘合層204及支撐襯底203，形成第一封裝結(jié)構(gòu)，如圖13所示；
[0070]步驟10)，通過步驟I)?步驟4)將第三銅針105c結(jié)構(gòu)制備于重新布線層202背面，提供第二封裝結(jié)構(gòu)，并藉由所述第三銅針105c結(jié)構(gòu)實(shí)現(xiàn)第一封裝結(jié)構(gòu)與第二封裝結(jié)構(gòu)之間的互連，如圖14所示。
[0071]如圖10?圖13所示，本實(shí)施例還提供一種用于堆疊式封裝的銅針結(jié)構(gòu)，包括:欲制備銅柱凸塊的結(jié)構(gòu)101;以及銅針結(jié)構(gòu)，通過焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)101之上，各銅針105的位置與欲制備銅柱凸塊位置相對應(yīng)，所述銅針結(jié)構(gòu)的各銅針105成型后插置并焊接固定于所述欲制備銅柱凸塊的結(jié)構(gòu)之上，所述銅針結(jié)構(gòu)的各銅針105可以通過銅線拆分成型，或采用拉絲機(jī)或精密成型設(shè)備成型。
[0072]作為示例，所述銅針105的長度范圍為50-200μπι，銅針直徑在50-200μπι。
[0073]作為示例，各銅針105通過焊料層及松香104焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)101之上。
[0074]如圖11?圖13所示，作為示例，所述銅針105結(jié)構(gòu)用于芯片201的銅柱凸塊結(jié)構(gòu)、POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的互連結(jié)構(gòu)中的一種或兩種以上組合。其中，所述芯片201包括單一芯片及復(fù)合芯片中的一種。
[0075]如圖11所示，所述銅針105結(jié)構(gòu)用于芯片201的銅柱凸塊結(jié)構(gòu)，作為芯片201的管腳引出，這種示例時(shí)，各銅針105上表面還制作有焊料結(jié)構(gòu)。
[0076]如圖12所示，所述銅針105結(jié)構(gòu)可以同時(shí)用于芯片201的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)，制作有銅針105結(jié)構(gòu)的芯片201采用倒裝的形式連接于封裝基底的重新布線層202上，而后，于所述重新布線層202上進(jìn)一步制作銅針105結(jié)構(gòu)，實(shí)現(xiàn)封裝結(jié)構(gòu)的整體管腳引出，如圖12所示。
[0077]如圖13所示，所述銅針105結(jié)構(gòu)可以同時(shí)用于芯片201的銅柱凸塊結(jié)構(gòu)、POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的互連結(jié)構(gòu)中，制作有銅針105結(jié)構(gòu)的芯片201采用倒裝的形式連接于封裝基底的重新布線層202上，于所述重新布線層202上進(jìn)一步制作銅針105結(jié)構(gòu)，實(shí)現(xiàn)封裝結(jié)構(gòu)的整體管腳引出，最后，通過所述銅針105結(jié)構(gòu)實(shí)現(xiàn)封裝結(jié)構(gòu)與封裝結(jié)構(gòu)之間的互連，如圖13所示。
[0078]—個(gè)具體的實(shí)施方式如圖13所示，其包括第一封裝結(jié)構(gòu)及第二封裝結(jié)構(gòu)，包括:芯片，所述芯片201表面形成有第一銅針105a結(jié)構(gòu)，并裝設(shè)于第一重新布線層202上;第一重新布線層202，所述第一重新布線層202上形成有第二銅針105b結(jié)構(gòu)；封裝材料205，封裝于所述芯片及第一重新布線層202上，并露出所述第二銅針105b結(jié)構(gòu);所述第一封裝結(jié)構(gòu)及第二封裝結(jié)構(gòu)通過第三銅針105c結(jié)構(gòu)實(shí)現(xiàn)互連。
[0079]如上所述，本實(shí)用新型的用于堆疊式封裝的銅針105結(jié)構(gòu)及其制備方法，具有以下有益效果:本實(shí)用新型將預(yù)先制備好的銅針105直接插入至芯片或封裝結(jié)構(gòu)需要制作銅柱凸塊的位置，以代替?zhèn)鹘y(tǒng)采用電鍍制作銅柱的工藝，大大的節(jié)省了工藝時(shí)間和工藝成本，并且大大提高了銅引腳封裝堆棧的能力。本實(shí)用新型可實(shí)現(xiàn)多層的有源電子設(shè)備的垂直整合，由于不需要采用電鍍等工藝，降低了工藝條件需求，并降低了工藝因素的影響，在POP堆疊時(shí)，用銅針取代錫球可以實(shí)現(xiàn)更小的間距(Pitch)，可以大大提高POP堆疊式封裝結(jié)構(gòu)的堆疊能力以及性能。本實(shí)用新型工藝及結(jié)構(gòu)簡單，可有效提高封裝結(jié)構(gòu)性能，降低成本，在半導(dǎo)體制造領(lǐng)域具有廣泛的應(yīng)用前景。所以，本實(shí)用新型有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0080]上述實(shí)施例僅例示性說明本實(shí)用新型的原理及其功效，而非用于限制本實(shí)用新型。任何熟悉此技術(shù)的人士皆可在不違背本實(shí)用新型的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本實(shí)用新型所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本實(shí)用新型的權(quán)利要求所涵蓋。
【主權(quán)項(xiàng)】
1.一種用于堆疊式封裝的銅針結(jié)構(gòu)，其特征在于，包括: 欲制備銅柱凸塊的結(jié)構(gòu)； 銅針結(jié)構(gòu)，通過焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)之上，各銅針的位置與欲制備銅柱凸塊位置相對應(yīng)，所述銅針結(jié)構(gòu)的各銅針成型后插置并焊接固定于所述欲制備銅柱凸塊的結(jié)構(gòu)之上。2.根據(jù)權(quán)利要求1所述的用于堆疊式封裝的銅針結(jié)構(gòu)，其特征在于:所述銅針的長度范圍為50-200μπι，銅針直徑的范圍為50-200μπι。3.根據(jù)權(quán)利要求1所述的用于堆疊式封裝的銅針結(jié)構(gòu)，其特征在于:各銅針通過焊料層及松香焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)之上。4.根據(jù)權(quán)利要求1所述的用于堆疊式封裝的銅針結(jié)構(gòu)，其特征在于:所述銅針結(jié)構(gòu)用于芯片的銅柱凸塊結(jié)構(gòu)、POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的互連結(jié)構(gòu)中的一種或兩種以上組合。5.根據(jù)權(quán)利要求4所述的用于堆疊式封裝的銅針結(jié)構(gòu)，其特征在于:所述芯片包括單一芯片及復(fù)合芯片中的一種。6.根據(jù)權(quán)利要求1所述的用于堆疊式封裝的銅針結(jié)構(gòu)，其特征在于，包括: 第一封裝結(jié)構(gòu)及第二封裝結(jié)構(gòu)，包括: 芯片，所述芯片表面形成有第一銅針結(jié)構(gòu)，并裝設(shè)于第一重新布線層上； 第一重新布線層，所述第一重新布線層上形成有第二銅針結(jié)構(gòu)； 塑封材料，封裝于所述芯片及第一重新布線層上，并露出所述第二銅針結(jié)構(gòu)； 所述第一封裝結(jié)構(gòu)及第二封裝結(jié)構(gòu)通過第三銅針結(jié)構(gòu)實(shí)現(xiàn)互連。
【文檔編號(hào)】H01L23/485GK205595309SQ201620413831
【公開日】2016年9月21日
【申請日】2016年5月9日
【發(fā)明人】蔡奇風(fēng), 林正忠
【申請人】中芯長電半導(dǎo)體（江陰）有限公司