專利名稱：靜電放電防護電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于靜電放電(elec加static discharge, ESD)防護，特別是有關(guān) 于低壓制造工藝中高壓接腳的靜電放電防護。
背景技術(shù)：
靜電放電現(xiàn)象容易導(dǎo)致半導(dǎo)體元件的損害而影響到集成電路的正常功 能。因此，在設(shè)計集成電路時，需加強靜電放電的防護設(shè)計，以提升集成電 路的靜電放電敏感度(sensitivity)。
現(xiàn)今，由于低壓(low voltage, LV)制造工藝的進步，越來越多的集成 電路可操作在較低的工作電壓下，例如 一般邏輯電路常用的工作電壓(即
5V、 3.3V、 2.5V、 1.8V等)。然而，對一些有特殊應(yīng)用需求的產(chǎn)品而言，集 成電路內(nèi)的部分接腳(pin)需要操作在較高的電壓，例如7V、 8V、 9V等。 其中，較高的電壓大體上是大于5V并且不屬于高壓(high voltage, HV)范 圍， 一般稱的為中壓(medium voltage, MV)。
在集成電路中，若將中壓應(yīng)用在低壓元件上，會造成低壓元件的崩潰 (breakdown)，使得低壓元件無法正常工作，即低壓制造工藝中的靜電放電 防護電路無法對使用中壓的接腳作保護。因此，需要一種能在現(xiàn)有的低壓制 造工藝上實現(xiàn)中壓靜電放電防護的電路。

發(fā)明內(nèi)容
本發(fā)明提供一種靜電放電防護電路，包括 一晶體管，耦接于一節(jié)點以 及一接地端之間，具有一柵極耦接至上述接地端；一二極管串，耦接于上述 節(jié)點以及一接合墊之間，具有以串聯(lián)方式連接的復(fù)數(shù)第一二極管，上述第一 二極管以由上述接合墊至上述節(jié)點的順向?qū)ǚ较蚨B接；以及一第二二極 管，耦接于上述節(jié)點以及上述接合墊之間，上述第二二極管以由上述節(jié)點至 上述接合墊的順向?qū)ǚ较蚨B接。
再者，本發(fā)明提供一種靜電放電防護電路，包括一N型晶體管，耦接 于一節(jié)點以及一接地端之間，具有一柵極耦接至上述接地端； 一第一二極管, 具有一第一陽極以及一第一陰極，上述第一陽極耦接至一接合墊； 一第二二 極管，具有一第二陽極以及一第二陰極，上述第二陽極耦接至上述第一陰極， 而上述第二陰極耦接至上述節(jié)點；以及一第三二極管，具有一第三陽極以及 一第三陰極，上述第三陽極耦接至上述節(jié)點，而上述第三陰極耦接至上述接 合墊。
再者，本發(fā)明提供一種靜電放電防護電路，包括 一晶體管，耦接于一 節(jié)點以及一接地端之間，具有一柵極耦接至上述接地端；一二極管串，耦接 于上述節(jié)點以及一接合墊之間，具有以串聯(lián)方式連接的復(fù)數(shù)第一二極管；以 及一第二二極管，耦接于上述節(jié)點以及上述接合墊之間，其中，當(dāng)上述接合 墊的一第一電壓大于上述節(jié)點的一第二電壓時，上述第一二極管以由上述接 合墊至上述節(jié)點的方向而順向?qū)?，而?dāng)上述第二電壓大于上述第一電壓時， 上述第二二極管以由上述節(jié)點至上述接合墊的方向而順向?qū)ā?br> 本發(fā)明的靜電放電防護電路可在低壓制造工藝所形成的低壓電路內(nèi)提供 中壓的靜電放電防護，不需要額外的制造成本即可在現(xiàn)有的低壓制造工藝中 提供較高電壓的靜電放電防護。


圖1為根據(jù)本發(fā)明一實施例所述的靜電放電防護電路；以及 圖2為根據(jù)本發(fā)明一實施例所述的二極管的制造工藝剖面圖。
附圖標號
10 接合墊
20 二極管串
22、 24、 26、 28、 30 二極管
40 晶體管
50 節(jié)點
100 靜電放電防護電路 210 P型基底 220 N型井區(qū) 230 P型摻雜區(qū) 250 P型二極管
vss 接地端
具體實施例方式
為讓本發(fā)明的上述和其他巨的、特征、和優(yōu)點能更明顯易懂，下文特舉
出較佳實施例，并配合附圖，作詳細說明如下 實施例
圖1為根據(jù)本發(fā)明一實施例所述的靜電放電防護電路100。靜電放電防護
電路100包括接合墊(pad) 10、 二極管串(diode chain) 20、 二極管30以及 晶體管40。接合墊10耦接至接腳，用以接收中壓信號。二極管串20由四顆 二極管22、 24、 26與28串聯(lián)而組成，其中二極管22的陽極(anode)耦接至 接合墊IO、 二極管22的陰極(cathode)耦接至二極管24的陽極、二極管24 的陰極耦接至二極管26的陽極、二極管26的陰極耦接至二極管28的陽極， 以及二極管28的陰極耦接至節(jié)點50。因此，二極管串20內(nèi)的二極管以由接 合墊10至節(jié)點50的順向?qū)ǚ较?forward conduction direction)而連接。二 極管30耦接于接合墊10以及節(jié)點50之間，二極管30以由節(jié)點50至接合墊 10的順向?qū)ǚ较蚨B接，即二極管30的陽極耦接至節(jié)點50而陰極耦接至 接合墊10。晶體管40耦接于節(jié)點50以及接地端VSS之間，其中晶體管40 的柵極耦接至接地端VSS。在此實施例中，晶體管40為N型金屬氧化半導(dǎo)體 (metal oxide semiconductor, MOS)晶體管。在靜電放電事件中，當(dāng)接合墊
10上的電壓大于節(jié)點50的電壓時，二極管串20內(nèi)的二極管以由接合墊10至 節(jié)點50的方向而順向?qū)?。反之，?dāng)節(jié)點50上的電壓大于接合墊10的電壓 時，二極管30以由節(jié)點50至接合墊10的方向而順向?qū)ā?br> 圖2為根據(jù)本發(fā)明一實施例所述的二極管的剖面圖。如圖2所示，N型 并區(qū)220設(shè)置于P型基底210中，而P型摻雜區(qū)230設(shè)置于N型井區(qū)220中。 其中，P型摻雜區(qū)230以及N型井區(qū)220形成P型二極管250。如圖2所顯示, P型二極管250由N型井區(qū)220所包圍。由于N型井區(qū)220至P型基底210 的崩潰電壓(breakdown voltage)很高，所以可使用P型二極管250來進行堆 迭(stack)。因此，在本發(fā)明一實施例中，圖1中二極管串20內(nèi)的二極管以 及二極管30皆為P型二極管250。
參考圖1， 二極管串20內(nèi)的二極管數(shù)量是根據(jù)中壓信號的實際操作電壓 以及晶體管40的崩潰電壓所決定。對一般邏輯電路而言，常用的工作電壓為 5V、 3.3V、 2.5V、 1.8V等。然而，對邏輯電路的部分接腳而言，需要操作在 較高的電壓，例如大于5的電壓，即中壓。舉例來說，假設(shè)晶體管40的崩 潰電壓為8V，而中壓信號的實際操作電壓為9V。接著，假設(shè)防護帶(guard band)為20%,則操作在接合墊10的最大電壓為10.8V。接著，接合墊10 的最大電壓與晶體管40的崩潰電壓的電壓差為2.8V。由于二極管的順向偏壓 大約為0.7V。因此，當(dāng)電壓差為2.SV時，二極管串20內(nèi)需要四顆二極管。 在此實施例中，以中壓為9V來作當(dāng)作例子，然其并非用以限定本發(fā)明的范圍。 根據(jù)不同的中壓以及低壓元件的崩潰電壓，使用者可選擇適當(dāng)?shù)亩O管數(shù)量。
本發(fā)明實施例所述的靜電放電防護電路可在低壓制造工藝所形成的低壓 電路內(nèi)提供中壓的靜電放電防護。再者，本發(fā)明不需要額外的制造成本即可 在現(xiàn)有的低壓制造工藝中提供較高電壓的靜電放電防護。
本發(fā)明雖以較佳實施例揭露如上，然其并非用以限定本發(fā)明的范圍，任 何熟知此項技術(shù)的人，在不脫離本發(fā)明的精神和范圍內(nèi)，可做些許的更動與 潤飾，因此本發(fā)明的保護范圍當(dāng)以權(quán)利要求范圍所界定的為準。
權(quán)利要求
1.一種靜電放電防護電路，包括一晶體管，耦接于一節(jié)點以及一接地端之間，具有一柵極耦接至上述接地端；一二極管串，耦接于上述節(jié)點以及一接合墊之間，具有以串聯(lián)方式連接的復(fù)數(shù)第一二極管，其中上述第一二極管以由上述接合墊至上述節(jié)點的順向?qū)ǚ较蚨娦赃B接；以及一第二二極管，耦接于上述節(jié)點以及上述接合墊之間，其中上述第二二極管以由上述節(jié)點至上述接合墊的順向?qū)ǚ较蚨娦赃B接。
2. 如權(quán)利要求l所述的靜電放電防護電路，其中上述晶體管為N型金屬氧化半導(dǎo)體晶體管。
3. 如權(quán)利要求1所述的靜電放電防護電路，其中上述第一二極管以及上 述第二二極管為一P型二極管。
4. 如權(quán)利要求3所述的靜電放電防護電路，其中上述P型二極管包括 一N型井區(qū)，設(shè)置于一P型基底；以及一P型摻雜區(qū)，設(shè)置于上述N型井區(qū)。
5. 如權(quán)利要求1所述的靜電放電防護電路，其中上述靜電放電防護電路 應(yīng)用在由低壓制造工藝所形成的一低壓電路中，以及上述低壓電路的一第一 操作電壓低于一第一電壓值。
6. 如權(quán)利要求5所述的靜電放電防護電路，其中上述接合墊耦接至一接 腳，以及上述接腳的一第二操作電壓高于上述第一電壓值。
7. 如權(quán)利要求6所述的靜電放電防護電路，其中上述第一電壓值大約為 5伏特。
8. 如權(quán)利要求6所述的靜電放電防護電路，其中上述第一二極管的數(shù)量 根據(jù)上述第二操作電壓以及上述晶體管的一崩潰電壓所決定。
9. 一種靜電放電防護電路，包括一N型晶體管，耦接于一節(jié)點以及一接地端之間，具有一柵極耦接至上 述接地端；一第一二極管，具有一第一陽極以及一第一陰極，上述第一陽極耦接至一接合墊；一第二二極管，具有一第二陽極以及一第二陰極，上述第二陽極耦接至 上述第一陰極，而上述第二陰極耦接至上述節(jié)點；以及一第三二極管，具有一第三陽極以及一第三陰極，上述第三陽極耦接至 上述節(jié)點，而上述第三陰極耦接至上述接合墊。
10. 如權(quán)利要求9所述的靜電放電防護電路，其中上述第一二極管、上述 第二二極管以及上述第三二極管為一P型二極管。
11. 如權(quán)利要求IO所述的靜電放電防護電路，其中上述P型二極管包括 一N型井區(qū)，設(shè)置于一P型基底；以及一P型摻雜區(qū)，設(shè)置于上述N型井區(qū)。
12. 如權(quán)利要求9所述的靜電放電防護電路，其中上述靜電放電防護電路 應(yīng)用在由低壓制造工藝所形成的一低壓電路中，以及上述低壓電路的一第一 操作電壓低于一第一電壓值。
13. 如權(quán)利要求12所述的靜電放電防護電路，其中上述接合墊耦接至一 接腳，以及上述接腳的一第二操作電壓高于上述第一電壓值。
14. 一種靜電放電防護電路，包括一晶體管，耦接于一節(jié)點以及一接地端之間，具有一柵極耦接至上述接 地端；一二極管串，耦接于上述節(jié)點以及一接合墊之間，具有以串聯(lián)方式連接的復(fù)數(shù)第一二極管；以及一第二二極管，耦接于上述節(jié)點以及上述接合墊之間，其中，當(dāng)上述接合墊的一第一電壓大于上述節(jié)點的一第二電壓時，上述第一二極管以由上述接合墊至上述節(jié)點的方向而順向?qū)ǎ?dāng)上述第二電壓大于上述第一電壓時，上述第二二極管以由上述節(jié)點至上述接合墊的方向 而順向?qū)ā?br> 15. 如權(quán)利要求14所述的靜電放電防護電路，其中上述晶體管為N型金屬氧化半導(dǎo)體晶體管。
16. 如權(quán)利要求14所述的靜電放電防護電路，其中上述第一二極管以及 上述第二二極管為一 P型二極管。
17. 如權(quán)利要求16所述的靜電放電防護電路，其中上述P型二極管包括 一N型井區(qū)，設(shè)置于一P型基底；以及一P型摻雜區(qū)，設(shè)置于上述N型井區(qū)。
18. 如權(quán)利要求14所述的靜電放電防護電路，其中上述靜電放電防護電 路應(yīng)用在由低壓制造工藝所形成的一低壓電路中，以及上述低壓電路的一第 一操作電壓系低于5V。
19. 如權(quán)利要求18所述的靜電放電防護電路，其中上述接合墊耦接至一 接腳，以及上述接腳的一第二操作電壓高于5V。
20. 如權(quán)利要求19所述的靜電放電防護電路，其中上述第一二極管的數(shù) 量根據(jù)上述第二操作電壓以及上述晶體管的一崩潰電壓所決定。
全文摘要
本發(fā)明是關(guān)于一種靜電放電防護電路，該靜電放電防護電路包括晶體管耦接于節(jié)點以及接地端之間，具有柵極耦接至接地端；二極管串耦接于節(jié)點以及接合墊之間，具有以串聯(lián)方式連接的復(fù)數(shù)第一二極管，其中第一二極管以由接合墊至節(jié)點的順向?qū)ǚ较蚨B接。第二二極管耦接于節(jié)點以及接合墊之間，其中第二二極管以由節(jié)點至接合墊的順向?qū)ǚ较蚨B接。本發(fā)明的靜電放電防護電路可在低壓制造工藝所形成的低壓電路內(nèi)提供中壓的靜電放電防護，不需要額外的制造成本即可在現(xiàn)有的低壓制造工藝中提供較高電壓的靜電放電防護。
文檔編號H02H9/00GK101359824SQ20071013982
公開日2009年2月4日 申請日期2007年8月1日 優(yōu)先權(quán)日2007年8月1日
發(fā)明者周業(yè)寧, 林耿立 申請人:世界先進積體電路股份有限公司