專利名稱：長延遲時鐘脈寬調(diào)整電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種長延遲時鐘脈寬調(diào)整電路，特別是，涉及由遲滯比較器和時鐘信號占空比到直流電平轉(zhuǎn)換器構(gòu)成的長延遲時鐘脈寬調(diào)整電路。
在現(xiàn)代信號處理系統(tǒng)中，時鐘信號是不可或缺的，由于通信等技術(shù)領(lǐng)域突飛猛進的發(fā)展，對時鐘信號的要求也越來越高，主要體現(xiàn)在以下幾個方面(1)時鐘信號的頻率精確度，這個方面，主要通過晶體振蕩器和原子時鐘來解決；(2)時鐘信號的長時間穩(wěn)定度，在一年或更長的時間內(nèi)，時鐘信號的誤差在一秒或更小的范圍內(nèi)，這方面通過時鐘源的穩(wěn)定性來確定；(3)時鐘信號的占空比穩(wěn)定度，由于外來的突然變化等原因，時鐘的占空比發(fā)生較大的偏移，能夠?qū)е峦ㄐ畔到y(tǒng)中產(chǎn)生較大的誤碼率。在模數(shù)轉(zhuǎn)換器中，由于采樣/保持電路中的轉(zhuǎn)換速率(SAMPLE RATE)是設(shè)計中確定的值，占空比變化導(dǎo)致對電容的充電時間縮短而不能達到規(guī)定的變換精度。


圖1為現(xiàn)有時鐘發(fā)生器的原理圖。如圖1所示，時鐘占空比的變化，主要來自系統(tǒng)誤差和隨機誤差兩部分。系統(tǒng)誤差包括晶體振蕩器輸出信號幅度的變化，由于負載等的影響而產(chǎn)生的諧波，直流觸發(fā)電平的變化，和溫度漂移等。隨機誤差主要來自晶體振蕩器正弦輸出中直流成分的偏差，比較器輸入級的隨機偏差，和直流觸發(fā)電平的偏差等。
為了簡化分析過程，將所有的誤差變換到晶體振蕩器的正弦信號輸出級，并假定信號的偏差較小，即，在分析誤差對占空比的影響時，根據(jù)正弦波方程，觸發(fā)沿發(fā)生的時間為ΔV=Vsin(2πf*Δt) (1)
其中，V表示正弦波的幅度，f表示頻率，ΔV表示正弦波中直流成分的變化。假設(shè)V和ΔV滿足V＞＞ΔV，根據(jù)正弦函數(shù)的近似方程，由上述公式(1)，可獲得觸發(fā)沿發(fā)生的時間變化近似式為Δt=ΔV/V*2f (2)由于在上升觸發(fā)沿和下降觸發(fā)沿都發(fā)生相同的時間變化，根據(jù)公式(2)，占空比的變化可以表示為ΔD=ΔV/πV(3)由上述公式(3)，可以得到如圖2所示的信號。
由圖2可見，理想的時鐘信號，若duty=t2/(t1+t2)，則其直流電平與正弦直流成分重合。實際的時鐘信號，則直流觸發(fā)電平與正弦直流成分不重合，如該圖的實線與虛線所示。這時，晶體振蕩器輸出的正弦波中的直流成分的變化呈負極性，在實際環(huán)境中，變化成分的極性是不確定的。
本發(fā)明的目的在于提供一種能夠處理規(guī)定頻率以下的時鐘信號，具有自適應(yīng)能力的中高頻長延遲時鐘脈寬調(diào)整電路，使得時鐘信號的占空比無突變，減小對數(shù)字信號處理的壓力，并使該調(diào)整電路適合于亞微米集成電路制造工藝，以減少芯片制造過程中的隨機誤差的影響，從而滿足數(shù)?；旌霞呻娐沸酒瑧?yīng)用于現(xiàn)代通信系統(tǒng)時，對高信息量，低誤碼率，以及對時鐘信號的占空比穩(wěn)定性較高的要求。
為了達到上述目的，本發(fā)明的長延遲時鐘脈寬調(diào)整電路，具有遲滯比較器和向其供電的多種電源，還包括所述的遲滯比較器的一個輸入端輸入正弦波信號與另一個輸入端輸入直流電平進行比較，并輸出具有規(guī)定占空比的時鐘信號；以及一個轉(zhuǎn)換電路，所述轉(zhuǎn)換電路的輸入端接收所述遲滯比較器輸出端輸出的所述時鐘信號轉(zhuǎn)換成所述直流電平，由所述轉(zhuǎn)換電路的輸出端送給所述遲滯比較器的所述另一個輸入端。
本電路能夠處理200MHz以下的時鐘信號，脈寬調(diào)制信號中含有低頻成分。通過對脈寬調(diào)制信號進行濾波，可以得到與時鐘信號占空比成比例關(guān)系的直流電平。由于時鐘信號的頻率較高，一般在10MHz以上，因此針對濾波的要求，本發(fā)明人設(shè)計了一種濾波器以滿足濾波上的要求。
本發(fā)明的中高頻長延遲時鐘脈寬調(diào)整電路，是由正弦波通過遲滯比較器產(chǎn)生時鐘信號，再將其占空比可能緩慢變化的時鐘信號作為脈寬調(diào)制信號(PWM，即pulse width modulation)輸入轉(zhuǎn)換電路，而把輸出作為直流比較電平，使直流比較電平成為浮動，而不象現(xiàn)有的電路中，直流比較電平是固定的。
本發(fā)明的調(diào)整電路在工作中，遲滯比較器的直流電平將會跟隨正弦波的輸出直流成分而緩慢變化，同時，時鐘信號的輸出端，占空比也緩慢地向預(yù)先設(shè)定的值靠近，直至遲滯比較器的直流比較電平完全補償了因正弦波中的直流成分突變導(dǎo)致的變化，時鐘信號的占空比將會恢復(fù)到預(yù)先設(shè)定的值。這個過程，可能要經(jīng)過幾十到幾百個時鐘周期，具體的變化延遲可以根據(jù)實際情況進行調(diào)整。
因此，本發(fā)明的調(diào)整電路，能夠有效地消除現(xiàn)有電路中如上所述的系統(tǒng)誤差和隨機誤差，例如，集成電路制造中因器件的匹配失調(diào)、封裝時應(yīng)力分布不勻、溫度變化、低頻噪聲等因素而引起的時鐘信號占空比隨時間緩慢變化的這一問題。
雖然，說明本發(fā)明的調(diào)整電路時，正弦波的直流成分是突變的，但是在實際應(yīng)用中，對于直流電平成分漸變的情形，也同樣適用。
綜上所述，本發(fā)明的中高頻長延遲時鐘脈寬調(diào)整電路能夠處理200MHz以下的時鐘信號，具有使時鐘信號的占空比無突變、自適應(yīng)能力強、及適合于亞微米集成電路制造工藝的優(yōu)點，因而，適合于現(xiàn)代通信對高信息量、低誤碼率、以及在數(shù)?；旌舷到y(tǒng)中對時鐘信號占空比穩(wěn)定性較高的要求。
以下，將參照附圖，詳細說明本發(fā)明的實施例，其中圖1表示時鐘信號發(fā)生器的原理圖；圖2表示理想的與實際的時鐘信號發(fā)生器輸出信號比較圖；圖3表示本發(fā)明實施例1的時鐘信號的占空比調(diào)整電路框圖；圖4表示本發(fā)明實施例2的時鐘信號的占空比調(diào)整電路框圖；圖5表示本發(fā)明的實施例電路對電平偏離免疫示意圖；圖6為時鐘信號占空比到直流電平轉(zhuǎn)換電路的方框圖；圖7為時鐘信號占空比到直流電平轉(zhuǎn)換電路的具體結(jié)構(gòu)圖；圖8表示時鐘信號的占空比調(diào)整示意圖。
實施例1首先，參照圖3，說明本發(fā)明實施例1的時鐘信號占空比調(diào)整電路。本調(diào)整電路由遲滯比較器模塊和時鐘信號占空比到直流電平轉(zhuǎn)換電路模塊，也就是，PWM濾波器模塊組成。VCC和gnd分別為電源和地，VinP為振蕩器的正弦波輸入、Vout為時鐘信號輸出、Vref為參考電平輸入、Vbias1、Vbias2和Vbias3為3個偏置電壓輸入。電源VCC和地gnd，分別同遲滯比較器與PWM濾波器的電源端和接地端連接。偏置電壓Vbias1與遲滯比較器的參考電平輸入端Vref連接。參考電壓Vref、偏置電壓Vbias2和Vbias3分別與PWM濾波器的相應(yīng)端連接。正弦波的輸出連接到遲滯比較器的P端，PWM濾波器的輸出端連接到遲滯比較器的N端，而遲滯比較器的輸出端連接到PWM濾波器的輸入端。
本發(fā)明的調(diào)整電路是這樣工作的，當(dāng)遲滯比較器的輸入端P的輸入電壓大于其輸入端N的輸入電壓時，該遲滯比較器輸出為1；否則，該遲滯比較器輸出為0。
在遲滯比較器的輸出Vout穩(wěn)定時，PWM濾波器的輸出為設(shè)定值，時鐘信號的占空比在規(guī)定范圍內(nèi)。當(dāng)由于某種原因，遲滯比較器輸出信號的占空比增大時，PWM濾波器的輸出也將慢慢升高，從而改變了遲滯比較器的門限電壓，在該遲滯比較器輸出端，時鐘信號的占空比隨之改變。
在本實施例中，PWM濾波器的輸出，還可以外接一個大電容(大于nF級)。外接的大電容能有效地降低時鐘信號的抖動，提高系統(tǒng)的性能。上面，本調(diào)整電路是應(yīng)用單極型場效應(yīng)晶體管工藝制作的，但是也可以應(yīng)用于雙極型晶體管工藝來制作。當(dāng)電路由雙極晶體管構(gòu)成時，由于雙極晶體管可以控制較小的電流，如nA級電流等，可以利用10pF左右的電容進行濾波。
實施例2其次，參照圖4，說明本發(fā)明實施例2的時鐘信號占空比調(diào)整電路。本實施例的調(diào)整電路由遲滯比較器模塊、PWM濾波器模塊和OTA(OperationalTransconductance Amplifier，即跨導(dǎo)運算放大器)模塊組成。遲滯比較器模塊可以是一種現(xiàn)有產(chǎn)品，因此，不再具體加以說明。OTA模塊由于具有較高的輸出阻抗節(jié)點，較容易構(gòu)成一個截止頻率低的低通濾波器。此濾波器可以改善由于浮動的遲滯比較器門限電壓造成的占空比抖動效應(yīng)。VCC和gnd分別為電源和地，VinP為振蕩器的正弦波輸入、Vout為時鐘信號輸出、Vref為參考電平輸入、Vbiasl、Vbias2和Vbias3為3個偏置電壓輸入。本電路中各模塊的連接方式，除OTA模塊的電源端和接地端分別電源VCC和地gnd連接，其參考電壓Vref端、偏置電壓Vbias1和Vbias2端則分別與相應(yīng)的電壓連接，而且PWM濾波器輸出端與OTA模塊輸入端連接，OTA模塊輸出端與遲滯比較器的N端連接，此外都與實施例1相同，因此說明從略。
至于本實施例的調(diào)整電路工作原理與也上述實施例1相同，當(dāng)遲滯比較器的輸入端P的輸入電壓大于其輸入端N的輸入電壓時，遲滯比較器的輸出Vout為1；否則，該遲滯比較器輸出為0。
由于電路中采用了增強的濾波器系統(tǒng)，所以對于不能控制小電流的MOS晶體管，同樣可以采用內(nèi)部集成的濾波器，而無需外接大電容。因此，本調(diào)整電路也可以應(yīng)用于數(shù)字CMOS工藝中，較好地解決了在數(shù)?；旌舷到y(tǒng)中對時鐘信號占空比調(diào)整的要求。
在上述兩個實施例的電路中，對于器件失配等原因?qū)е碌闹绷魇д{(diào)電壓具有免疫功能，為簡明起見，可進一步將實施例1的圖3簡化為圖5所示的對電平偏離免疫示意圖。
在圖5中，所有的電路都被認為是無電壓偏離的。如將Vos表示所有可能產(chǎn)生偏離電壓的因素，Vsin為包含直流分量的正弦波輸入，Vth為遲滯比較器的門限電壓，也就是，時鐘信號占空比到直流電平轉(zhuǎn)換電路的輸出。
設(shè)定時鐘信號占空比到直流電平轉(zhuǎn)換電路的傳輸函數(shù)為H(D)=Vdc+K*ΔV上式中，Vdc為直流分量，K為轉(zhuǎn)換電路的增益。
設(shè)定遲滯比較器的占空比傳輸函數(shù)為Δduty=F(V)*ΔV在上式中，假定遲滯比較器對占空比的響應(yīng)是線性的，F(xiàn)(V)為電平恒定時的占空比系數(shù)。
因偏離電壓的引入造成的占空比變化為Δduty=F(V)*Vos偏離電壓引起的遲滯比較器門限電壓變化為Vth=Vdc+K*Δduty=Vdc+F(V)*Vos (4)
從公式(4)去除直流分量的影響，只考慮偏離電壓的響應(yīng)，可以得到四種情況，也就是若K*F(V)=1時，偏離電壓造成的占空比變化會被完全消除；K*F(V)＜1時，偏離電壓仍將引起時鐘信號占空比的變化，但變化會減??；1＜K*F(V)＜2時，偏離電壓引起時鐘信號占空比的變化，變化減小并且是極性相反的；以及K*F(V)＞2時，則偏離電壓引起時鐘信號占空比的變化，變化增大并且極性相反。根據(jù)上面的分析，可見，本發(fā)明的調(diào)整電路能夠消除或減輕因偏離電壓而造成時鐘信號的占空比變化，只有一種特殊情況下，才不能使用。
圖6是表示時鐘信號占空比到直流電平轉(zhuǎn)換電路的方框圖。在圖6中，M12＇、M3＇和M6＇提供電流源支路I1、I2和I5，分別作為第1、第2和第3的電流源(電路)。晶體管M10＇和M9＇構(gòu)成電流鏡I3和I4，分別作為第1和第2的電流鏡(電路)。時鐘信號輸入Vin輸入到反相器，該反相器輸出反相時鐘信號作為電流開關(guān)1，即作為第1開關(guān)的控制信號。時鐘信號輸入Vin還作為電流開關(guān)2，即作為第2開關(guān)的控制信號。VCC和GND分別為電源和地。電流源I1一端接VCC，另一端接開關(guān)1；電流源I2一端接地，另一端接節(jié)點A；電流源I5一端接地，另一端接開關(guān)2；電流鏡I3一端接開關(guān)2，另一端接VCC；電流鏡14一端接VCC，另一端接輸出。電阻R11和電容Cl一端接地，另一端與輸出連接。Vout為時鐘信號占空比到直流電平轉(zhuǎn)換電路的輸出，它可以作為低通濾波器的輸入(參照實施例1)，亦可直接作為比較器的參考電平(參照實施例2)。
當(dāng)開關(guān)1的控制信號為1時，電流源I1接入節(jié)點A；否則，短路接地。當(dāng)開關(guān)2的控制信號為1時，電流源I3接入節(jié)點A，否則，短路接入電源VCC。電流I2接入節(jié)點A作為電流鏡3和I4的偏置電流。
當(dāng)有時鐘信號輸入時，電容C(即圖6的C1)上將會有電壓的波動，其幅度與時鐘信號的占空比有關(guān)。當(dāng)時鐘信號的占空比大于規(guī)定值時，電容上電壓升高，根據(jù)圖2的說明，此時比較器的參考電平上升，時鐘信號的占空比會之間下降到規(guī)定值；否則，當(dāng)時鐘信號的占空比小于規(guī)定值時，電容上的輸出電壓降低，及比較器的參考電平降低，從圖2中可以看到，此時的時鐘信號占空比會之間升高到規(guī)定值。
設(shè)定時鐘信號頻率為f，可以得到ΔQCLK=1=I5*t1，ΔQCLK=0=I1*t2Δvout=(ΔQCLK=1-ΔQCLK=0)/C=(I5*t1-I1*t2)/C (5)D=t1/(t1+t2)ΔD=K*Δvout (6)當(dāng)I1=I5時，從式(5)和(6)可得到ΔD=K*I1(t1-t2)/C當(dāng)I1=2*I5時，ΔD=K*I1(t1-2t2)/C由上式可見，穩(wěn)態(tài)工作時，占空比的變化為0，隨著I1和I5的不同比例關(guān)系，可以得到不同的時鐘信號占空比。當(dāng)I1=I5時，可以得到時鐘信號的占空比為50％；當(dāng)I1=2*I5時，占空比為66.67％。
在電路的性能方面，主要的問題是在一個時鐘周期內(nèi)，電容充電速度不能太快。這主要由時鐘信號的頻率，電容的大小，及充電電流的大小有關(guān)?，F(xiàn)在說明如下。
設(shè)定時鐘信號的頻率為10MHz，占空比為50％，即I5=I1=I，外接電容為10nF。把上述的參數(shù)值代入上式(5)，可得到Δvout=(I5*t1-I1*t2)/C=50ns*I/10nF
當(dāng)電流為10μA時，每次充電的電壓幅度為50μV，在穩(wěn)態(tài)工作時，放電幅度同樣為為50μV。若遲滯比較器的偏移電壓為1mV，參考電平為1.65V(對于3.3V電源)時，這樣微小的電壓起伏不會影響占空比控制的精度。
下面，說明從時鐘信號的占空比到直流電平的轉(zhuǎn)換電路結(jié)構(gòu)。該轉(zhuǎn)換電路由MOS晶體管工藝制作，如圖7所示，VCC為電源，gnd為地，Vbias和Vbias2為兩個偏置電壓，Vin為時鐘信號的輸入端口，Vref為產(chǎn)生電流源的參考電壓。運算放大器接成電壓跟隨器結(jié)構(gòu)，與晶體管M22和電阻R12構(gòu)成電流產(chǎn)生電路。晶體管M12為上述電流源I1，晶體管M3和M4為電流源I2，晶體管M6為電流源I5，晶體管M10和M9為電流鏡I3和I4。晶體管M11、M24和M23分別為電流源提供電壓和電流偏置。CMOS晶體管M13和M14構(gòu)成反相器。晶體管M1和M7構(gòu)成開關(guān)1，晶體管M8和M136構(gòu)成開關(guān)2。晶體管M17、M8、M19、M5、M25和M20為共陰共柵(CASCADE))級，分別提高各自支路的電性能。電阻R12產(chǎn)生偏置電流，電阻R11提供輸出的直流電壓，電容C1為電壓到電流的轉(zhuǎn)換器件。
還有，將上述轉(zhuǎn)換電路的輸出端與OTA模塊輸入端連接，OTA模塊輸出端與遲滯比較器的N端連接，同樣可以構(gòu)成實施例2的調(diào)整電路。
以下，簡單分析上述調(diào)整電路的工作。設(shè)定晶體管M3、M4、M6中的電流為I，當(dāng)時鐘信號為1時，C1dv/dt+V/R11=2*I+I*Duty當(dāng)時鐘信號為0時，C1dv/dt+V/R11=2*I-I(1-Duty)在穩(wěn)定狀態(tài)下，電容上的電壓為Cldv/dt+V/R11=2*I+I*(2*Duty-1)
當(dāng)時鐘信號占空比大于50％時，電容上的電壓在升高；當(dāng)時鐘信號占空比小于50％時，電容上的電壓在下降。并且，從上式分析中，穩(wěn)定狀態(tài)時，dV/dt=0，占空比變化與電容上電壓呈線性關(guān)系。
其次，參照圖8，說明本發(fā)明的調(diào)整電路對時鐘信號占空比進行調(diào)整的過程。
因為時鐘信號的占空比變化是由溫度，封裝時的不均勻分布的應(yīng)力，低頻噪聲等因素引起的，而引起占空比變化的因素又是緩慢變化著的，所以，時鐘信號的占空比也是緩慢變化的。在本發(fā)明的改進的電路中，這種占空比緩慢變化的時鐘信號，上面被認為是脈寬調(diào)制信號。該脈寬調(diào)制信號中含有低頻成分，通過對脈寬調(diào)制信號進行濾波，可以得到與時鐘信號占空比成比例關(guān)系的直流電平。由于時鐘信號的頻率較高，一般在10MHz以上，因此針對濾波的要求，本發(fā)明人設(shè)計了一種濾波器以滿足濾波上的要求。
從正弦波到時鐘脈沖信號的產(chǎn)生，是通過遲滯比較器來進行的。在常規(guī)的電路中，直流比較電平是固定的，例如來自帶隙基準電壓等。但是固定的比較電平不可能滿足對占空比進行調(diào)整的要求，因此在本發(fā)明的電路中，直流比較電平被連接為浮動的，從而有效地解決了這一問題。
在本發(fā)明的電路中，時鐘信號的輸出被直接利用于轉(zhuǎn)換電路，即濾波器，消除了集成電路制造中因器件的匹配失調(diào)等因素，對時鐘信號占空比的影響。
圖8簡要繪出了時鐘信號在兩個不同固定直流電平成分時的響應(yīng)，圖中示出了正弦波的直流成分是突變的，在實際應(yīng)用中，對于直流電平成分漸變的情形也同樣適用。
并且，如圖8所示，正弦波在T1時刻發(fā)生突變，此時，由于遲滯比較器的直流電平?jīng)]有立刻跟隨變化，所以時鐘信號的占空比也將發(fā)生突變。
設(shè)原先時鐘信號的占空比為
Duty=t2/(t1+t2)突變后時鐘信號的占空比為Duty＇=t1＇/(t1＇+t2＇)則在T1時刻后，遲滯比較器的直流電平將會跟隨正弦波的輸出直流成分而緩慢變化，同時，時鐘信號的輸出端，占空比也緩慢地向預(yù)先設(shè)定的值靠近。在T2時刻，遲滯比較器的直流比較電平完全補償了因正弦波中的直流成分突變導(dǎo)致的變化，時鐘信號的占空比將會恢復(fù)到預(yù)先設(shè)定的值。
以上的分析對于由溫度，器件失配等因素導(dǎo)致的直流成分偏離同樣適用，不管直流偏離是發(fā)生在正弦波一端，還是遲滯比較器的直流電平一端。
從T1到T2時刻，可能要經(jīng)過幾十到幾百個時鐘周期，具體的變化延遲可以根據(jù)實際情況進行調(diào)整。較長的變化周期有利于系統(tǒng)的穩(wěn)定，太長的變化周期會導(dǎo)致響應(yīng)速度慢，從而影響系統(tǒng)的其他性能。
本發(fā)明的時鐘信號占空比調(diào)整電路，在幾乎所有的時鐘電路中，都可以采用此電路進行時鐘信號占空比的調(diào)整。由于現(xiàn)代通信系統(tǒng)中，PLL及晶體振蕩器的廣泛應(yīng)用，此時鐘占空比調(diào)整電路的應(yīng)用將會非常廣泛?？梢詮V泛應(yīng)用于數(shù)據(jù)通信及多媒體通信等領(lǐng)域。
上面，已經(jīng)參照附圖，披露了本發(fā)明的最佳實施例，但是本發(fā)明并不僅僅限于上述實施例的內(nèi)容。本技術(shù)領(lǐng)域的普通技術(shù)人員受到本發(fā)明的啟迪，不難對本發(fā)明作出各種各樣的改進、修改或替換，這些都不應(yīng)認為已脫離了本發(fā)明的構(gòu)思范圍，本專利的保護范圍應(yīng)以權(quán)利要求書為準。
權(quán)利要求
1．一種中高頻長延遲時鐘脈寬調(diào)整電路，具有遲滯比較器和向其供電的多種電源，其特征是還包括所述的遲滯比較器的一個輸入端輸入正弦波信號與另一個輸入端輸入直流電平進行比較，而輸出具有規(guī)定占空比的時鐘信號；以及一個轉(zhuǎn)換電路，所述轉(zhuǎn)換電路的輸入端接收所述遲滯比較器輸出端輸出的所述時鐘信號轉(zhuǎn)換成所述直流電平，由所述轉(zhuǎn)換電路的輸出端送給所述遲滯比較器的所述另一個輸入端。
2．根據(jù)權(quán)利要求1所述的中高頻長延遲時鐘脈寬調(diào)整電路，其特征是所述的轉(zhuǎn)換電路具有一個低通濾波電路，所述濾波電路將所述轉(zhuǎn)換電路輸出的所述直流電平進行濾波，而后用作所述遲滯比較器輸入的直流電平。
3．根據(jù)權(quán)利要求2所述的中高頻長延遲時鐘脈寬調(diào)整電路，其特征是所述的低通濾波電路是跨導(dǎo)運算放大器。
4．根據(jù)權(quán)利要求1、2或3所述的任一項中高頻長延遲時鐘脈寬調(diào)整電路，其特征是所述的轉(zhuǎn)換電路具有一個反相器，其一端輸入時鐘信號，另一端提供反相時鐘信號；第1開關(guān)，根據(jù)所述反相器提供的反相時鐘信號進行開關(guān)；第2開關(guān)，根據(jù)時鐘信號進行開關(guān)；第1電流源，其一端接電源，另一端接第1開關(guān)；第2電流源，其一端接地，另一端接節(jié)點A；第3電流源一端接地，另一端接第2開關(guān)；第1電流鏡一端接第2開關(guān)，另一端接電源；第2電流鏡一端接電源，另一端接輸出；以及電流電壓轉(zhuǎn)換器接地，另一端與輸出連接。
5．根據(jù)權(quán)利要求4所述的中高頻長延遲時鐘脈寬調(diào)整電路，其特征是所述的第1開關(guān)是一對PMOS晶體管組成的或門，以及所述的第2開關(guān)是一對NMOS晶體管組成的或門。
6．根據(jù)權(quán)利要求4所述的中高頻長延遲時鐘脈寬調(diào)整電路，其特征是所述的電流鏡構(gòu)成為一個MOS晶體管的漏極和柵極與另一個MOS晶體管的柵極連接，所述的兩個MOS晶體管的源極接電源，所述另一個MOS晶體管漏極為輸出端。
7．根據(jù)權(quán)利要求4所述的中高頻長延遲時鐘脈寬調(diào)整電路，其特征是所述的電流電壓轉(zhuǎn)換器是電容。
全文摘要
本發(fā)明的長延遲時鐘脈寬調(diào)整電路,具有遲滯比較器,還包括:一個遲滯比較器,用于將一端輸入的正弦波信號與另一端輸入的直流電平進行比較,輸出具有規(guī)定占空比的時鐘信號;以及一個轉(zhuǎn)換電路,用于將該遲滯比較器輸出的時鐘信號轉(zhuǎn)換成該遲滯比較器的輸入直流電平。本電路能夠處理200MHz以下的時鐘信號,具有占空比無突變,自適應(yīng)能力強,適合于亞微米集成電路制造工藝的優(yōu)點。
文檔編號H03K5/13GK1321002SQ0010599
公開日2001年11月7日 申請日期2000年4月24日 優(yōu)先權(quán)日2000年4月24日
發(fā)明者尹登慶 申請人:華為技術(shù)有限公司