專利名稱：時脈產(chǎn)生模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種時脈產(chǎn)生模塊，尤指針對不同應(yīng)用需求提供一個模塊化的時脈產(chǎn)生電路，以供應(yīng)多種時脈頻率，即可將同一產(chǎn)品延伸以符合不同的應(yīng)用需求，并可減少產(chǎn)品管理與設(shè)計、制作的負(fù)擔(dān)及有效降低其成本。
背景技術(shù)：
目前在量測產(chǎn)品上，不論是數(shù)據(jù)擷取產(chǎn)品或是儀器，為達(dá)成各種模擬輸出、入或數(shù)字輸出、入的功能，都會有一個時脈產(chǎn)生電路。當(dāng)時脈信號用于模擬輸出、入電路中，是用來提供模擬—數(shù)字轉(zhuǎn)換電路或數(shù)字—模擬轉(zhuǎn)換電路中芯片使用，而當(dāng)時脈信號用于數(shù)字輸出、入電路中，則是用來作為信號取樣或更新的時脈上使用。
時脈電路的設(shè)計，必須能夠提供不同頻率供客戶依據(jù)不同的應(yīng)用特性所使用，為達(dá)成不同的頻率設(shè)定，則一般有幾種方法如下(一)使用除頻電路，將震蕩器產(chǎn)生的基礎(chǔ)時脈，送至一邏輯電路中的除頻電路進(jìn)行除頻動作，即可達(dá)到不同頻率的設(shè)定，此種方法的頻率分辨率不佳，但優(yōu)點為制作成本最低，但有范圍的限制，其頻率的絕對精確度與使用的震蕩器有關(guān)。
例如假設(shè)基礎(chǔ)時脈為200KHz除以2等于100KHz除以3等于66.66KHz除以4等于50KHz除以5等于40KHz除以6等于33.33KHz
以此類推。
(無法處理出介于100KHz～200KHz間的頻率，如150KHz)(二)使用DDS(direct digital synthesizer)芯片，DDS芯片可提供分辨率極高的頻率調(diào)整，其可調(diào)整的頻率分辨率達(dá)到uHz(百萬分之一赫芝)，所以可提供的頻率非常精細(xì)，優(yōu)點為頻率分辨率高，但制作成本與復(fù)雜度高，時脈的抖動程度與該(DDS)芯片有關(guān)。
例如211.354677KHz301.3445MHz等等的微調(diào)范圍。
(三)使用PLL(Phase lock loop)技術(shù)產(chǎn)生時脈信號，此種方式為將時脈信號鎖定在指定的頻率上，其優(yōu)點為絕對準(zhǔn)確度高，但一般來說，時脈分辨率較差，而時脈的抖動程度與該(PLL)芯片也有關(guān)。
由上面所舉例出的三種時脈產(chǎn)生方法，各具有其優(yōu)缺點，如果客戶需求三種時脈，則需要購置三種儀器，將對產(chǎn)品管理與設(shè)計及制作的成本造成負(fù)擔(dān)。
所以，要如何提供一個可應(yīng)用于各種不同的電路板與產(chǎn)品的時脈產(chǎn)生方式，且不需耗費大筆成本來解決上述缺失與不足，便為從事此行業(yè)者亟欲改善的方向所在。

發(fā)明內(nèi)容
根據(jù)上述諸點缺失的考量，本發(fā)明針對時脈產(chǎn)生的特性上作深入分析與探討，提供最適合的時脈的時脈產(chǎn)生模塊。
本發(fā)明的主要目的在于克服現(xiàn)有技術(shù)的不足與缺陷，提供一種時脈產(chǎn)生模塊，尤指該時脈產(chǎn)生模塊與主功能電路板的頻率協(xié)議產(chǎn)生自動控制邏輯電路連結(jié)，并通過介面定義溝通后，針對不同應(yīng)用需求，提供最適合的時脈產(chǎn)生模塊，以供應(yīng)多種時脈頻率；即可以最少的產(chǎn)品管理與設(shè)計及制作的負(fù)擔(dān)及最低的成本，提供單一產(chǎn)品滿足各項時脈需求的應(yīng)用。
為達(dá)上述目的，本發(fā)明提供一種時脈產(chǎn)生模塊，其特征在于，其時脈產(chǎn)生模塊為可通過連接器與電路主機板呈電性連接，并利用介面定義與頻率協(xié)定產(chǎn)生自動控制邏輯電路溝通，用以產(chǎn)生所需的時脈頻率。


圖1為本發(fā)明的時脈產(chǎn)生模塊與主機板連結(jié)的示意圖；圖2為本發(fā)明的時脈產(chǎn)生模塊主邏輯介面定義示意圖；圖3為本發(fā)明的時脈產(chǎn)生模塊用于模擬數(shù)字轉(zhuǎn)換儀器的方塊圖；圖4為本發(fā)明的時脈產(chǎn)生模塊用于量測儀器的方塊圖。
圖中符號說明10時脈產(chǎn)生模塊20主機板21模擬輸入電路22時脈輸入電路23模擬—數(shù)字轉(zhuǎn)換電路24同步動態(tài)隨機存取內(nèi)存25外圍組件互連控制電路26頻率協(xié)議產(chǎn)生自動控制邏輯電路27小型集成電路28主邏輯電路30主機板
31模擬輸入電路32比輸出電路33模擬—數(shù)字轉(zhuǎn)換電路34數(shù)字—模擬轉(zhuǎn)換電路35頻率協(xié)議產(chǎn)生自動控制邏輯電路36介面控制電路37數(shù)字輸出電路38數(shù)字輸入電路39主邏輯電路具體實施方式
下面結(jié)合附圖和實施例詳細(xì)說明本發(fā)明的具體實施方式
。
請參閱圖1所示，為本發(fā)明的時脈產(chǎn)生模塊與主機板連結(jié)的示意圖，其主要使時脈產(chǎn)生模塊10與具有模擬或數(shù)字輸入、輸出相關(guān)電路的主機板20間，可經(jīng)由板對板連接器(board to board)或連接線呈電性連接，進(jìn)而相互傳遞信號，而使得主機板20的各相關(guān)電路可以獲得不同規(guī)格的時脈頻率。
請參閱圖1、2所示，為本發(fā)明的時脈產(chǎn)生模塊與主機板連結(jié)的示意圖、主邏輯介面定義示意圖，當(dāng)時脈產(chǎn)生模塊10與主機板20中的頻率協(xié)議產(chǎn)生自動控制邏輯電路26相互傳遞信號時，不論是由哪一種時脈產(chǎn)生方式，其主機板20上的頻率協(xié)議產(chǎn)生自動控制邏輯電路26便能夠分辨是何種方式所產(chǎn)生的時脈，然后決定用不同的控制信號協(xié)議來針對不同的時脈產(chǎn)生模塊10設(shè)定不同的頻率；而使用者可以通過軟件驅(qū)動，將指令通過頻率協(xié)議產(chǎn)生自動控制邏輯電路26送至?xí)r脈產(chǎn)生模塊10上作設(shè)定，而頻率協(xié)議產(chǎn)生自動控制邏輯電路26也可通過共享介面監(jiān)看時脈產(chǎn)生模塊10的工作狀況，為了能夠分辨是何種模塊，所以必需對時脈產(chǎn)生模塊10介面加以定義，而該時脈產(chǎn)生模塊10介面定義則需要具備有(一)辨識模塊，(二)互連共享介面信號，(三)時脈輸入信號，(四)時脈輸出信號，(五)電源。
然而，上述辨識模塊可設(shè)計為一3位辨識模式，通過此3位辨識模式來定義8種時脈產(chǎn)生模塊，而不同的時脈產(chǎn)生模塊將利用此3位辨識模塊的數(shù)字位準(zhǔn)高低來區(qū)分功能；另該互連共享介面信號則使用十個信號，以(DDS)芯片模塊為例，其至少包括有(一)致能信號、(二)串行時脈信號、(三)串行數(shù)據(jù)輸入信號、(四)重置信號、(五)更新信號、(六)錯誤報表信號等。
再者，由頻率協(xié)議產(chǎn)生自動控制邏輯電路26依據(jù)讀取到的3位辨識模塊來產(chǎn)生用以設(shè)定不同的時脈產(chǎn)生模塊10的互連共享介面信號，而時脈輸入信號的目的是于時脈產(chǎn)生模塊10本身不提供震蕩器提供基礎(chǔ)時脈時，可由主機板20提供其上的震蕩器基礎(chǔ)時脈做為基準(zhǔn)，而時脈模塊輸出信號則為一固定的時脈信號輸出至主機板20，亦即由時脈模塊10產(chǎn)生的所需的時脈信號輸出，又，時脈模塊的電源則由主機板20提供時脈產(chǎn)生模塊10使用，以維持正常運作。
請參閱圖3所示，為本發(fā)明的時脈產(chǎn)生模塊用于模擬數(shù)字轉(zhuǎn)換儀器的方塊圖，主邏輯電路28中的頻率協(xié)議產(chǎn)生自動控制邏輯電路26，可針對不同的時脈產(chǎn)生模塊10，依據(jù)不同的控制信號協(xié)議來設(shè)定不同頻率，而該模擬數(shù)字轉(zhuǎn)換儀器為具有兩個模擬輸入電路21，并將模擬信號經(jīng)模擬—數(shù)字轉(zhuǎn)換電路23轉(zhuǎn)成數(shù)字信號，而模擬數(shù)字轉(zhuǎn)換所需的取樣時脈，則由頻率協(xié)議產(chǎn)生自動控制邏輯電路26來選取。該頻率協(xié)議產(chǎn)生自動控制邏輯電路26可經(jīng)由外部數(shù)字觸發(fā)與時脈輸入電路22輸入一固定取樣時脈，或者由時脈產(chǎn)生模塊10產(chǎn)生取樣時脈，并將取樣時脈送至模擬輸入電路21作模擬數(shù)字轉(zhuǎn)換用。而轉(zhuǎn)換后產(chǎn)生的數(shù)字?jǐn)?shù)據(jù)，則通過主邏輯電路28，儲存于同步動態(tài)隨機存取內(nèi)存24中；當(dāng)模擬數(shù)字轉(zhuǎn)換完成后，由主邏輯電路28負(fù)責(zé)控制將數(shù)據(jù)通過PCI介面控制器25傳回計算機端。
請參閱圖4所示，為本發(fā)明的時脈產(chǎn)生模塊用于廣義的量測儀器的方塊圖，當(dāng)進(jìn)行測量、數(shù)據(jù)擷取或數(shù)據(jù)傳輸時，其主邏輯電路39中的頻率協(xié)議產(chǎn)生自動控制邏輯電路35接受介面控制電路36傳送的指令，設(shè)定時脈產(chǎn)生模塊10所應(yīng)產(chǎn)生所需頻率，提供給四大功能電路使用，包括(一)模擬輸入功能、(二)模擬輸出功能、(三)數(shù)字輸入功能，(四)數(shù)字輸出功能?；诖艘粫r脈，模擬輸入電路31可將輸入的模擬信號，經(jīng)由模擬—數(shù)字轉(zhuǎn)換電路33轉(zhuǎn)換成數(shù)字信號送至主邏輯電路39作進(jìn)一步處理或通過介面控制電路36傳送出。類似于模擬輸入功能，數(shù)字輸入電路38，基于由時脈產(chǎn)生模塊10產(chǎn)生的時脈，將所收到的數(shù)字信號送至主邏輯電路。以此類推，模擬輸出與數(shù)字輸出功能也是基于時脈產(chǎn)生模塊10所產(chǎn)生一個頻率協(xié)議產(chǎn)生自動控制邏輯電路35所設(shè)定的時脈，并將數(shù)字信號通過主邏輯電路由數(shù)字輸出電路37或模擬—數(shù)字轉(zhuǎn)換電路34輸出。
以上所述，僅為本發(fā)明最佳具體實施例，惟本發(fā)明的功能特征并不局限于此，任何熟悉該項技術(shù)者在本發(fā)明領(lǐng)域內(nèi)，可輕易思及的變化或修飾，皆可涵蓋在權(quán)利要求書的范圍內(nèi)。
綜上所述，本發(fā)明上述的時脈產(chǎn)生模塊于使用時，確實能達(dá)到其功效及目的，故本發(fā)明誠為一實用性優(yōu)異的發(fā)明。
權(quán)利要求
1.一種時脈產(chǎn)生模塊，其特征在于，其時脈產(chǎn)生模塊為可通過連接器與電路主機板呈電性連接，并利用介面定義與頻率協(xié)定產(chǎn)生自動控制邏輯電路溝通，用以產(chǎn)生所需的時脈頻率。
2.如權(quán)利要求1所述的時脈產(chǎn)生模塊，其中，該介面定義需具備有辨識模塊、互連共享介面信號、時脈輸入信號、時脈輸出信號及電源，而不同的時脈產(chǎn)生模塊將利用此辨識模塊的數(shù)字位準(zhǔn)高低來區(qū)分功能，且該互連共享介面信號為設(shè)定不同的時脈模塊，另時脈輸入信號可于時脈產(chǎn)生模塊本身不提供震蕩器提供基礎(chǔ)時脈時，可由主機板提供其上的震蕩器基礎(chǔ)時脈做為基準(zhǔn)，時脈輸出信號將一固定的時脈信號輸出至主機板，并由主機板提供電源給時脈產(chǎn)生模塊使用。
3.如權(quán)利要求2所述的時脈產(chǎn)生模塊，其中，該辨識模塊可供時脈產(chǎn)生模塊辨識其應(yīng)產(chǎn)生的時脈類型。
4.如權(quán)利要求3所述的時脈產(chǎn)生模塊，其中，該辨識模塊可為一3位辨識模式。
5.如權(quán)利要求2所述的時脈產(chǎn)生模塊，其中，該互連共享介面信號為使用十個信號來設(shè)定不同的時脈模塊。
6.如權(quán)利要求2所述的時脈產(chǎn)生模塊，其中，該互連共享介面信號是由負(fù)責(zé)設(shè)定的協(xié)議頻率產(chǎn)生自動控制邏輯電路依據(jù)讀取到的信號來產(chǎn)生。
7.如權(quán)利要求1所述的時脈產(chǎn)生模塊，其中，該主機板可位于獨立式儀器中。
8.如權(quán)利要求1所述的時脈產(chǎn)生模塊，其中，該主機板可位于插入式儀器中。
9.如權(quán)利要求1所述的時脈產(chǎn)生模塊，其中，該主機板可位于數(shù)據(jù)擷取產(chǎn)品中。
10.如權(quán)利要求1所述的時脈產(chǎn)生模塊，其中，該主機板可位于數(shù)據(jù)擷取功能的延伸產(chǎn)品中。
全文摘要
本發(fā)明涉及一種時脈產(chǎn)生模塊，以連接線或板對板連接器將時脈產(chǎn)生模塊與電路主機板上的頻率協(xié)議產(chǎn)生自動控制邏輯電路呈電性連接，并通過介面定義溝通后，而可供應(yīng)多種時脈頻率，再針對不同應(yīng)用需求提供最適合的時脈產(chǎn)生模塊，而其時脈產(chǎn)生模塊介面定義為需具備有辨識模式及互連共享介面信號與時脈輸出信號和電源；即可以通過軟件驅(qū)動來將指令通過頻率協(xié)議產(chǎn)生自動控制邏輯電路傳送至?xí)r脈產(chǎn)生模塊上作設(shè)定，而頻率協(xié)議產(chǎn)生自動控制邏輯電路也可通過共享介面進(jìn)行監(jiān)看模塊的工作狀況；如此，可將同一產(chǎn)品延伸以符不同的應(yīng)用需求，并可減少產(chǎn)品管理與設(shè)計、制作的負(fù)擔(dān)及有效降低其成本。
文檔編號H03K19/00GK1581689SQ0312758
公開日2005年2月16日 申請日期2003年8月8日 優(yōu)先權(quán)日2003年8月8日
發(fā)明者萬世豪, 李仲毅 申請人:凌華科技股份有限公司