專利名稱：信號轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號轉(zhuǎn)換電路，特別涉及轉(zhuǎn)換差分電壓信號的同相 電壓的信號轉(zhuǎn)換電路。
背景技術(shù)：
在接收差分電壓信號的接收裝置中，為了應(yīng)對依賴于發(fā)送裝置和傳 輸線路狀況的同相電壓偏置和低壓接口，要求較寬的輸入同相電壓。在 這種接收裝置中設(shè)有把輸入差分信號的同相電壓轉(zhuǎn)換為預(yù)定的電壓電平 的信號轉(zhuǎn)換電路。例如，在通過改變以電阻為終端的一對差分傳輸線路 中的電流方向來收發(fā)數(shù)字信號的小振幅差分信號方式(LVDS:
Low-Voltage Differential Signaling)的接收裝置中，信號轉(zhuǎn)換電路把輸入 同相電壓轉(zhuǎn)換為高于在NMOS晶體管的閾值(Vthn)上相加上預(yù)定的偏 置電壓而得到的值的電壓，以使后級的高速NMOS差分放大器動作。并 且，在推進低電源電壓化的電子設(shè)備中，為了對電路確保動態(tài)范圍，要 求進行所謂的軌到軌(Rail to Rail)動作。
專利文獻1記載的輸入軌到軌信號轉(zhuǎn)換電路具有n型晶體管接收 輸入信號的第1差分放大電路，和p型晶體管接收輸入信號的第2差分 放大電路。該信號轉(zhuǎn)換電路中，第1放大電路在輸入電壓電平高于預(yù)定 的閾值電壓的區(qū)域動作，第2放大電路在輸入電壓電平低于預(yù)定的上限 電壓的區(qū)域動作，由此互補地實現(xiàn)輸入軌到軌。
專利文獻l:日本特開2000 — 114892號公報
在專利文獻1記載的放大電路中，根據(jù)晶體管的負荷電容，動作速 度受到限制，所以存在難以使電路的動作高速化的問題。并且，為了轉(zhuǎn) 換輸入同相電壓，必須準(zhǔn)備兩個差分放大電路，所以存在電路面積增大 而且消耗電流增多的問題。

發(fā)明內(nèi)容
因此，本發(fā)明提供一種可以減小電路面積并且減小消耗電流，而且 可以實現(xiàn)高速動作的信號轉(zhuǎn)換電路。
本發(fā)明的第1信號轉(zhuǎn)換電路向第1輸入端子和第2輸入端子輸入差 分電壓信號，對該差分電壓信號的同相電壓電平進行轉(zhuǎn)換，從第1輸出 端子和第2輸出端子輸出同相電壓電平被轉(zhuǎn)換后的差分電壓信號，其特 征在于，該第1信號轉(zhuǎn)換電路具有(1)第1電阻器，其一端連接到高
電位側(cè)的電源，另一端連接到第1輸出端子；(2)第2電阻器，其一端 連接到高電位側(cè)的電源，另一端連接到第2輸出端子；(3)第1NM0S 晶體管，其具有連接到第1輸出端子的漏電極、連接到第2輸入端子的 柵電極、和源電極；(4)第2NMOS晶體管，其具有連接到第2輸出端 子的漏電極、連接到第1輸入端子的柵電極、和源電極；(5)第1PM0S 晶體管，其具有連接到第1輸出端子的源電極、連接到第1輸入端子的 柵電極、和連接到低電位側(cè)的電源的漏電極；(6)第2PMOS晶體管，其 具有連接到第2輸出端子的源電極、連接到第2輸入端子的柵電極、和 連接到低電位側(cè)的電源的漏電極；(7)電流源，其設(shè)在第1NMOS晶體 管的源電極及第2NMOS晶體管的源電極與低電位側(cè)的電源之間，用于 產(chǎn)生恒定電流。
在該第1信號轉(zhuǎn)換電路中，第1電阻器、第2電阻器、第1NMOS 晶體管和第2NMOS晶體管構(gòu)成差分放大器。并且，第IPMOS晶體管和 第2PMOS晶體管成為源跟隨器(source follower)。第1輸入端子和第2 輸入端子連接到差分放大器和源跟隨器。因此，在第1輸入端子和第2 輸入端子被輸入差分電壓信號時，根據(jù)該差分電壓信號的電平，進行以 下任一模式的動作，即，僅差分放大器動作，差分放大器和源跟隨器雙 方動作，僅源跟隨器動作。在差分放大器進行了動作時，從電流源產(chǎn)生 的恒定電流流向差分放大器。結(jié)果，從第1輸出端子和第2輸出端子輸 出預(yù)定電平的差分電壓信號。在源跟隨器進行了動作時，從第1輸出端 子和第2輸出端子輸出電平比所輸入的差分電壓信號高的差分電壓信號。
這樣，本發(fā)明的第1信號轉(zhuǎn)換電路由NMOS晶體管的差分放大器和PMOS
晶體管的源跟隨器構(gòu)成，所以能夠以輸入軌到軌進行高速動作。并且， 由差分放大器和源跟隨器構(gòu)成的本發(fā)明的第1信號轉(zhuǎn)換電路與具有兩個 差分放大器的電路相比，由于由數(shù)量較少的元件構(gòu)成，所以能夠減小電 路面積，并且減小消耗電流。
本發(fā)明的第2信號轉(zhuǎn)換電路向第1輸入端子和第2輸入端子輸入差
分電壓信號，對該差分電壓信號的同相電壓電平進行轉(zhuǎn)換，從第1輸出
端子和第2輸出端子輸出同相電壓電平被轉(zhuǎn)換后的差分電壓信號，其特
征在于，該第2信號轉(zhuǎn)換電路具有(1)第1電阻器，其一端連接至低
電位側(cè)的電源，另一端連接至第1輸出端子；(2)第2電阻器，其一端 連接至低電位側(cè)的電源，另一端連接至第2輸出端子；(3)第lPMOS晶 體管，其具有連接至第1輸出端子的漏電極、連接至第2輸入端子的柵 電極、和源電極；(4)第2PMOS晶體管，其具有連接至第2輸出端子的 漏電極、連接至第1輸入端子的柵電極、和源電極；(5)第1NMOS晶 體管，其具有連接至第1輸出端子的源電極、連接至第1輸入端子的柵 電極、和連接至高電位側(cè)的電源的漏電極；(6)第2NMOS晶體管，其 具有連接至第2輸出端子的源電極、連接至第2輸入端子的柵電極、和 連接至高電位側(cè)的電源的漏電極；(7)電流源，其設(shè)在第1PM0S晶體管 的源電極及第2PMOS晶體管的源電極與高電位側(cè)的電源之間，用于產(chǎn)生 恒定電流。
在該第2信號轉(zhuǎn)換電路中，第1電阻器、第2電阻器、第1NM0S 晶體管和第2NMOS晶體管構(gòu)成差分放大器。并且，第IPMOS晶體管和 第2PMOS晶體管成為源跟隨器。從第1輸入端子和第2輸入端子向差分 放大器和源跟隨器輸入差分電壓信號。與前面敘述的第1信號轉(zhuǎn)換電路 相同，與具有兩個差分放大器的電路相比，由于由數(shù)量較少的元件構(gòu)成 差分放大器和源跟隨器，所以能夠減小電路面積，并且減小消耗電流。 而且，作為源跟隨器的第1NMOS晶體管和第2NMOS晶體管以正轉(zhuǎn)方式 來放大電壓信號，所以能夠?qū)崿F(xiàn)高速化。
本發(fā)明的第3信號轉(zhuǎn)換電路向第1輸入端子和第2輸入端子輸入差
分電壓信號，對該差分電壓信號的同相電壓電平進行轉(zhuǎn)換，從第1輸出 端子和第2輸出端子輸出同相電壓電平被轉(zhuǎn)換后的差分電壓信號，其特 征在于，該第3信號轉(zhuǎn)換電路具有(1)第1電阻器，其一端連接至高
電位側(cè)的電源，另一端連接至第1輸出端子；(2)第2電阻器，其一端 連接至高電位側(cè)的電源，另一端連接至第2輸出端子；(3)第1NM0S 晶體管，其具有連接至第l輸出端子的漏電極、連接至第2輸入端子的 柵電極、和源電極；(4)第2NMOS晶體管，其具有連接至第2輸出端 子的漏電極、連接至第1輸入端子的柵電極、和源電極；(5)第3NMOS 晶體管，其具有連接至第1輸出端子的漏電極、被輸入第1偏置電壓的 柵電極、和源電極；(6)第4NMOS晶體管，其具有連接至第2輸出端 子的漏電極、被輸入第1偏置電壓的柵電極、和源電極；(7)第1PM0S 晶體管，其具有與第3NMOS晶體管的源電極連接的源電極、連接至第l 輸入端子的柵電極、和連接至低電位側(cè)的電源的漏電極；(8)第2PMOS 晶體管，其具有與第4NMOS晶體管的源電極連接的源電極、連接至第2 輸入端子的柵電極、和連接至低電位側(cè)的電源的漏電極；(9)電流源， 其設(shè)在第1NMOS晶體管的源電極及第2NMOS晶體管的源電極與低電位 側(cè)的電源之間，用于產(chǎn)生恒定電流。
在該第3信號轉(zhuǎn)換電路中，包括由第1電阻器、第2電阻器、第 1NMOS晶體管和第2NMOS晶體管構(gòu)成的差分放大器；和由第1PMOS 晶體管、第2PMOS晶體管、第3NMOS晶體管和第4NMOS晶體管構(gòu)成 的源跟隨器，所以與上述第1信號轉(zhuǎn)換電路相同，可以根據(jù)輸入到第1 輸入端子和第2輸入端子的差分電壓信號的電平，進行以下任一模式的 動作，即，僅差分放大器動作，差分放大器和源跟隨器雙方動作，僅源 跟隨器動作。因此，根據(jù)該第3信號轉(zhuǎn)換電路，能夠以輸入軌到軌來進 行高速動作。并且，在該第3信號轉(zhuǎn)換電路中，與具有兩個差分放大器 的電路相比，由于由數(shù)量較少的元件構(gòu)成，所以能夠減小電路面積，并 且減小消耗電流。
在源跟隨器中，如果輸入到第1輸入端子的差分電壓信號的電平上 升、輸入到第2輸入端子的差分電壓信號的電平下降，則通過第IPMOS晶體管和第2PMOS晶體管進行正轉(zhuǎn)放大，從第1輸出端子輸出的差分電
壓信號的電平上升，從第2輸出端子輸出的差分電壓信號的電平下降。 如果從第1輸出端子輸出的差分電壓信號的電平、即第3NMOS晶體管 的漏電壓上升，則第3NMOS晶體管的源電壓隨之上升。這樣，第3NMOS 晶體管的柵電壓被固定為第1偏置電壓，所以流過第1PMOS晶體管和第 3NMOS晶體管的電流減小，基于第1電阻器的電壓下降量減小。結(jié)果， 從第1輸出端子輸出的差分電壓信號的電平進一步上升。另一方面，如 果從第2輸出端子輸出的差分電壓信號的電平、即第4NM0S晶體管的 漏電壓下降，則第4NMOS晶體管的源電壓隨之下降。這樣，第4NMOS 晶體管的柵電壓被固定為第1偏置電壓，所以流過第2PMOS晶體管和第 4NMOS晶體管的電流增大，基于第2電阻器的電壓下降量增大。結(jié)果， 從第2輸出端子輸出的差分電壓信號的電平進一步下降。這樣，在源跟 隨器中，借助第3NMOS晶體管和第4NMOS晶體管的作用，正轉(zhuǎn)放大被 增強，正轉(zhuǎn)放大增益增大。
因此，根據(jù)該第3信號轉(zhuǎn)換電路，不必增大第1電阻器的電阻值和 第2電阻器的電阻值，即可增大增益。并且，根據(jù)該第3信號轉(zhuǎn)換電路， 由于電流增大即晶體管尺寸(柵寬度/柵長度)的增大，不必增大差分放 大器的晶體管(第1NM0S晶體管和第2NMOS晶體管)和源跟隨器的晶 體管(第1PM0S晶體管和第2PM0S晶體管)的互導(dǎo)，即可增大增益。 因此，根據(jù)該第3信號轉(zhuǎn)換電路，可以減小高速特性的降低、電路面積 的增大和消耗功率的增大，并且可以增大增益，可以減小差分電壓信號 的信號質(zhì)量的下降。
本發(fā)明的第4信號轉(zhuǎn)換電路的特征在于，在上述第3信號轉(zhuǎn)換電路 中，還具有(10)第3PMOS晶體管，其具有連接至第1輸出端子的源 電極、連接至第1輸入端子的柵電極、和漏電極；(11)第4PMOS晶體 管，其具有連接至第2輸出端子的源電極、連接至第2輸入端子的柵電 極、和漏電極；(12)第5NMOS晶體管，其具有與第3PMOS晶體管的 漏電極連接的漏電極、被輸入第2偏置電壓的柵電極、和連接至低電位 側(cè)的電源的源電極；(13)第6NMOS晶體管，其具有與第4PMOS晶體
管的漏電極連接的漏電極、被輸入第2偏置電壓的柵電極、和連接至低 電位側(cè)的電源的源電極。
該第4信號轉(zhuǎn)換電路除了由第1PM0S晶體管、第2PMOS晶體管、 第3NMOS晶體管和第4NMOS晶體管構(gòu)成，用于上述的正轉(zhuǎn)放大增益的 放大的第1源跟隨器之外，還具有第2源跟隨器，其由第3PMOS晶體管、 第4PMOS晶體管、第5NMOS晶體管和第6NMOS晶體管構(gòu)成，用于進 行正轉(zhuǎn)放大。
在第1源跟隨器中，為了進行正轉(zhuǎn)放大增益的放大，在第1PMOS 晶體管和第2PMOS晶體管的高電位側(cè)分別插入有第3NMOS晶體管和第 4NMOS晶體管，所以可動作的差分電壓信號的電平上限值比第1偏置電 壓值(例如高電位側(cè)的電源電壓值)低NMOS晶體管的閾值和PMOS晶 體管的閾值的相加值的量。在此，當(dāng)發(fā)生伴隨低功耗化的電源電壓下降、 伴隨結(jié)溫上升的晶體管閾值的增大等時，在第1源跟隨器中，可動作的 差分電壓信號的電平上限值有可能在差分放大器的可動作的差分電壓信 號的電平下限值即NMOS晶體管的閾值以下。g口，有可能不存在差分放 大器和第1源跟隨器雙方動作的模式。
另一方面，在第2源跟隨器中，第5NMOS晶體管和第6NMOS晶 體管分別被插入于第3PMOS晶體管和第4PMOS晶體管的低電位側(cè)，所 以可動作的差分電壓信號的電平上限值比第2偏置電壓值(例如高電位 側(cè)的電源電壓值)低PMOS晶體管的閾值的量。在此，在CMOS器件中， 可以構(gòu)成邏輯電路、例如逆變器是其必要條件，所以電源電壓值大于 NMOS晶體管的閾值和PMOS晶體管的閾值的相加值。因此，在第2源 跟隨器中，即使發(fā)生電源電壓下降或晶體管的閾值增大等，可動作的差 分電壓信號的電平上限值也不會達到差分放大器可動作的差分電壓信號 的電平下限值以下。即，存在差分放大器和第2源跟隨器雙方動作的模 式。因此，根據(jù)該第4信號轉(zhuǎn)換電路，可以借助第1源跟隨器的作用而 增大增益，并且可以借助第2源跟隨器的作用實現(xiàn)輸入軌到軌動作。
本發(fā)明的第5信號轉(zhuǎn)換電路向第1輸入端子和第2輸入端子輸入差 分電壓信號，對該差分電壓信號的同相電壓電平進行轉(zhuǎn)換，從第1輸出
端子和第2輸出端子輸出同相電壓電平被轉(zhuǎn)換后的差分電壓信號，其特 征在于，該第5信號轉(zhuǎn)換電路具有(1)第1電阻器，其一端連接到低
電位側(cè)的電源，另一端連接到第1輸出端子；(2)第2電阻器，其一端 連接到低電位側(cè)的電源，另一端連接到第2輸出端子；(3)第lPMOS晶 體管，其具有連接到第1輸出端子的漏電極、連接到第2輸入端子的柵 電極、和源電極；(4)第2PMOS晶體管，其具有連接到第2輸出端子的 漏電極、連接到第1輸入端子的柵電極、和源電極；(5)第3PMOS晶體 管，其具有連接到第1輸出端子的漏電極、被輸入第1偏置電壓的柵電 極、和源電極；(6)第4PMOS晶體管，其具有連接到第2輸出端子的漏 電極、被輸入第1偏置電壓的柵電極、和源電極；(7)第1NMOS晶體 管，其具有與第3PMOS晶體管的源電極連接的源電極、連接到第1輸入 端子的柵電極、和連接到高電位側(cè)的電源的漏電極；(8)第2NMOS晶 體管，其具有與第4PMOS晶體管的源電極連接的源電極、連接到第2輸 入端子的柵電極、和連接到高電位側(cè)的電源的漏電極；(9)電流源，其 設(shè)在第1PMOS晶體管的源電極及第2PMOS晶體管的源電極與高電位側(cè) 的電源之間，用于產(chǎn)生恒定電流。
在該第5信號轉(zhuǎn)換電路中，包括由第1電阻器、第2電阻器、第 1PMOS晶體管和第2PMOS晶體管構(gòu)成的差分放大器；和由第1NMOS 晶體管、第2NMOS晶體管、第3PMOS晶體管和第4PMOS晶體管構(gòu)成 的源跟隨器，所以與上述第2信號轉(zhuǎn)換電路相同，根據(jù)輸入到第1輸入 端子和第2輸入端子的差分電壓信號的電平，可以進行以下任一模式的 動作，即，僅差分放大器動作，差分放大器和源跟隨器雙方動作，僅源 跟隨器動作。因此，根據(jù)該第5信號轉(zhuǎn)換電路，能夠以輸入軌到軌來進 行高速動作。并且，在該第5信號轉(zhuǎn)換電路中，與具有兩個差分放大器 的電路相比，由于由數(shù)量較少的元件構(gòu)成，所以能夠減小電路面積，并 且減小消耗電流。
在源跟隨器中，如果輸入到第1輸入端子的差分電壓信號的電平下 降、輸入到第2輸入端子的差分電壓信號的電平上升，則通過第1NMOS 晶體管和第2NMOS晶體管進行正轉(zhuǎn)放大，從第1輸出端子輸出的差分電壓信號的電平下降，從第2輸出端子輸出的差分電壓信號的電平上升。 如果從第1輸出端子輸出的差分電壓信號的電平、即第3PMOS晶體管的
漏電壓下降，則第3PMOS晶體管的源電壓隨之下降。這樣，第3PMOS 晶體管的柵電壓被固定為第1偏置電壓，所以流過第1NMOS晶體管和 第3PMOS晶體管的電流減小，基于第1電阻器的電壓下降量減小。結(jié)果， 從第1輸出端子輸出的差分電壓信號的電平進一步下降。另一方面，如 果從第2輸出端子輸出的差分電壓信號的電平、即第4PMOS晶體管的漏 電壓上升，則第4PMOS晶體管的源電壓隨之上升。這樣，第4PMOS晶 體管的柵電壓被固定為第1偏置電壓，所以流過第2NMOS晶體管和第 4PMOS晶體管的電流增大，基于第2電阻器的電壓下降量增大。結(jié)果， 從第2輸出端子輸出的差分電壓信號的電平進一步上升。這樣，在源跟 隨器中，借助第3PMOS晶體管和第4PMOS晶體管的作用，正轉(zhuǎn)放大被 增強，正轉(zhuǎn)放大增益增大。
因此，根據(jù)該第5信號轉(zhuǎn)換電路，不必增大第1電阻器的電阻值和 第2電阻器的電阻值，即可增大增益。并且，根據(jù)該第5信號轉(zhuǎn)換電路， 由于電流增大即晶體管尺寸(柵寬度/柵長度)的增大，不必增大差分放 大器的晶體管(第1PM0S晶體管和第2PMOS晶體管)及源跟隨器的晶 體管(第1NM0S晶體管和第2NMOS晶體管)的互導(dǎo)，即可增大增益。 因此，根據(jù)該第5信號轉(zhuǎn)換電路，可以減小高速特性的降低、電路面積 的增大和消耗功率的增大，并且可以增大增益，可以減小差分電壓信號 的信號質(zhì)量的下降。
本發(fā)明的第6信號轉(zhuǎn)換電路的特征在于，在上述第5信號轉(zhuǎn)換電路 中，還具有(10)第3NMOS晶體管，其具有連接至第1輸出端子的源 電極、連接至第1輸入端子的柵電極、和漏電極；(11)第4NMOS晶體 管，其具有連接至第2輸出端子的源電極、連接至第2輸入端子的柵電 極、和漏電極；(12)第5PMOS晶體管，其具有與第3NMOS晶體管的 漏電極連接的漏電極、被輸入第2偏置電壓的柵電極、和連接到高電位 側(cè)的電源的源電極；(13)第6PMOS晶體管，其具有與第4NMOS晶體 管的漏電極連接的漏電極、被輸入第2偏置電壓的柵電極、和連接到高
電位側(cè)的電源的源電極。
該第6信號轉(zhuǎn)換電路除了由第1NM0S晶體管、第2NMOS晶體管、 第3PMOS晶體管和第4PMOS晶體管構(gòu)成，用于上述的正轉(zhuǎn)放大增益的 放大的第1源跟隨器之外，還具有第2源跟隨器，其由第3NMOS晶體 管、第4NMOS晶體管、第5PMOS晶體管和第6PMOS晶體管構(gòu)成，用
于進行正轉(zhuǎn)放大。
在第1源跟隨器中，為了進行正轉(zhuǎn)放大增益的放大，在第1NMOS 晶體管和第2NMOS晶體管的低電位側(cè)分別插入有第3PMOS晶體管和第 4PMOS晶體管，所以可動作的差分電壓信號的電平下限值比第1偏置電 壓值(例如低電位側(cè)的電源電壓值)低PMOS晶體管的閾值和NMOS晶 體管的閾值的相加值的量。在此，當(dāng)發(fā)生伴隨低功耗化的電源電壓絕對 值下降、伴隨結(jié)溫上升的晶體管閾值的增大等時，在第1源跟隨器中， 可動作的差分電壓信號的電平下限值有可能在差分放大器的可動作的差 分電壓信號的電平上限值即PMOS晶體管的閾值以上。即，有可能不存 在差分放大器和第1源跟隨器雙方動作的模式。
另一方面，在第2源跟隨器中，第5PMOS晶體管和第6PMOS晶體 管分別插入于第3NMOS晶體管和第4NMOS晶體管的高電位側(cè)，所以可 動作的差分電壓信號的電平下限值比第2偏置電壓值(例如低電位側(cè)的 電源電壓值)高NMOS晶體管的閾值的量。在此，在CMOS器件中，可 以構(gòu)成邏輯電路、例如逆變器是其必要條件，所以電源電壓絕對值大于 NMOS晶體管的閾值和PMOS晶體管的閾值的相加值。因此，在第2源 跟隨器中，即使發(fā)生電源電壓絕對值的下降或晶體管的閾值增大等，可 動作的差分電壓信號的電平下限值也不會達到差分放大器的可動作的差 分電壓信號的電平上限值以上。即，存在差分放大器和第2源跟隨器雙 方動作的模式。因此，根據(jù)該第6信號轉(zhuǎn)換電路，可以借助第1源跟隨 器的作用來增大增益，并且可以借助第2源跟隨器的作用來實現(xiàn)輸入軌 到軌動作。
如以上說明的那樣，根據(jù)本發(fā)明的信號轉(zhuǎn)換電路，可以減小電路面 積，減小消耗電流，并且可以實現(xiàn)高速動作。


圖1是包括本發(fā)明的第1實施方式涉及的信號轉(zhuǎn)換電路的軌到軌式
差分放大電路的結(jié)構(gòu)圖。
圖2是本發(fā)明的第1實施方式涉及的信號轉(zhuǎn)換電路的電路圖。
圖3是表示信號轉(zhuǎn)換電路的輸入同相電壓和輸出同相電壓的關(guān)系的
曲線圖。
圖4是本發(fā)明的第2實施方式涉及的信號轉(zhuǎn)換電路的電路圖。 圖5是本發(fā)明的第3實施方式涉及的信號轉(zhuǎn)換電路的電路圖。 圖6是本發(fā)明的第4實施方式涉及的信號轉(zhuǎn)換電路的電路圖。 圖7是本發(fā)明的第5實施方式涉及的信號轉(zhuǎn)換電路的電路圖。 圖8是本發(fā)明的第6實施方式涉及的信號轉(zhuǎn)換電路的電路圖。 標(biāo)號說明
1軌到軌電路；2、 30、 2A、 2B、 30A、 30B信號轉(zhuǎn)換電路；4差分 放大電路；5第1輸入端子；6第2輸入端子；7第1輸出端子；8第2 輸出端子；10、 40差分放大部；11、41第1電阻器；12、 42第2電阻器； 14、 52第1NM0S晶體管；16、 54第2NMOS晶體管；18、 48電流源； 20、 50、 20A、 20B、 50A、 50B源跟隨器部；22、 44第lPMOS晶體管； 24、 46第2PMOS晶體管；23、 58第3NMOS晶體管；25、 59第4NMOS 晶體管；26、53第3PMOS晶體管；27、55第4PMOS晶體管；28第5NMOS 晶體管；29第6NMOS晶體管；56第5PMOS晶體管；57第6PMOS晶 體管；INp、 INn差分電壓信號；OUTlp、 OUTln、 OUT2p、 OUT2n差分 電壓信號。
具體實施例方式
以下，參照

涉及信號轉(zhuǎn)換電路的本發(fā)明的實施方式。在可 能的情況下，對相同部分賦予相同標(biāo)號。 [第1實施方式]
圖1是包括本發(fā)明的第1實施方式涉及的信號轉(zhuǎn)換電路的軌到軌式
差分放大電路的結(jié)構(gòu)圖。該軌到軌電路1是獲取較寬的同相電壓范圍的 輸入信號，并進行預(yù)定的放大后輸出的差分放大電路，例如用于LVDS 的接收裝置中。軌到軌電路l包括信號轉(zhuǎn)換電路2，其把所輸入的差分 電壓信號的同相電壓電平轉(zhuǎn)換為預(yù)定的同相電壓電平；差分放大電路4， 其將被轉(zhuǎn)換為預(yù)定的同相電壓電平的轉(zhuǎn)換差分電壓信號放大。
信號轉(zhuǎn)換電路2的第1輸入端子5和第2輸入端子6分別被輸入差 分電壓信號INp和INn。信號轉(zhuǎn)換電路2把該差分電壓信號INp和INn 的同相電壓電平轉(zhuǎn)換為預(yù)定的同相電壓電平，并分別作為差分電壓信號 OUTlp和OUTln從第1輸出端子7和第2輸出端子8輸出。差分放大電 路4分別獲取差分電壓信號OUTlp和OUTln，進行電壓放大并輸出放大 后的差分電壓信號OUTlp和OUTln。
圖2是本發(fā)明的第1實施方式涉及的信號轉(zhuǎn)換電路2的電路圖。信 號轉(zhuǎn)換電路2具有進行差分放大動作的差分放大器部10、和進行源跟隨 動作的源跟隨器部20。
差分放大器部10由第1NM0S晶體管14和第2NMOS晶體管16構(gòu) 成，還具有第1電阻器11、第2電阻器12和電流源18。第1電阻器11 的一端連接到高電位側(cè)的電源Vdd，另一端連接到第1輸出端子7。第2 電阻器12的一端連接到高電位側(cè)的電源Vdd，另一端連接到第2輸出端 子8。第1NMOS晶體管14的漏電極連接到第1輸出端子7，源電極連 接到電流源18，柵電極連接到第2輸入端子6。第2NMOS晶體管16的 漏電極連接到第2輸出端子8，源電極連接到電流源18，柵電極連接到 第1輸入端子5。電流源18設(shè)在第1NMOS晶體管14的源電極及第 2NMOS晶體管16的源電極與低電位側(cè)的電源Vss之間，用于產(chǎn)生恒定 電流Iss。
源跟隨器部20具有作為源跟隨器而動作的第1PMOS晶體管22和第 2PMOS晶體管24。更加具體地講，第1PMOS晶體管22的源電極連接 到第1輸出端子7，柵電極連接到第1輸入端子5，漏電極連接到低電位 側(cè)的電源Vss。第2PMOS晶體管24的源電極連接到第2輸出端子8，柵 電極連接到第2輸入端子6，漏電極連接到低電位側(cè)的電源Vss。另夕卜，
在圖2中為了方便，分開示出第2NMOS晶體管16的柵電極所連接的第 1輸入端子5、和第1PMOS晶體管22的柵電極所連接的第1輸入端子5， 但它們是同一端子。關(guān)于第1NMOS晶體管14的柵電極所連接的第2輸 入端子6、和第2PMOS晶體管24的柵電極所連接的第2輸入端子6也 相同。
下面，說明信號轉(zhuǎn)換電路2的動作。圖3是表示信號轉(zhuǎn)換電路2中 的輸入同相電壓和輸出同相電壓的關(guān)系的曲線圖。在此，把第1電阻器 11和第2電阻器12的電阻值表示為R。并且，把第1NMOS晶體管14 和第2NMOS晶體管16的閾值表示為Vthn，把第1PMOS晶體管22和第 2PMOS晶體管24的閾值表示為Vthp。另外，把基于輸入到第1輸入端 子5的差分電壓信號INp和輸入到第2輸入端子6的差分電壓信號INn 的輸入同相電壓的電平表示為Vic，把基于從第1輸出端子7輸出的差分 電壓信號OUTlp和從第2輸出端子8輸出的差分電壓信號OUTln的輸 出同相電壓的電平表示為Voc。信號轉(zhuǎn)換電路2在以下區(qū)域中分別進行不 同的動作，(0輸入同相電壓電平Vic在Vdd-Vthp以上Vdd以下的區(qū)域 A， (ii)輸入同相電壓電平Vic在Vss以上Vthn以下的區(qū)域B， (iii)輸 入同相電壓電平Vic在Vthn以上Vdd-Vthp以下的區(qū)域C。以下，說明信 號轉(zhuǎn)換電路2在各個區(qū)域中的動作。
(0輸入同相電壓電平Vic在Vdd-Vthp以上Vdd以下(區(qū)域A) 的情況，差分放大器部10的第1NMOS晶體管14和第2NMOS晶體管 16動作，源跟隨器部20不動作。該情況時，輸出同相電壓電平Voc可以 利用下式(1)表示。
式(1)
K。Cd-^ …(i)
2
從第1輸出端子7和第2輸出端子8分別輸出上述電平的同相電壓 的差分電壓信號OUTlp和OUTln。
(ii)輸入同相電壓電平Vic在Vss以上Vthn以下(區(qū)域B)的情 況，源跟隨器部20的第1PMOS晶體管22和第2PMOS晶體管24動作， 差分放大器部10不動作。該情況時，第1PMOS晶體管22和第2PMOS
晶體管24構(gòu)成源跟隨器電路，所以輸出同相電壓電平Voc可以利用下式 (2)表示。 式(2)
Fbc = ni 7-A+Pi:c+聊 …(2)
其中，A表示被輸入了上述電平的差分電壓信號的第1PM0S晶體管 22或第2PMOS晶體管24的過驅(qū)動(over drive)電壓，I表示從這種PMOS 晶體管的漏電極側(cè)流向源電極側(cè)的電流的值。從第1輸出端子7和第2 輸出端子8分別輸出上述電平的同相電壓的差分電壓信號OUTlp和 OUTln。另外，電流I可以利用下式(3)表示。
式(3)
其中，(3p表示電流放大率。根據(jù)式(2)和式(3)，過驅(qū)動電壓A可 以利用下式(4)表示。 式(4)
力+ 2姊,—We - KAp) -1 ,、
踏
(iii)輸入同相電壓電平Vic在Vthn以上Vdd-Vthp以下(區(qū)域C) 的情況，差分放大器部10和源跟隨器部20均動作。S卩，差分放大器部 10和源跟隨器部20向第1輸出端子7提供分別與輸入信號是相同符號的 變位電壓，向第2輸出端子8提供分別與輸入信號是相同符號的變位電 壓，使第1輸出端子7和第2輸出端子8相互協(xié)作動作并產(chǎn)生差分電壓 信號OUTlp和OUTln。利用該差分電壓信號OUTlp和OUTln確定輸 出同相電壓電平Voc。
另外，在信號轉(zhuǎn)換電路2中，電流源18、第1電阻器11、第2電阻 器12、第1NMOS晶體管14、第2NMOS晶體管16、第1PMOS晶體管 22和第2PMOS晶體管24的尺寸和值分別滿足上述的式(1) (4)， 而且被調(diào)整為使輸出同相電壓電平Voc進入差分放大電路4的動作區(qū)域。
如上所述，在信號轉(zhuǎn)換電路2中，當(dāng)?shù)?輸入端子5和第2輸入端 子6分別被輸入差分電壓信號INp和INn時，根據(jù)輸入同相電壓電平Vic、 即差分電壓信號INp和INn的電平，進行以下任一模式的動作，即，僅 差分放大器部10動作，差分放大器部10和源跟隨器部20雙方動作，僅 源跟隨器部20動作。當(dāng)輸入同相電壓電平Vic在僅差分放大器部10動 作的區(qū)域A與差分放大器部10和源跟隨器部20動作的區(qū)域C的邊界、 即Vdd-Vthp附近變動時，隨著差分放大器部10和源跟隨器部20中的一 方的動作增強，另一方的動作減弱。當(dāng)輸入同相電壓電平Vic在僅源跟 隨器部20動作的區(qū)域B與差分放大器部10和源跟隨器部20動作的區(qū)域 C的邊界、即電壓Vthn附近變動時，隨著差分放大器部10和源跟隨器 部20中的一方的動作增強，另一方的動作減弱。因此，相對于從Vss到 Vdd的輸入同相電壓電平Vic的變化，可以獲得平滑且連續(xù)的輸出同相電 壓電平Voc。
構(gòu)成信號轉(zhuǎn)換電路2的差分放大器部10和源跟隨器部20，與由兩 個差分放大器電路構(gòu)成的電路相比，由于元件數(shù)量少，所以能夠減小電 路面積，并且減小消耗電流。并且，源跟隨器部20的第1PMOS晶體管 22和第2PMOS晶體管24將差分電壓信號INp和INn正轉(zhuǎn)放大，所以與 反轉(zhuǎn)放大電路相比，負荷電容減小，可以實現(xiàn)高速動作。另外，源跟隨 器的動作速度不依賴于第1PM0S晶體管22和第2PMOS晶體管24的尺 寸，所以能夠在保持電路的高速性的狀態(tài)下，減小第1PMOS晶體管22 和第2PMOS晶體管24的尺寸。結(jié)果，可以減小輸入電容，實現(xiàn)高速動 作的信號轉(zhuǎn)換電路2。 [第2實施方式]
下面，說明本發(fā)明的第2實施方式。圖4是本發(fā)明的第2實施方式 涉及的信號轉(zhuǎn)換電路的電路圖。信號轉(zhuǎn)換電路30與前面敘述的信號轉(zhuǎn)換 電路2同樣地，是用于軌到軌式差分放大電路的電路，把所輸入的差分 電壓信號的同相電壓電平轉(zhuǎn)換為預(yù)定的同相電壓電平。信號轉(zhuǎn)換電路30 的第1輸入端子31和第2輸入端子32分別被輸入差分電壓信號INp和 INn。信號轉(zhuǎn)換電路30把該差分電壓信號INp和INn的同相電壓電平轉(zhuǎn) 換為預(yù)定的同相電壓電平，并分別作為差分電壓信號OUT2p和OUT2n 從第1輸出端子33和第2輸出端子34輸出。圖1所示的差分放大電路4
分別獲取差分電壓信號OUT2p和OUT2n，進行電壓放大并輸出放大后的 差分電壓信號OUT2p和OUT2n。
信號轉(zhuǎn)換電路30形成在p型半導(dǎo)體基板上，具有進行差分放大動作 的差分放大器部40、和進行源跟隨動作的源跟隨器部50。
差分放大器部40由第1PMOS晶體管44和第2PMOS晶體管46構(gòu) 成，還具有第1電阻器41、第2電阻器42和電流源48。第1電阻器41 的一端連接到低電位側(cè)的電源Vss，另一端連接到第1輸出端子33。第2 電阻器42的一端連接到低電位側(cè)的電源Vss，另一端連接到第2輸出端 子34。第1PMOS晶體管44的漏電極連接到第1輸出端子33，源電極連 接到電流源48，柵電極連接到第2輸入端子32。第2PMOS晶體管46的 漏電極連接到第2輸出端子34，源電極連接到電流源48，柵電極連接到 第1輸入端子31。電流源48設(shè)在第1PMOS晶體管44的源電極及第 2PMOS晶體管46的源電極與高電位側(cè)的電源Vdd之間，用于產(chǎn)生恒定 電流Iss。
源跟隨器部50具有作為源跟隨器而動作的第1NMOS晶體管52和 第2NMOS晶體管54。更加具體地講，第1NMOS晶體管52的源電極連 接到第1輸出端子33，柵電極連接到第l輸入端子31，漏電極連接到高 電位側(cè)的電源Vdd。第2NMOS晶體管54的源電極連接到第2輸出端子 34，柵電極連接到第2輸入端子32，漏電極連接到高電位側(cè)的電源Vdd。 另外，在圖4中為了方便，分開示出第2PMOS晶體管46的柵電極所連 接的第1輸入端子31、和第1NMOS晶體管52的柵電極所連接的第1輸 入端子31，但它們是同一端子。關(guān)于第1PMOS晶體管44的柵電極所連 接的第2輸入端子32、和第2NMOS晶體管54的柵電極所連接的第2輸 入端子32也相同。
下面，說明信號轉(zhuǎn)換電路30的動作。在此，把第1電阻器41和第 2電阻器42的電阻值表示為R。并且，把第1PMOS晶體管44和第2PMOS 晶體管46的閾值表示為Vthp，把第1NMOS晶體管52和第2NMOS晶 體管54的閾值表示為Vthn。另外，把基于輸入到第1輸入端子31的差 分電壓信號INp和輸入到第2輸入端子32的差分電壓信號INn的輸入同 相電壓的電平表示為Vic，把基于從第1輸出端子33輸出的差分電壓信
號OUT2p和從第2輸出端子34輸出的差分電壓信號OUT2n的輸出同相 電壓的電平表示為Voc。信號轉(zhuǎn)換電路30在以下區(qū)域中分別進行不同的 動作，(i)輸入同相電壓電平Vic在Vss以上Vthn以下的區(qū)域，(ii)輸 入同相電壓電平Vic在Vdd-Vthp以上Vdd以下的區(qū)域，(iii)輸入同相 電壓電平Vic在Vthn以上Vdd-Vthp以下的區(qū)域。以下，說明信號轉(zhuǎn)換 電路30在各個區(qū)域中的動作。
(i) 輸入同相電壓電平Vic在Vss以上Vthn以下的情況，差分放大 器部40的第1PMOS晶體管44和第2PMOS晶體管46動作，源跟隨器 部50不動作。該情況時，輸出同相電壓電平Voc可以利用下式(5)表
不o
式(5)
<formula>formula see original document page 21</formula>(5)
從第1輸出端子33和第2輸出端子34分別輸出上述電平的同相電 壓的差分電壓信號OUT2p和OUT2n。
(ii) 輸入同相電壓電平Vic在Vdd-Vthp以上Vdd以下的情況，源 跟隨器部50的第1NMOS晶體管52和第2NMOS晶體管54動作，差分 放大器部40不動作。該情況時，第1NMOS晶體管52和第2NMOS晶體 管54構(gòu)成源跟隨器電路，所以輸出同相電壓電平Voc可以利用下式(6)表不。
式(6)
<formula>formula see original document page 21</formula>…(6)
其中，A表示被輸入了上述電平的差分電壓信號的第1NMOS晶體管 52或第2NMOS晶體管54的過驅(qū)動電壓，I表示從這種NMOS晶體管的 漏電極側(cè)流向源電極側(cè)的電流的值。從第1輸出端子33和第2輸出端子 34分別輸出上述電平的同相電壓的差分電壓信號OUT2p和OUT2n。另 外，電流I可以利用下式(7)表示。
式(7)
<formula>formula see original document page 21</formula> 其中，Pn表示電流放大率。根據(jù)式(6)和式(7)，過驅(qū)動電壓A可 以利用下式(8)表示。 式(8)
(iii)輸入同相電壓電平Vic在Vthn以上Vdd-Vthp以下的情況， 差分放大器部40和源跟隨器部50均動作。即，差分放大器部40和源跟 隨器部50向第1輸出端子33提供分別與輸入信號是相同符號的變位電 壓，向第2輸出端子34提供分別與輸入信號是相同符號的變位電壓，使 第1輸出端子33和第2輸出端子34相互協(xié)作動作并產(chǎn)生差分電壓信號 OUT2p和OUT2n。利用該差分電壓信號OUT2p和OUT2n確定輸出同相 電壓電平Voc。
另外，在信號轉(zhuǎn)換電路30中，電流源48、第1電阻器41、第2電 阻器42、第1PM0S晶體管44、第2PMOS晶體管46、第1NMOS晶體 管52和第2NMOS晶體管54的尺寸和值分別符合上述的式(5) (8)， 而且被調(diào)整為使輸出同相電壓電平Voc進入差分放大電路4的動作區(qū)域。
如上所述，在信號轉(zhuǎn)換電路30中，當(dāng)?shù)?輸入端子31和第2輸入 端子32分別被輸入差分電壓信號INp和INn時，根據(jù)輸入同相電壓電平 Vic、即差分電壓信號INp和INn的電平，進行以下任一模式的動作，艮口， 僅差分放大器部40動作，差分放大器部40和源跟隨器部50雙方動作， 僅源跟隨器部50動作。當(dāng)輸入同相電壓電平Vic在僅差分放大器部40 動作的區(qū)域與差分放大器部40和源跟隨器部50動作的區(qū)域的邊界、即 Vthn附近變動時，隨著差分放大器部40和源跟隨器部50中的一方的動 作增強，另一方的動作減弱。當(dāng)輸入同相電壓電平Vic在僅源跟隨器部 50動作的區(qū)域與差分放大器部40及源跟隨器部50動作的區(qū)域的邊界、 即Vdd-Vthp附近變動時，隨著差分放大器部40和源跟隨器部50中的一 方的動作增強，另一方的動作減弱。因此，相對于從Vss到Vdd的輸入 同相電壓電平Vic的變化，可以獲得平滑且連續(xù)的輸出同相電壓電平Voc。
構(gòu)成信號轉(zhuǎn)換電路30的差分放大器部40和源跟隨器部50，與由兩 個差分放大器電路構(gòu)成的電路相比，由于元件數(shù)量少，所以能夠減小電
路面積，并且減小消耗電流。并且，源跟隨器部50的第1NMOS晶體管
52和第2NMOS晶體管54將差分電壓信號INp和INn正轉(zhuǎn)放大，所以與 反轉(zhuǎn)放大電路相比，負荷電容減小，可以實現(xiàn)高速動作。另外，源跟隨 器的動作速度不依賴于第1NMOS晶體管52和第2NMOS晶體管54的尺 寸，所以能夠在保持電路的高速性的狀態(tài)下，減小第1NMOS晶體管52 和第2NMOS晶體管54的尺寸。結(jié)果，可以減小輸入電容，實現(xiàn)高速動 作的信號轉(zhuǎn)換電路30。
另外，信號轉(zhuǎn)換電路30形成在p型半導(dǎo)體基板上，所以對于第 1PMOS晶體管44和第2PMOS晶體管46,不需要考慮基板偏置效應(yīng)。 因此，可以擴大差分放大器部40的可動作范圍，因而在縮小源跟隨器部 50的動作電壓范圍的情況下，即提高源跟隨器部50的第1NMOS晶體管 52和第2NMOS晶體管54的閾值的情況下，也能夠充分保證信號轉(zhuǎn)換電 路30的動作。通過提高第1NMOS晶體管52和第2NMOS晶體管54的 閾值，可以減小源跟隨器部50中消耗的功率。結(jié)果，可以進一步減小信 號轉(zhuǎn)換電路30的消耗功率。
圖5是本發(fā)明的第3實施方式涉及的信號轉(zhuǎn)換電路的電路圖。圖5 所示的信號轉(zhuǎn)換電路2A構(gòu)成為具有源跟隨器部20A,以取代信號轉(zhuǎn)換電 路2中的源跟隨器部20，這一點與第1實施方式不同。信號轉(zhuǎn)換電路2A 的其他結(jié)構(gòu)與信號轉(zhuǎn)換電路2相同。
源跟隨器部20A相對源跟隨器部20而言，還具有第3NMOS晶體管 23和第4NMOS晶體管25，這一點與源跟隨器部20不同。源跟隨器部 20A的其他結(jié)構(gòu)與源跟隨器部20相同。
第3NMOS晶體管23的漏電極連接到第1輸出端子7，第3NMOS 晶體管23的源電極連接到第1PMOS晶體管22的源電極。第3NMOS晶 體管23的柵電極被輸入第1偏置電壓。在本實施方式中，第1偏置電壓 是高電位側(cè)的電源Vdd的電壓。第1PMOS晶體管22的漏電極連接到低 電位側(cè)的電源Vss，第1PM0S晶體管22的柵電極連接到第1輸入端子5。
同樣，第4NMOS晶體管25的漏電極連接到第2輸出端子8，第
4NMOS晶體管25的源電極連接到第2PMOS晶體管24的源電極。第 4NMOS晶體管25的柵電極被輸入第1偏置電壓。第2PMOS晶體管24 的漏電極連接到低電位側(cè)的電源Vss，第2PMOS晶體管24的柵電極連 接到第2輸入端子6。
另外，優(yōu)選第1PMOS晶體管22的背柵(back gate)端子連接到第 1PMOS晶體管22的源電極，優(yōu)選第2PMOS晶體管24的背柵端子連接 到第2PMOS晶體管24的源電極。這樣，通過使PMOS晶體管的背柵端 子連接到源端子，從而可以相對于輸入到柵電極的電壓，增大導(dǎo)通電阻 的變化。
下面，說明信號轉(zhuǎn)換電路2A的動作。信號轉(zhuǎn)換電路2A與第1實施 方式的信號轉(zhuǎn)換電路2相同，當(dāng)?shù)?輸入端子5和第2輸入端子6分別 被輸入差分電壓信號INp和INn時，根據(jù)輸入同相電壓電平Vic、即差分 電壓信號INp禾Q INn的電壓電平進行以下動作。在此，Vthn2表示第 3NMOS晶體管23和第4NMOS晶體管25各自的閾值。
(i) 當(dāng)輸入同相電壓電平Vic在Vdd-Vthp-Vthn2以上Vdd以下(相 當(dāng)于圖3中的區(qū)域A)時，差分放大器部10動作，源跟隨器部20A不動 作，所以輸出同相電壓電平Voc由差分放大器部10確定。
(ii) 當(dāng)輸入同相電壓電平Vic在Vss以上Vthn以下(相當(dāng)于圖3 中的區(qū)域B)時，源跟隨器部20A動作，差分放大器部10不動作，所以 輸出同相電壓電平Voc由源跟隨器部20A確定。
(iii) 當(dāng)輸入同相電壓電平Vic在Vthn以上Vdd-Vthp-Vthn2以下(相 當(dāng)于圖3中的區(qū)域C)時，差分放大器部10和源跟隨器部20A均動作， 所以輸出同相電壓電平Voc由差分放大器部10和源跟隨器部20A雙方確 定。
下面，具體說明源跟隨器部20A的動作。在上述的(ii)和(iii)中， 在源跟隨器部20A動作時，如果輸入到第1輸入端子5的差分電壓信號 INp的電壓電平上升，則第1PM0S晶體管22的柵一源間電壓的絕對值 減小，第1PM0S晶體管22的漏一源間的導(dǎo)通電阻值增大。這樣，在第 1PM0S晶體管22的漏一源間以及第3NMOS晶體管23的漏一源間流過
的電流減小，基于第l電阻器ll的電壓下降量減小。結(jié)果，從第l輸出 端子7輸出的差分電壓信號OUTlp的電壓電平上升。
另一方面，由于輸入到第2輸入端子6的差分電壓信號INn的電壓 電平下降，所以第2PMOS晶體管24的柵一源間電壓的絕對值增大，第 2PMOS晶體管24的漏一源間的導(dǎo)通電阻值減小。這樣，在第2PM0S晶 體管24的漏一源間以及第4NMOS晶體管25的漏一源間流過的電流增 大，基于第2電阻器12的電壓下降量增大。結(jié)果，從第2輸出端子8輸 出的差分電壓信號OUTln的電壓電平下降。由此，在源跟隨器部20A中 進行正轉(zhuǎn)放大動作。
如上所述，如果從第1輸出端子7輸出的差分電壓信號OUTlp的電 壓電平、即第3NMOS晶體管23的漏電壓上升，則第3NMOS晶體管23 的源電壓隨之上升，第3NMOS晶體管23的柵一源間電壓的絕對值減小。 這樣，第3NMOS晶體管23的漏一源間的導(dǎo)通電阻值增大，在第1PMOS 晶體管22的漏一源間以及第3NMOS晶體管23的漏一源間流過的電流 進一步減小，基于第1電阻器ll的電壓下降量進一步減小。結(jié)果，從第 1輸出端子7輸出的差分電壓信號OUTlp的電壓電平進一步上升。
另一方面，由于從第2輸出端子8輸出的差分電壓信號OUTln的電 壓電平、即第4NMOS晶體管25的漏電壓下降，所以第4NMOS晶體管 25的源電壓隨之下降，第4NMOS晶體管25的柵一源間電壓的絕對值增 大。這樣，第4NMOS晶體管25的漏一源間的導(dǎo)通電阻值減小，在第 2PMOS晶體管24的漏一源間以及第4NMOS晶體管25的漏一源間流過 的電流進一步增大，基于第2電阻器12的電壓下降量進一步增大。結(jié)果， 在從第2輸出端子8輸出的差分電壓信號OUTln的電壓電平進一步下降。 這樣，在源跟隨器部20A中，正轉(zhuǎn)放大被增強，正轉(zhuǎn)放大增益增大。
同樣，在源跟隨器部20A中，在輸入到第1輸入端子5的差分電壓 信號INp的電壓電平下降、輸入到第2輸入端子6的差分電壓信號INn 的電壓電平上升時，正轉(zhuǎn)放大被增強，以使得從第1輸出端子7輸出的 差分電壓信號OUTlp的電壓電平下降，使得從第2輸出端子8輸出的差 分電壓信號OUTln的電壓電平上升。
這樣，在第3實施方式的信號轉(zhuǎn)換電路2A中，由于具有差分放大器
部10和源跟隨器部20A,所以能夠根據(jù)輸入到第1輸入端子5和第2輸 入端子6的差分電壓信號的電壓電平，進行以下任一模式的動作，艮P， 僅差分放大器部10動作，差分放大器部10和源跟隨器部20A雙方動作， 僅源跟隨器部20A動作，可以獲得與第1實施方式相同的優(yōu)點。
另外，在第3實施方式的信號轉(zhuǎn)換電路2A中，基于源跟隨器部20A 中的第1PM0S晶體管22和第2PM0S晶體管24的正轉(zhuǎn)放大，借助于第 3NMOS晶體管23和第4NMOS晶體管25的作用而增強。因此，根據(jù)第 3實施方式的信號轉(zhuǎn)換電路2A，不必增大第1電阻器11的電阻值和第2 電阻器12的電阻值，即可增大增益。并且，根據(jù)第3實施方式的信號轉(zhuǎn) 換電路2A，通過電流增大即晶體管尺寸(柵寬度/柵長度)的增大，不必 增大差分放大器部10的晶體管(第1NM0S晶體管14和第2NMOS晶體 管16)和源跟隨器部20的晶體管(第1PM0S晶體管22和第2PMOS晶 體管24)的互導(dǎo)，即可增大增益。因此，根據(jù)第3實施方式的信號轉(zhuǎn)換 電路2A，可以增大增益，且不會降低高速特性，不會大幅增大電路面積 和消耗功率。
根據(jù)具有該第3實施方式的信號轉(zhuǎn)換電路2A的軌到軌電路1，由于 在輸入級具有高速而且高增益的信號轉(zhuǎn)換電路2A，所以可以減小差分電 壓信號的信號質(zhì)量下降。例如，可以縮短從軌到軌電路1輸出的差分電
壓信號的遷移時間(上升時間和下降時間)。結(jié)果，在軌到軌電路l的后 級的串一并行轉(zhuǎn)換電路和信號識別電路等中，可以減小同步信號間相位 的AC定時偏差。該效果在由于降低功耗即低電壓化引起差分電壓信號 的信號質(zhì)量下降的情況下具有很大的效果。 [第4實施方式]
圖6是本發(fā)明的第4實施方式涉及的信號轉(zhuǎn)換電路的電路圖。圖6 所示的信號轉(zhuǎn)換電路2B構(gòu)成為具有源跟隨器部20B，以取代信號轉(zhuǎn)換電 路2A中的源跟隨器部20A，這一點與第3實施方式不同。信號轉(zhuǎn)換電路 2B的其他結(jié)構(gòu)與信號轉(zhuǎn)換電路2A相同。
源跟隨器部20B相對于源跟隨器部20A而言還具有第3PMOS晶體
管26、第4PMOS晶體管27、第5NMOS晶體管28和第6NMOS晶體管 29，這一點與源跟隨器部20A不同。源跟隨器部20B的其他結(jié)構(gòu)與源跟 隨器部20A相同。
第3PMOS晶體管26的源電極連接到第3NMOS晶體管23的漏電極 和第1輸出端子7，第3PMOS晶體管26的柵電極連接到第1PMOS晶體 管22的柵電極和第1輸入端子5。第3PMOS晶體管26的漏電極連接到 第5NMOS晶體管28的漏電極，第5NMOS晶體管28的源電極連接到低 電位側(cè)的電源Vss。第5NMOS晶體管28的柵電極被輸入第2偏置電壓。 在本實施方式中，第2偏置電壓是高電位側(cè)的電源Vdd的電壓，但不限 于電源Vdd的電壓，只要是使第5NMOS晶體管28導(dǎo)通的電壓，不妨礙 源跟隨器動作的電壓即可。
同樣，第4PMOS晶體管27的源電極連接到第4NMOS晶體管25 的漏電極和第2輸出端子8，第4PMOS晶體管27的柵電極連接到第 2PMOS晶體管24的柵電極和第2輸入端子6。第4PMOS晶體管27的 漏電極連接到第6NMOS晶體管29的漏電極，第6NMOS晶體管29的源 電極連接到低電位側(cè)的電源Vss。第6NMOS晶體管29的柵電極被輸入 第2偏置電壓。
另外，優(yōu)選第3PMOS晶體管26的背柵端子連接到第3PMOS晶體 管26的源電極，優(yōu)選第4PMOS晶體管27的背柵端子連接到第4PMOS 晶體管27的源電極。這樣，通過使PMOS晶體管的背柵端子連接到源端 子，相對于輸入到柵電極的電壓，可以增大導(dǎo)通電阻的變化。在以下的 說明中，把由第1PMOS晶體管22、第2PMOS晶體管24、第3NMOS 晶體管23和第4NMOS晶體管25構(gòu)成的源跟隨器稱為第1源跟隨器部 20c，把由第3PMOS晶體管26、第4PMOS晶體管27、第5NMOS晶體 管28和第6NMOS晶體管29構(gòu)成的源跟隨器稱為第2源跟隨器部20d。
下面，說明信號轉(zhuǎn)換電路2B的動作。信號轉(zhuǎn)換電路2B與第3實施 方式的信號轉(zhuǎn)換電路2A相同，當(dāng)?shù)?輸入端子5和第2輸入端子6分別 被輸入差分電壓信號INp和INn時，根據(jù)輸入同相電壓電平Vic、即差分 電壓信號INp和INn的電壓電平進行以下動作。
(i) 當(dāng)輸入同相電壓電平Vic在Vdd-Vthp以上Vdd以下(相當(dāng)于 圖3中的區(qū)域A)時，差分放大器部10動作，源跟隨器部20B不動作， 所以輸出同相電壓電平Voc由差分放大器部IO確定。
(ii) 當(dāng)輸入同相電壓電平Vic在Vss以上Vthn以下(相當(dāng)于圖3 中的區(qū)域B)時，源跟隨器部20B動作，差分放大器部10不動作，所以 輸出同相電壓電平Voc由源跟隨器部20B確定。
(iii) 當(dāng)輸入同相電壓電平Vic在Vthn以上Vdd-Vthp以下(相當(dāng) 于圖3中的區(qū)域C)時，差分放大器部10和源跟隨器部20B均動作，所 以輸出同相電壓電平Voc由差分放大器部10和源跟隨器部20B雙方確 定。
下面，具體說明源跟隨器部20B的動作。另外，源跟隨器部20B中 的第1源跟隨器部20c的正轉(zhuǎn)放大動作與第3實施方式的源跟隨器部20A 相同。
當(dāng)在上述的(ii)和(iii)中，源跟隨器部20B中的第2源跟隨器部 20d動作時，如果輸入到第1輸入端子5的差分電壓信號INp的電壓電平 上升，則第3PMOS晶體管26的柵一源間電壓的絕對值減小，第3PM0S 晶體管26的漏一源間的導(dǎo)通電阻值增大。這樣，在第3PMOS晶體管26 的漏一源間以及第5NMOS晶體管28的漏一源間流過的電流減小，基于 第l電阻器ll的電壓下降量減小。結(jié)果，從第l輸出端子7輸出的差分 電壓信號OUTlp的電壓電平上升。
另一方面，由于輸入到第2輸入端子6的差分電壓信號INn的電壓 電平下降，所以第4PMOS晶體管27的柵一源間電壓的絕對值增大，第 4PMOS晶體管27的漏一源間的導(dǎo)通電阻值減小。這樣，在第4PMOS晶 體管27的漏一源間以及第6NMOS晶體管29的漏一源間流過的電流增 大，基于第2電阻器12的電壓下降量增大。結(jié)果，從第2輸出端子8輸 出的差分電壓信號OUTln的電壓電平下降。由此，在源跟隨器部20B中 的第2源跟隨器部20d中也進行正轉(zhuǎn)放大動作。
同樣，在源跟隨器部20B中的第2源跟隨器部20d中，當(dāng)輸入到第 1輸入端子5的差分電壓信號INp的電壓電平下降、輸入到第2輸入端子
6的差分電壓信號INn的電壓電平上升時，進行正轉(zhuǎn)放大動作，以使得從 第1輸出端子7輸出的差分電壓信號OUTlp的電壓電平下降，使得從第 2輸出端子8輸出的差分電壓信號OUTln的電壓電平上升。
源跟隨器部20B在第1輸入端子5和第2輸入端子6分別被輸入差 分電壓信號INp和INn時，根據(jù)輸入同相電壓電平Vic、即差分電壓信號 INp和INn的電壓電平進行以下動作。
(iv) 當(dāng)輸入同相電壓電平Vic在Vss以上Vdd-Vthp-Vthn2以下時， 源跟隨器部20B中的第1源跟隨器部20c和第2源跟隨器部20d均動作。
(v) 當(dāng)輸入同相電壓電平Vic在Vdd-Vthp-Vthn2以上Vdd-Vthp以 下時，源跟隨器部20B中的第2源跟隨器部20d動作，但第1源跟隨器 部20c不動作。
在此，在發(fā)生伴隨低功耗化的電源Vdd的電壓下降、伴隨結(jié)溫上升 的晶體管的閾值Vthn、 Vthn2、 Vthp增大等時，源跟隨器部20B中的第 1源跟隨器部20c的可動作的輸入同相電壓電平Vic的上限值 Vdd-Vthp-Vthn2有可能小于差分放大器部10的可動作的輸入同相電壓電 平Vic的下限值Vthn。 g卩，在第3實施方式的信號轉(zhuǎn)換電路2A中，不存 在差分放大器部10和源跟隨器部20A同時動作的輸入同相電壓區(qū)域，有 可能不能進行輸入軌到軌動作。此時的關(guān)系式利用式(9)表示。
Vdd-Vthp-Vthn2〈Vthn ...... (9)
如果差分放大器部10中的晶體管與源跟隨器部20B中的晶體管是相 同類型，則大致Vthn二Vthn2，所以上述式(9)利用下式(10)表示。 Vdd〈2Vthn+Vthp ...... (10)
根據(jù)上述式(10)，表示電源電壓小于晶體管閾值的3倍的值。 但是，在CMOS器件中，可以構(gòu)成邏輯電路、例如逆變器是其必要 條件，所以下述條件式成立。 德^Vthn+Vthp Vdd-Vthp^Vthn ...... (11)
根據(jù)上述式(11)可知，源跟隨器部20B中的第2源跟隨器部20d 的可動作的輸入同相電壓電平Vic的上限值Vdd-Vthp，大于差分放大器
部10的可動作的輸入同相電壓電平Vic的下限值Vthn。即，在第4實施 方式中，可知存在差分放大器部10和源跟隨器部20B中的第2源跟隨器 部20d同時動作的輸入同相電壓區(qū)域，能夠進行輸入軌到軌動作。
這樣，在第4實施方式的信號轉(zhuǎn)換電路2B中，由于具有差分放大器 部10和源跟隨器部20B，所以能夠根據(jù)輸入到第1輸入端子5和第2輸 入端子6的差分電壓信號的電壓電平，進行以下任一模式的動作，艮P， 僅差分放大器部10動作，差分放大器部10和源跟隨器部20B雙方動作， 僅源跟隨器部20B動作。并且，在第4實施方式的信號轉(zhuǎn)換電路2B中， 源跟隨器部20B中的第1源跟隨器部20c具有第3NMOS晶體管23和第 4NMOS晶體管25，所以能夠借助這些晶體管的作用而增強正轉(zhuǎn)放大， 可以增大正轉(zhuǎn)放大增益。因此，在第4實施方式的信號轉(zhuǎn)換電路2B中， 也能夠獲得與第3實施方式相同的優(yōu)點。
另外，根據(jù)第4實施方式的信號轉(zhuǎn)換電路2B，由于具有由第3PMOS 晶體管26、第4PMOS晶體管27、第5NMOS晶體管28和第6NMOS晶 體管29構(gòu)成的第2源跟隨器20d，所以即使由于伴隨低功耗化的低電源 電壓化和溫度變動，導(dǎo)致不存在差分放大器部10和源跟隨器部20B中的 第1源跟隨器部20c同時動作的輸入同相電壓區(qū)域，也存在差分放大器 部10和源跟隨器部20B中的第2源跟隨器部20d同時動作的輸入同相電 壓區(qū)域。因此，根據(jù)第4實施方式的信號轉(zhuǎn)換電路2B，可以進行輸入軌 到軌動作。
圖7是本發(fā)明的第5實施方式涉及的信號轉(zhuǎn)換電路的電路圖。圖7 所示的信號轉(zhuǎn)換電路30A構(gòu)成為具有源跟隨器部50A，以取代信號轉(zhuǎn)換 電路30中的源跟隨器部50,這一點與第2實施方式不同。信號轉(zhuǎn)換電路 30A的其他結(jié)構(gòu)與信號轉(zhuǎn)換電路30相同。
源跟隨器部50A相對于源跟隨器部50而言還具有第3PMOS晶體管 53、第4PMOS晶體管55，這一點與源跟隨器部50不同。源跟隨器部50A 的其他結(jié)構(gòu)與源跟隨器部50相同。
第3PMOS晶體管53的漏電極連接到第1輸出端子33，第3PMOS
晶體管53的源電極連接到第1NM0S晶體管52的源電極。第3PMOS晶 體管53的柵電極被輸入第1偏置電壓。在本實施方式中，第1偏置電壓 是低電位側(cè)的電源Vss的電壓。第1NMOS晶體管52的漏電極連接到高 電位側(cè)的電源Vdd，第1NMOS晶體管52的柵電極連接到第1輸入端子 31。
同樣，第4PMOS晶體管55的漏電極連接到第2輸出端子34,第 4PMOS晶體管55的源電極連接到第2NMOS晶體管54的源電極。第 4PMOS晶體管55的柵電極被輸入第1偏置電壓。第2NMOS晶體管54 的漏電極連接到高電位側(cè)的電源Vdd，第2NMOS晶體管54的柵電極連 接到第2輸入端子32。
另外，優(yōu)選第1NMOS晶體管52的背柵端子連接到第1NMOS晶體 管52的源電極，優(yōu)選第2NMOS晶體管54的背柵端子連接到第2NMOS 晶體管54的源電極。這樣，通過將NMOS晶體管的背柵端子連接到源 端子，相對于輸入到柵電極的電壓，可以增大導(dǎo)通電阻的變化。
下面，說明信號轉(zhuǎn)換電路30A的動作。信號轉(zhuǎn)換電路30A與第2實 施方式的信號轉(zhuǎn)換電路30相同，當(dāng)?shù)?輸入端子31和第2輸入端子32 分別被輸入差分電壓信號INp和INn時，根據(jù)輸入同相電壓電平Vic、即 差分電壓信號INp和INn的電壓電平進行以下動作。在此，Vthp2表示第 3PMOS晶體管53和第4PMOS晶體管55各自的閾值。
(i) 當(dāng)輸入同相電壓電平Vic在Vss以上Vthn+ Vthp2以下時，差 分放大器部40動作，源跟隨器部50A不動作，所以輸出同相電壓電平 Voc由差分放大器部40確定。
(ii) 當(dāng)輸入同相電壓電平Vic在Vdd-Vthp以上Vdd以下時，源跟 隨器部50A動作，差分放大器部40不動作，所以輸出同相電壓電平Voc 由源跟隨器部50A確定。
(iii) 當(dāng)輸入同相電壓電平Vic在Vthn+Vthp2以上Vdd-Vthp以下 時，差分放大器部40和源跟隨器部50A均動作，所以輸出同相電壓電平 Voc由差分放大器部40和源跟隨器部50A雙方確定。
下面，具體說明源跟隨器部50A的動作。當(dāng)在上述的(ii)和(iii)中，源跟隨器部50A動作時，如果輸入到第l輸入端子31的差分電壓信
號INp的電壓電平下降，則第1NM0S晶體管52的柵一源間電壓的絕對 值減小，第1NM0S晶體管52的漏一源間的導(dǎo)通電阻值增大。這樣，在 第1NMOS晶體管52的漏一源間以及第3PMOS晶體管53的漏一源間流 過的電流減小，基于第1電阻器41的電壓上升量減小。結(jié)果，從第l輸 出端子33輸出的差分電壓信號OUT2p的電壓電平下降。
另一方面，由于輸入到第2輸入端子32的差分電壓信號INn的電壓 電平上升，所以第2NMOS晶體管54的柵一源間電壓的絕對值增大，第 2NMOS晶體管54的漏一源間的導(dǎo)通電阻值減小。這樣，在第2NMOS 晶體管54的漏一源間以及第4PMOS晶體管55的漏一源間流過的電流增 大，基于第2電阻器42的電壓上升量增大。結(jié)果，從第2輸出端子34 輸出的差分電壓信號OUT2n的電壓電平上升。由此，在源跟隨器部50A 中進行正轉(zhuǎn)放大動作。
如上所述，如果從第1輸出端子33輸出的差分電壓信號OUT2p的 電壓電平、即第3PMOS晶體管53的漏電壓下降，則第3PMOS晶體管 53的源電壓隨之下降，第3PMOS晶體管53的柵一源間電壓的絕對值減 小。這樣，第3PMOS晶體管53的漏一源間的導(dǎo)通電阻值增大，在第 1NMOS晶體管52的漏一源間以及第3PMOS晶體管33的漏一源間流過 的電流進一步減小，基于第1電阻器41的電壓上升量進一步減小。結(jié)果， 從第1輸出端子33輸出的差分電壓信號OUT2p的電壓電平進一步下降。
另一方面，由于從第2輸出端子34輸出的差分電壓信號OUT2n的 電壓電平、即第4PMOS晶體管55的漏電壓上升，所以第4PMOS晶體 管55的源電壓隨之上升，第4PMOS晶體管55的柵一源間電壓的絕對值 增大。這樣，第4PMOS晶體管55的漏一源間的導(dǎo)通電阻值減小，在第 2NMOS晶體管54的漏一源間以及第4PMOS晶體管55的漏一源間流過 的電流進一步增大，基于第2電阻器42的電壓上升量進一步增大。結(jié)果， 從第2輸出端子34輸出的差分電壓信號OUT2n的電壓電平進一步上升。 這樣，在源跟隨器部50A中，正轉(zhuǎn)放大被增強，正轉(zhuǎn)放大增益增大。
同樣，在源跟隨器部50A中，當(dāng)輸入到第1輸入端子31的差分電壓 信號INp的電壓電平上升、輸入到第2輸入端子32的差分電壓信號INri 的電壓電平下降時，正轉(zhuǎn)放大被增強，以使得從第l輸出端子33輸出的 差分電壓信號OUT2p的電壓電平上升，使得從第2輸出端子34輸出的 差分電壓信號OUT2n的電壓電平下降。
這樣，在第5實施方式的信號轉(zhuǎn)換電路30A中，由于具有差分放大 器部40和源跟隨器部50A，所以能夠根據(jù)輸入到第1輸入端子31和第2 輸入端子32的差分電壓信號的電壓電平，進行以下任一模式的動作，即， 僅差分放大器部40動作，差分放大器部40和源跟隨器部50A雙方動作， 僅源跟隨器部50A動作，可以獲得與第2實施方式相同的優(yōu)點。
另外，在第5實施方式的信號轉(zhuǎn)換電路30A中，基于源跟隨器部50A 中的第1NM0S晶體管52和第2NMOS晶體管54的正轉(zhuǎn)放大，借助于第 3PMOS晶體管53和第4PMOS晶體管55的作用而增強。因此，根據(jù)第 5實施方式的信號轉(zhuǎn)換電路30A，不必增大第1電阻器41的電阻值和第 2電阻器42的電阻值，即可增大增益。并且，根據(jù)第5實施方式的信號 轉(zhuǎn)換電路30A，由于電流增大即晶體管尺寸(柵寬度/柵長度)的增大， 不必增大差分放大器部40的晶體管(第1PM0S晶體管44和第2PMOS 晶體管46)和源跟隨器部50A的晶體管(第1NM0S晶體管52和第 2NMOS晶體管54)的互導(dǎo)，即可增大增益。因此，根據(jù)第5實施方式 的信號轉(zhuǎn)換電路30A，可以增大增益，且不會降低高速特性，不會大幅 增大電路面積和消耗功率。
并且，根據(jù)第5實施方式的信號轉(zhuǎn)換電路30A，可以減小高速特性 的下降，而且可以增大增益，所以能夠減小差分電壓信號的信號質(zhì)量的 下降。
根據(jù)具有該第5實施方式的信號轉(zhuǎn)換電路30A的軌到軌電路1，由 于在輸入級具有高速而且高增益的信號轉(zhuǎn)換電路30A，所以可以減小差 分電壓信號的信號質(zhì)量的下降。例如，可以縮短從軌到軌電路1輸出的 差分電壓信號的遷移時間(上升時間和下降時間)。結(jié)果，在軌到軌電路 1的后級的串一并行轉(zhuǎn)換電路和信號識別電路等中，可以減小同步信號間 相位的AC定時偏差。該效果在由于降低功耗即低電壓化導(dǎo)致差分電壓
信號的信號質(zhì)量下降的情況下具有很大效果。 [第6實施方式]
圖8是本發(fā)明的第6實施方式涉及的信號轉(zhuǎn)換電路的電路圖。圖8 所示的信號轉(zhuǎn)換電路30B構(gòu)成為具有源跟隨器部50B，以取代信號轉(zhuǎn)換 電路30A中的源跟隨器部50A，這一點與第5實施方式不同。信號轉(zhuǎn)換 電路30B的其他結(jié)構(gòu)與信號轉(zhuǎn)換電路30A相同。
源跟隨器部50B相對于源跟隨器部50A而言還具有第3NMOS晶體 管56、第4NMOS晶體管57、第5PMOS晶體管58和第6PMOS晶體管 59，這一點與源跟隨器部50A不同。源跟隨器部50B的其他結(jié)構(gòu)與源跟 隨器部50A相同。
第3NMOS晶體管56的源電極連接到第3PMOS晶體管53的漏電極 和第1輸出端子33，第3NMOS晶體管56的柵電極連接到第1NMOS晶 體管52的柵電極和第1輸入端子31。第3NMOS晶體管56的漏電極連 接到第5PMOS晶體管58的漏電極，第5PMOS晶體管58的源電極連接 到高電位側(cè)的電源Vdd。第5PMOS晶體管5S的柵電極被輸入第2偏置 電壓。在本實施方式中，第2偏置電壓是低電位側(cè)的電源Vss的電壓， 但不限于電源Vss的電壓，只要是使第5NMOS晶體管58導(dǎo)通的電壓，
不妨礙源跟隨器動作的電壓即可。
同樣，第4NMOS晶體管57的源電極連接到第4PMOS晶體管55 的漏電極和第2輸出端子34，第4NMOS晶體管57的柵電極連接到第 2NMOS晶體管54的柵電極和第2輸入端子32。第4NMOS晶體管57 的漏電極連接到第6PMOS晶體管59的漏電極，第6PMOS晶體管59的 源電極連接到高電位側(cè)的電源Vdd。第6PMOS晶體管59的柵電極被輸 入第2偏置電壓。
另外，在以下的說明中，把由第1NMOS晶體管52、第2NMOS晶 體管54、第3PMOS晶體管53和第4PMOS晶體管55構(gòu)成的源跟隨器稱 為第1源跟隨器部50c，把由第3NMOS晶體管56、第4NMOS晶體管 57、第5PMOS晶體管58和第6PMOS晶體管59構(gòu)成的源跟隨器稱為第 2源跟隨器部50d。
下面，說明信號轉(zhuǎn)換電路30B的動作。信號轉(zhuǎn)換電路30B與第5實 施方式的信號轉(zhuǎn)換電路30A相同，當(dāng)?shù)?輸入端子31和第2輸入端子 32分別被輸入差分電壓信號INp和INn時，根據(jù)輸入同相電壓電平Vic、 即差分電壓信號INp和INn的電壓電平進行以下動作。
(i) 當(dāng)輸入同相電壓電平Vic在Vss以上Vthn以下時，差分放大器 部40動作，源跟隨器部50B不動作，所以輸出同相電壓電平Voc由差分 放大器部40確定。
(ii) 當(dāng)輸入同相電壓電平Vic在Vdd-Vthp以上Vdd以下時，源跟 隨器部50A動作，差分放大器部40不動作，所以輸出同相電壓電平Voc 由源跟隨器部50B確定。
(iii) 當(dāng)輸入同相電壓電平Vic在Vthn以上Vdd-Vthp以下時，差 分放大器部40和源跟隨器部50B均動作，所以輸出同相電壓電平Voc由 差分放大器部40和源跟隨器部50B雙方確定。
下面，具體說明源跟隨器部50B的動作。另外，源跟隨器部50B中 的第1源跟隨器部50c的正轉(zhuǎn)放大動作與第5實施方式的源跟隨器部50A 相同。
當(dāng)在上述的(ii)和(iii)中，源跟隨器部50B中的第2源跟隨器部 50d動作時，如果輸入到第1輸入端子31的差分電壓信號INp的電壓電 平下降，則第3NM0S晶體管56的柵一源間電壓的絕對值減小，第 3NMOS晶體管56的漏一源間的導(dǎo)通電阻值增大。這樣，在第3NMOS 晶體管56的漏一源間以及第5PMOS晶體管58的漏一源間流過的電流減 小，基于第1電阻器41的電壓上升量減小。結(jié)果，從第1輸出端子33 輸出的差分電壓信號OUT2p的電壓電平下降。
另一方面，由于輸入到第2輸入端子32的差分電壓信號INn的電壓 電平上升，所以第4NMOS晶體管57的柵一源間電壓的絕對值增大，第 4NMOS晶體管57的漏一源間的導(dǎo)通電阻值減小。這樣，在第4NMOS 晶體管57的漏一源間以及第6PMOS晶體管59的漏一源間流過的電流增 大，基于第2電阻器42的電壓上升量增大。結(jié)果，從第2輸出端子34 輸出的差分電壓信號OUT2n的電壓電平上升。由此，在源跟隨器部50B
中的第2源跟隨器部50d中也進行正轉(zhuǎn)放大動作。
同樣，在源跟隨器部50B中的第2源跟隨器部50d中，當(dāng)輸入到第 1輸入端子31的差分電壓信號INp的電壓電平上升、輸入到第2輸入端 子32的差分電壓信號INn的電壓電平下降時，也進行正轉(zhuǎn)放大動作，以 使得從第1輸出端子33輸出的差分電壓信號OUT2p的電壓電平上升， 使得從第2輸出端子34輸出的差分電壓信號OUT2n的電壓電平下降。
源跟隨器部50B在第1輸入端子31和第2輸入端子32分別被輸入 差分電壓信號INp和INn時，根據(jù)輸入同相電壓電平Vic、即差分電壓信 號INp和INn的電壓電平進行以下動作。
(iv) 當(dāng)輸入同相電壓電平Vic在Vthn+Vthp2以上Vdd以下時，源 跟隨器部50B中的第1源跟隨器部50c和第2源跟隨器部50d均動作。
(v) 當(dāng)輸入同相電壓電平Vic在Vthn以上Vthn+Vthp2以下時，源 跟隨器部50B中的第2源跟隨器部50d動作，但第1源跟隨器部50c不 動作。
在以上的說明中，假設(shè)了以Vss為基準(zhǔn)的正電源Vdd，但在以下的 說明中，為了說明的明確，考慮以Vdd為基準(zhǔn)的負電源-Vss。換言之， 關(guān)于上述的(iv)、 (v)的情況如下
(iv )當(dāng)輸入同相電壓電平Vic在-Vss+Vthn+Vthp2以上Vdd以下時， 源跟隨器部50B中的第1源跟隨器部50c和第2源跟隨器部50d均動作。
(v)當(dāng)輸入同相電壓電平Vic在-Vss+Vthn以上-Vss+Vthn+Vthp2 以下時，源跟隨器部50B中的第2源跟隨器部50d動作，但第l源跟隨 器部50c不動作。
在此，當(dāng)發(fā)生伴隨低功耗化的負電源-Vss的電壓上升、伴隨結(jié)溫上 升的晶體管的閾值Vthn、 Vthp、 Vthp2增大等時，源跟隨器部50B中的 第1源跟隨器部50c的可動作的輸入同相電壓電平Vic的下限值 -Vss+Vthn+Vthp2，有可能大于差分放大器部40的可動作的輸入同相電 壓電平Vic的上限值-Vthp。即，在第5實施方式的信號轉(zhuǎn)換電路30A中， 不存在差分放大器部40和源跟隨器部50A同時動作的輸入同相電壓區(qū) 域，有可能不能進行輸入軌到軌動作。此時的關(guān)系式利用式(12)表示。<formula>formula see original document page 37</formula>如果差分放大器部40中的晶體管與源跟隨器部50B中的晶體管是相 同類型，則大致Vthp=Vthp2，所以上述式(12)可利用下式(13)表示。 Vss〈Vthn+2Vthp ...... (13)
根據(jù)上述式(13)，表示電源電壓的絕對值小于晶體管的閾值絕對值 的3倍的值。
但是，在CMOS器件中，可以構(gòu)成邏輯電路、例如逆變器是其必要 條件，所以下述條件式成立。 Vss^Vthn+Vthp
<formula>formula see original document page 37</formula>
根據(jù)上述式(14)可知，源跟隨器部50B中的第2源跟隨器部50d 的可動作的輸入同相電壓電平Vic的下限值-Vss+Vthn，小于差分放大器 部40的可動作的輸入同相電壓電平Vic的上限值-Vthp。即，在第4實施 方式中，可知存在差分放大器部40和源跟隨器部50B中的第2源跟隨器 部50d同時動作的輸入同相電壓區(qū)域，能夠進行輸入軌到軌動作。
這樣，在第6實施方式的信號轉(zhuǎn)換電路30B中，由于具有差分放大 器部40和源跟隨器部50B，所以能夠根據(jù)輸入到第1輸入端子31和第2 輸入端子32的差分電壓信號的電壓電平，進行以下任一模式的動作，艮口， 僅差分放大器部40動作，差分放大器部40和源跟隨器部50B雙方動作， 僅源跟隨器部50B動作。并且，在第6實施方式的信號轉(zhuǎn)換電路30B中， 由于源跟隨器部50B中的第1源跟隨器部50c具有第3PMOS晶體管53 和第4PMOS晶體管55，所以能夠借助這些晶體管的作用而增強正轉(zhuǎn)放 大，可以增大正轉(zhuǎn)放大增益。因此，在第6實施方式的信號轉(zhuǎn)換電路30B 中，也能夠獲得與第5實施方式相同的優(yōu)點。
另外，根據(jù)第6實施方式的信號轉(zhuǎn)換電路30B，由于具有由第3NMOS 晶體管56、第4NMOS晶體管57、第5PMOS晶體管58和第6PMOS晶 體管59構(gòu)成的第2源跟隨器部50d，所以即使由于伴隨低功耗化的低電 源電壓化和溫度變動，導(dǎo)致不存在差分放大器部40與源跟隨器部50B中 的第1源跟隨器部50c同時動作的輸入同相電壓區(qū)域，也存在差分放大
器部40與源跟隨器部50B中的第2源跟隨器部50d同時動作的輸入同相 電壓區(qū)域。因此，根據(jù)第6實施方式的信號轉(zhuǎn)換電路30B，可以進行輸 入軌到軌動作。
本發(fā)明可以適用于需要減小電路面積和消耗電流、需要實現(xiàn)高速動 作的用途。
權(quán)利要求
1.一種信號轉(zhuǎn)換電路，該信號轉(zhuǎn)換電路中，向第1輸入端子和第2輸入端子輸入差分電壓信號，對該差分電壓信號的同相電壓電平進行轉(zhuǎn)換，從第1輸出端子和第2輸出端子輸出所述同相電壓電平被轉(zhuǎn)換后的差分電壓信號，其特征在于，該信號轉(zhuǎn)換電路具有第1電阻器，其一端連接到高電位側(cè)的電源，另一端連接到所述第1輸出端子；第2電阻器，其一端連接到所述高電位側(cè)的電源，另一端連接到所述第2輸出端子；第1NMOS晶體管，其具有連接到所述第1輸出端子的漏電極、連接到所述第2輸入端子的柵電極、和源電極；第2NMOS晶體管，其具有連接到所述第2輸出端子的漏電極、連接到所述第1輸入端子的柵電極、和源電極；第1PMOS晶體管，其具有連接到所述第1輸出端子的源電極、連接到所述第1輸入端子的柵電極、和連接到低電位側(cè)的電源的漏電極；第2PMOS晶體管，其具有連接到所述第2輸出端子的源電極、連接到所述第2輸入端子的柵電極、和連接到所述低電位側(cè)的電源的漏電極；以及電流源，其設(shè)在所述第1NMOS晶體管的源電極及所述第2NMOS晶體管的源電極與所述低電位側(cè)的電源之間，用于產(chǎn)生恒定電流。
2. —種信號轉(zhuǎn)換電路，在該信號轉(zhuǎn)換電路，向第1輸入端子和第2 輸入端子輸入差分電壓信號，對該差分電壓信號的同相電壓電平進行轉(zhuǎn) 換，從第1輸出端子和第2輸出端子輸出所述同相電壓電平被轉(zhuǎn)換后的 差分電壓信號，其特征在于，該信號轉(zhuǎn)換電路具有第1電阻器，其一端連接至低電位側(cè)的電源，另一端連接至所述第 1輸出端子；第2電阻器，其一端連接至所述低電位側(cè)的電源，另一端連接至所 述第2輸出端子； 第1PM0S晶體管，其具有連接至所述第1輸出端子的漏電極、連接至所述第2輸入端子的柵電極、和源電極；第2PMOS晶體管，其具有連接至所述第2輸出端子的漏電極、連接 至所述第1輸入端子的柵電極、和源電極；第1NMOS晶體管，其具有連接至所述第1輸出端子的源電極、連 接至所述第1輸入端子的柵電極、和連接至高電位側(cè)的電源的漏電極；第2NMOS晶體管，其具有連接至所述第2輸出端子的源電極、連 接至所述第2輸入端子的柵電極、和連接至所述高電位側(cè)的電源的漏電 極；以及電流源，其設(shè)在所述第1PMOS晶體管的源電極及所述第2PMOS晶 體管的源電極與所述高電位側(cè)的電源之間，用于產(chǎn)生恒定電流。
3. —種信號轉(zhuǎn)換電路，在該信號轉(zhuǎn)換電路中，向第l輸入端子和第 2輸入端子輸入差分電壓信號，對該差分電壓信號的同相電壓電平進行轉(zhuǎn) 換，從第1輸出端子和第2輸出端子輸出所述同相電壓電平被轉(zhuǎn)換后的 差分電壓信號，其特征在于，該信號轉(zhuǎn)換電路具有第i電阻器，其一端連接至高電位側(cè)的電源，另一端連接至所述第l輸出端子；第2電阻器，其一端連接至所述高電位側(cè)的電源，另一端連接至所 述第2輸出端子；第1NMOS晶體管，其具有連接至所述第1輸出端子的漏電極、連 接至所述第2輸入端子的柵電極、和源電極；第2NMOS晶體管，其具有連接至所述第2輸出端子的漏電極、連 接至所述第1輸入端子的柵電極、和源電極；第3NMOS晶體管，其具有連接至所述第1輸出端子的漏電極、被輸入第l偏置電壓的柵電極、和源電極；第4NMOS晶體管，其具有連接至所述第2輸出端子的漏電極、被 輸入所述第l偏置電壓的柵電極、和源電極；第1PMOS晶體管，其具有與所述第3NMOS晶體管的所述源電極連 接的源電極、連接至所述第1輸入端子的柵電極、和連接至低電位側(cè)的 電源的漏電極；第2PMOS晶體管，其具有與所述第4NMOS晶體管的所述源電極連 接的源電極、連接至所述第2輸入端子的柵電極、和連接至所述低電位 側(cè)的電源的漏電極；以及電流源，其設(shè)在所述第1NMOS晶體管的源電極及所述第2NMOS 晶體管的源電極與所述低電位側(cè)的電源之間，用于產(chǎn)生恒定電流。
4. 根據(jù)權(quán)利要求3所述的信號轉(zhuǎn)換電路，其特征在于，該信號轉(zhuǎn)換 電路還具有第3PMOS晶體管，其具有連接至所述第1輸出端子的源電極、連接 至所述第1輸入端子的柵電極、和漏電極；第4PMOS晶體管，其具有連接至所述第2輸出端子的源電極、連接 至所述第2輸入端子的柵電極、和漏電極；第5NMOS晶體管，其具有與所述第3PMOS晶體管的所述漏電極連 接的漏電極、被輸入第2偏置電壓的柵電極、和連接至所述低電位側(cè)的 電源的源電極；以及第6NMOS晶體管，其具有與所述第4PMOS晶體管的所述漏電極連 接的漏電極、被輸入所述第2偏置電壓的柵電極、和連接至所述低電位 側(cè)的電源的源電極。
5. —種信號轉(zhuǎn)換電路，在該信號轉(zhuǎn)換電路中，向第l輸入端子和第 2輸入端子輸入差分電壓信號，對該差分電壓信號的同相電壓電平進行轉(zhuǎn) 換，從第1輸出端子和第2輸出端子輸出所述同相電壓電平被轉(zhuǎn)換后的 差分電壓信號，其特征在于，該信號轉(zhuǎn)換電路具有第1電阻器，其一端連接到低電位側(cè)的電源，另一端連接到所述第 1輸出端子；第2電阻器，其一端連接到所述低電位側(cè)的電源，另一端連接到所 述第2輸出端子；第1PMOS晶體管，其具有連接到所述第1輸出端子的漏電極、連接 到所述第2輸入端子的柵電極、和源電極；第2PMOS晶體管，其具有連接到所述第2輸出端子的漏電極、連接到所述第1輸入端子的柵電極、和源電極；第3PMOS晶體管，其具有連接到所述第1輸出端子的漏電極、被輸 入第1偏置電壓的柵電極、和源電極；第4PMOS晶體管，其具有連接到所述第2輸出端子的漏電極、被輸 入所述第1偏置電壓的柵電極、和源電極；第1NMOS晶體管，其具有與所述第3PMOS晶體管的所述源電極連 接的源電極、連接到所述第1輸入端子的柵電極、和連接到高電位側(cè)的 電源的漏電極；第2NMOS晶體管，其具有與所述第4PMOS晶體管的所述源電極連 接的源電極、連接到所述第2輸入端子的柵電極、和連接到所述高電位 側(cè)的電源的漏電極；以及電流源，其設(shè)在所述第1PMOS晶體管的源電極及所述第2PMOS晶 體管的源電極與所述高電位側(cè)的電源之間，用于產(chǎn)生恒定電流。
6.根據(jù)權(quán)利要求5所述的信號轉(zhuǎn)換電路，其特征在于，該信號轉(zhuǎn)換 電路還具有第3NMOS晶體管，其具有連接至所述第1輸出端子的源電極、連 接至所述第1輸入端子的柵電極、和漏電極；第4NMOS晶體管，其具有連接至所述第2輸出端子的源電極、連 接至所述第2輸入端子的柵電極、和漏電極；第5PMOS晶體管，其具有與所述第3NMOS晶體管的所述漏電極連 接的漏電極、被輸入第2偏置電壓的柵電極、和連接到所述高電位側(cè)的 電源的源電極；以及第6PMOS晶體管，其具有與所述第4NMOS晶體管的所述漏電極連 接的漏電極、被輸入所述第2偏置電壓的柵電極、和連接到所述高電位 側(cè)的電源的源電極。
全文摘要
本發(fā)明提供一種信號轉(zhuǎn)換電路(2)，該信號轉(zhuǎn)換電路(2)具有差分放大器部(10)和源跟隨器部(20)。當(dāng)?shù)?輸入端子(5)和第2輸入端子(6)被輸入差分電壓信號(INp和Inn)時，根據(jù)差分電壓信號(INp和Inn)的電平進行以下任一模式的動作，即，僅差分放大器部(10)動作，差分放大部(10)器和源跟隨器部(20)雙方動作，僅源跟隨器部(20)動作。差分放大器部(10)和源跟隨器部(20)與由兩個差分放大器電路構(gòu)成的電路相比，元件數(shù)量少。由此，能夠減小電路面積，減小消耗電流。并且，源跟隨器部(20)以正轉(zhuǎn)方式放大差分電壓信號(INp和Inn)，所以能夠?qū)崿F(xiàn)高速化。
文檔編號H03F3/68GK101185239SQ20068001830
公開日2008年5月21日 申請日期2006年5月17日 優(yōu)先權(quán)日2005年5月26日
發(fā)明者三浦賢, 增田誠 申請人:哉英電子股份有限公司