專利名稱：時(shí)鐘與數(shù)據(jù)恢復(fù)電路以及具有該電路的集成芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸領(lǐng)域，具體而言，涉及一種時(shí)鐘與數(shù)據(jù)恢 復(fù)電路以及具有該電3各的集成芯片。
背景技術(shù)：
DisplayPort(顯示端口 )是—見頻電子才示準(zhǔn)十辦會(huì)(Video Electronics Standards Association, VESA) 4,動(dòng)的教:4立式禍LifU妄口才示準(zhǔn)，i丁定 于2006年5月，目前1.1版本訂定于2007年4月2日。該接口訂 定免認(rèn)證、免許可費(fèi)，發(fā)展中的新型數(shù)字式音頻/;f見頻界面，目的是 取代現(xiàn)有的電腦屏幕，或是家庭劇院界面。
DisplayPort支持10.8 Gbit/s的帶寬，只需單條傳輸線即可支援 2560 x 1600的高分辨率顯示器；實(shí)現(xiàn)8B/10B資并+傳輸；支持6、 8、 10、 12與16位元色深；支持纜線的完整帶寬保證長度為3米；支 持1080p的有效傳輸帶寬保證長度為15米；支持內(nèi)容保護(hù)；支持 內(nèi)部與外部鏈接，能夠使電腦制造商因此降低花費(fèi)。
的數(shù)據(jù)傳輸和處理過程中，通常采用時(shí)鐘信號(hào)進(jìn)^f亍數(shù)據(jù)同步。 目前在常規(guī)接口的數(shù)據(jù)傳輸中，將通過線纜傳輸時(shí)鐘信號(hào)。然而 DisplayPort為了支持上述的高傳輸率可內(nèi)容保護(hù)等特性，規(guī)定線纜 通道完全用于傳輸封裝的數(shù)據(jù)，而不傳輸時(shí)鐘信號(hào)。因此在 DisplayPort凄t凈居傳l俞和處理中必須建立獨(dú)立的參考時(shí)4中源電路來 產(chǎn)生時(shí)鐘信號(hào)。
石英晶體具有優(yōu)越的選頻性能?，F(xiàn)有技術(shù)中，將石英晶體引入 普通多諧振蕩器就能構(gòu)成具有較高頻率穩(wěn)定性的石英晶體多諧振 蕩器。
圖1示出了相關(guān)技術(shù)中的一種石英晶體對稱式多諧振蕩器的電 路圖。
普通多諧振蕩器是一種矩形波發(fā)生器，上電后輸出頻率為k的 矩形波。根據(jù)傅里葉分析理論，頻率為^"的矩形波可以分解成無窮 多個(gè)正弦波分量，正弦波分量的頻率為P" ( " = L2，3，…),如果石英晶
體的串聯(lián)諧振頻率為A ,那么只有頻率為t^的正弦波分量可以通過
石英晶體(第P個(gè)正弦波分量，
/ ),形成正反々貴，而其它正弦波
分量無法通過石英晶體。頻率為區(qū)的正弦波分量被反相器轉(zhuǎn)換成頻
率為區(qū)矩形波。因?yàn)槭⒕w多諧振蕩器的振蕩頻率僅僅取決于石 英晶體本身的參數(shù)，所以對石英晶體以外的電路元件要求不高。其 最大的優(yōu)點(diǎn)在于精度非常高，石英晶體對稱式多諧振蕩器的振蕩頻 率取決于石英晶體的固有物理性質(zhì)，所以具有很高的頻率穩(wěn)定度。
在實(shí)現(xiàn)本發(fā)明過程中，發(fā)明人發(fā)現(xiàn)在圖l的電路中，釆用石英 晶體作為調(diào)諧元件，盡管其頻率精度很高，但是導(dǎo)致電路器件過多，
一方面增加了制造成本，另一方面體積太大，所以不利于集成到IC中。

發(fā)明內(nèi)容
本發(fā)明旨在提供一種時(shí)鐘與數(shù)據(jù)恢復(fù)電路以及具有該電路的 集成芯片，以解決石英晶體時(shí)鐘電路成本高體積大的問題。
在本發(fā)明的實(shí)施例中，提供了一種時(shí)鐘與數(shù)據(jù)恢復(fù)電路，包括 數(shù)據(jù)通道、鎖頻環(huán)路和相位調(diào)整環(huán)路，其中，鎖頻環(huán)路利用訓(xùn)練信
號(hào)產(chǎn)生鎖定到期望頻率的時(shí)鐘信號(hào)；相位調(diào)整環(huán)路利用訓(xùn)練信號(hào)將 鎖定到期望頻率的時(shí)鐘信號(hào)調(diào)整到期望相位；數(shù)據(jù)通道利用鎖定到 期望頻率和調(diào)整到期望相位的時(shí)鐘信號(hào)同步傳輸恢復(fù)的數(shù)據(jù)。
可選的，在上述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，首先選通鎖頻環(huán)路， 而斷開凄t據(jù)通道和相位調(diào)整環(huán)路；當(dāng)鎖頻環(huán)路利用訓(xùn)練信號(hào)產(chǎn)生鎖 定到期望頻率的時(shí)鐘信號(hào)時(shí)，選通相位調(diào)整環(huán)路和數(shù)據(jù)通道，而斷 開鎖頻環(huán)^各。
可選的，在上述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，選通相位調(diào)整環(huán)路， 而斷開鎖頻環(huán)路具體包括選通相位調(diào)整環(huán)路預(yù)定時(shí)間之后再斷開 鎖頻環(huán)路。
可選的，在上述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，還包括解串器，用 于連4妄^U居通道、鎖頻環(huán)路和相4立調(diào)整環(huán)路，在相^f立調(diào)整環(huán)3各的時(shí) 鐘同步控制之下，將恢復(fù)出的數(shù)據(jù)經(jīng)過處理后形成并行信號(hào)輸出。
可選的，在上述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，鎖頻環(huán)路包括第一 前饋支路和第 一反饋支路，第 一前饋支路從前級(jí)到后級(jí)依次包括 緩沖器，第一分頻器，鑒頻鑒相器、第一電荷泵和第一壓控振蕩器， 第 一 電荷泵和第 一壓控振蕩器之間通過第 一 電阻和第 一 電容接地； 第一反饋支路將第一壓控振蕩器的輸出反饋到鑒頻鑒相器，其包括 第二分頻器。
可選的，在上述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，相位調(diào)整環(huán)路包括 第二前饋支路和第二反饋支路，第二前饋支路從前級(jí)到后級(jí)依次包 括鑒相器、第二電荷泵和第二壓控振蕩器，第二電荷泵和第二壓
控振蕩器通過第二電阻和第二電容接地；第二反饋支路將第二壓控 振蕩器的輸出反^t到鑒相器。
可選的，在上述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，第一壓控振蕩器和 第二壓控振蕩器共用，第一電阻和第二電阻共用，第一電容和第二 電容共用。
可選的，在上述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，鑒相器是半速率線 性鑒相器，第一分頻器的分頻系數(shù)是1/10，第二分頻器的分頻系數(shù) 是1/10,期望頻率是1.35G Hz或810M Hz,期望相位是鎖定到期 望頻率的時(shí)鐘信號(hào)對準(zhǔn)輸入數(shù)據(jù)的中心部位時(shí)的相位。
可選的，在上述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，數(shù)據(jù)通道從鑒相器 得到鎖定到期望頻率和調(diào)整到期望相位的時(shí)鐘信號(hào)。
可選的，在上述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，還包括鎖頻指示器， 用于指示鎖頻環(huán)路是否已經(jīng)利用訓(xùn)練信號(hào)產(chǎn)生鎖定到期望頻率的 時(shí)鐘信號(hào)。
可選的，在上述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，恢復(fù)的數(shù)據(jù)是用于 Displayport的數(shù)據(jù)。
在本發(fā)明的實(shí)施例中，還提供了一種集成電路芯片，包括以上 任一種時(shí)鐘與數(shù)據(jù)恢復(fù)電路。
上述實(shí)施例的時(shí)鐘與數(shù)據(jù)恢復(fù)電路以及具有該電路的集成芯 片，因?yàn)橹苯永糜?xùn)練信號(hào)來建立時(shí)鐘信號(hào)，所以在數(shù)據(jù)傳輸過程 中無須傳輸時(shí)鐘信號(hào)，也無須采用成本高體積大的常規(guī)時(shí)鐘振蕩電 路。該電路結(jié)構(gòu)簡單成本低，容易實(shí)線。


此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申 i青的一部分，本發(fā)明的示意性實(shí)施例及其i兌明用于解釋本發(fā)明，并
不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中
圖1示出了相關(guān)技術(shù)中的一種石英晶體對稱式多諧振蕩器的電 路圖2示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的時(shí)鐘與數(shù)據(jù)恢復(fù)電路； 圖3示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的時(shí)鐘與數(shù)據(jù)恢復(fù)電
路；
圖4示出了圖3中的狀態(tài)才幾的工作流^E圖。
具體實(shí)施例方式
下面將參考附圖并結(jié)合實(shí)施例，來詳細(xì)i兌明本發(fā)明。
圖2示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的時(shí)鐘與數(shù)據(jù)恢復(fù)電路，包 4舌凄t據(jù)通道10、 FLL ( Frequency Locked Loop,鎖頻環(huán)路)20和相 位調(diào)整環(huán)路30,其中，鎖頻環(huán)路利用訓(xùn)練信號(hào)產(chǎn)生鎖定到期望頻率 的時(shí)鐘信號(hào)；相位調(diào)整環(huán)路利用訓(xùn)練信號(hào)將鎖定到期望頻率的時(shí)鐘 信號(hào)調(diào)整到期望相位；數(shù)據(jù)通道利用鎖定到期望頻率和調(diào)整到期望 相位的時(shí)鐘信號(hào)同步傳輸恢復(fù)的數(shù)據(jù)。
在該電路中，直接利用訓(xùn)練信號(hào)來建立時(shí)鐘信號(hào)，所以在數(shù)據(jù) 傳輸過程中無須傳輸時(shí)鐘信號(hào)，也無須采用成本高體積大的常規(guī)時(shí) 鐘振蕩電路。該電路結(jié)構(gòu)簡單成本低，容易實(shí)現(xiàn)。
優(yōu)選地，該時(shí)鐘與凄t據(jù)恢復(fù)電路首先選通鎖頻環(huán)路，而斷開ft
據(jù)通道和相位調(diào)整環(huán)路；當(dāng)鎖頻環(huán)路產(chǎn)生鎖定到期望頻率的時(shí)鐘信 號(hào)時(shí)，選通相位調(diào)整環(huán)^各和凄t據(jù)通道，而斷開鎖頻環(huán)路。這樣，當(dāng) 相位調(diào)整環(huán)路利用訓(xùn)練信號(hào)將鎖定到期望頻率的時(shí)鐘信號(hào)調(diào)整到 期望相位時(shí)，數(shù)據(jù)通道就能輸出同步較理想的數(shù)據(jù)。當(dāng)然，在未將 時(shí)鐘信號(hào)調(diào)整到期望相位的初始階段，會(huì)有少量數(shù)據(jù)輸出同步不太 理想，但此時(shí)的數(shù)據(jù)是訓(xùn)練數(shù)據(jù)，所以這不會(huì)對后面的數(shù)據(jù)處理產(chǎn) 生任何影響。
優(yōu)選地，選通相位調(diào)整環(huán)路，而斷開鎖頻環(huán)路具體包4舌選通 相位調(diào)整環(huán)路預(yù)定時(shí)間之后再斷開鎖頻環(huán)路。
優(yōu)選的，在時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，還包括解串器50，用于連 4妄凄t據(jù)通道、鎖頻環(huán)i 各和相位調(diào)整環(huán)路，在相位調(diào)整環(huán)路的時(shí)鐘同 步控制之下，將恢復(fù)出的數(shù)據(jù)經(jīng)過處理后形成并行信號(hào)輸出。這樣， 后續(xù)數(shù)據(jù)處理裝置可以直接處理并行凄t據(jù)。
圖3示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的時(shí)鐘與數(shù)據(jù)恢復(fù)電路。
其中，鎖頻環(huán)路(即環(huán)路l)包括第一前饋支路和第一反饋支 路，第一前饋支路從前級(jí)到后級(jí)依次包括緩沖器Buffer,第一分 頻器Divl ，鑒頻鑒相器PFD ( Phase Frequency Detector,鑒頻鑒相 器)、第一電^肓泵CP1和第一壓4空振蕩器(Voltage Controlled Oscillators, VCO )，第一電荷泵和第一壓控振蕩器之間通過第一電 阻和第一電容接地；第一反饋支路將第一壓控振蕩器的輸出反饋到 鑒頻鑒相器，其包括第二分頻器；緩沖器Buffer用于把輸入的模擬 差分信號(hào)轉(zhuǎn)化為數(shù)字電平的邏輯信號(hào)，以方l更環(huán)路1進(jìn)行后續(xù)的電 if各處理。
其中，相位調(diào)整環(huán)路(即環(huán)路2)包括第二前饋支路和第二反 饋支路，第二前饋支路從前級(jí)到后級(jí)依次包括鑒相器(Phase Detector, PD )、第二電荷泵CP2和第二壓控振蕩器VCO,第二電 荷泵和第二壓控振蕩器通過第二電阻和第二電容接地；第二反饋支 路將第二壓控振蕩器的輸出反々責(zé)到鑒相器。
其中，第一壓控振蕩器和第二壓控振蕩器共用VCO，第一電 阻和第二電阻共用電阻器R，第一電容和第二電容共用電容器C。
l直;彈注意的是，cpl和cp2工作的頻率不一才羊，cpl的頻率比4交 低，cp2是高速電荷泵，電路比較復(fù)雜，所以不能復(fù)用。
鑒相器是半速率線性鑒相器，第一分頻器的分頻系數(shù)是1/10, 第二分頻器的分頻系凄t是1/10，期望頻率是1.35GHz或810MHz, 期望相位是所述鎖定到期望頻率的時(shí)鐘信號(hào)對準(zhǔn)輸入數(shù)據(jù)的中心 部4立時(shí)的才目4立。
在圖3的時(shí)鐘與數(shù)據(jù)恢復(fù)電路中，還包括解串器50，用于連接 數(shù)據(jù)通道、鎖頻環(huán)路和相位調(diào)整環(huán)路，將恢復(fù)出的數(shù)據(jù)經(jīng)過處理后 形成并行信號(hào)輸出。這樣，后續(xù)數(shù)據(jù)處理裝置可以直接處理并行數(shù) 據(jù)。
電3各包含兩個(gè)環(huán)路環(huán)路1 (即鎖頻環(huán)路)和環(huán)路2 (即相位 調(diào)整環(huán)路)。利用Displayport在訓(xùn)練階段發(fā)送的高速時(shí)鐘信號(hào)，完 成兩個(gè)環(huán)路工作狀態(tài)的建立和切換，從而避免了使用參考時(shí)鐘源， 節(jié)約了成本，可以更靈活地運(yùn)用于Displayport系統(tǒng)之中。
電路的工作過程如下
當(dāng)"t妄收到Source端發(fā)送的訓(xùn)練開始信號(hào)后，鎖頻環(huán)路開始工 作，相位調(diào)整環(huán)路不工作?？紤]到電荷泵l (cpl)所承受的速度有 限，從Source端發(fā)送的信號(hào)先被10分頻(Divl)。由于鎖頻環(huán)路的 捕獲范圍很大，環(huán)路很快建立，并輸出1.35GHz( HBR( High Bit Rate, 高凄t據(jù)率)高速)或810MHz ( RBR ( Reduced Bit Rate, 4氐凄t據(jù)率) 低速)的時(shí)鐘頻率。
環(huán)路建立后，圖3中的Lock in Detector (鎖定指示器)輸出環(huán) 路l鎖定的指示信號(hào)，在得到指示信號(hào)后啟動(dòng)環(huán)路2。環(huán)路2中的 鑒相器使用半速率線性鑒相器。線性鑒相器的特點(diǎn)是見到輸入信號(hào) 的邊沿才^皮觸發(fā)，同時(shí)保i正線性的增益。這偵:得一方面減小了在工 作時(shí)對輸入信號(hào)模式變化的敏感程度，另一方面減小了引入環(huán)路的 靜態(tài)系統(tǒng)噪聲，使得環(huán)路增益和環(huán)路帶寬保持穩(wěn)定，整個(gè)電路可以 保持較高的對輸入信號(hào)的抖動(dòng)容限(jittertolerance )。環(huán)路2的頻率 捕獲范圍有限，不能從振蕩頻率為0時(shí)開始建立，當(dāng)環(huán)路l將系統(tǒng) 建立到預(yù)定頻率后，環(huán)路l關(guān)閉，這時(shí)環(huán)路2開始校正時(shí)鐘相位， 使其鎖定于輸入數(shù)據(jù)的正中心處。但環(huán)路l關(guān)閉前需要和相位調(diào)整 環(huán)路共同工作一段時(shí)間，這是因?yàn)樵诃h(huán)路切換時(shí)開關(guān)對相關(guān)節(jié)點(diǎn)寄 生元件充i文電，產(chǎn)生的瞬時(shí)噪聲干擾環(huán)路時(shí)鐘的頻率和相位，而同 時(shí)環(huán)路2的啟動(dòng)也需要一些時(shí)間。
環(huán)路1使得輸入時(shí)鐘和輸出時(shí)鐘的邊沿對齊，而環(huán)路2使得輸 出時(shí)鐘對準(zhǔn)輸入信號(hào)的中心，這樣，兩個(gè)環(huán)路的同時(shí)工作將4吏得此 時(shí)輸出信號(hào)的相位在兩個(gè)穩(wěn)態(tài)之間移動(dòng)。為了避免有可能產(chǎn)生的穩(wěn) 定性問題，在電荷泵l( cpl )中使用了較大的電流，同時(shí)分頻器(div2) 的存在^f吏得鎖頻環(huán)路的帶寬遠(yuǎn)小于相位調(diào)整環(huán)路，這樣在對輸出信 號(hào)的牽引中，鎖頻環(huán)路居于主導(dǎo)，信號(hào)的頻率不會(huì)發(fā)生漂移，整個(gè) 系統(tǒng)4呆持穩(wěn)定。環(huán)路2開始處理輸入信號(hào)，并才交正相位一羊殳時(shí)間后， 控制環(huán)路l關(guān)閉。環(huán)路2中的鑒相器不但能處理發(fā)送過來的時(shí)鐘信
號(hào)，而且能處理各種模式的隨機(jī)信號(hào)，它將輸入信號(hào)和時(shí)鐘相位的
差值處理后送入高速電荷泵(cp2)并影響壓控振蕩器以調(diào)整相位。 鑒相器同時(shí)輸出恢復(fù)出的數(shù)據(jù)和時(shí)鐘，經(jīng)過處理后形成10位并行 信號(hào)交由數(shù)字部分處理。其中，cp2作為高速電荷泵有額外的控制 邏輯，用來4交準(zhǔn)生產(chǎn)和i殳計(jì)時(shí)產(chǎn)生的失調(diào)，同時(shí)也可以利用該失調(diào) 來有效的調(diào)節(jié)時(shí)鐘和數(shù)據(jù)的相位關(guān)系。
圖3的時(shí)鐘與數(shù)據(jù)恢復(fù)電路各環(huán)路的工作流程可以看作由狀態(tài) 機(jī)來控制，狀態(tài)機(jī)的作用是數(shù)字電路用來對模擬電路部分的工作狀 態(tài)進(jìn)行控制調(diào)整。圖4示出了圖3中的狀態(tài)機(jī)的工作流程圖，包括 以下步驟
步驟S10 ，鏈路i"l纟東(Link Training )開i臺(tái)； 步驟S20，選通環(huán)路l,斷開環(huán)路2; 步驟S30,重啟(Reset)環(huán)路1;
步驟S40,判斷環(huán)路l是否完成鎖定，如果沒有完成，則繼續(xù) 重啟環(huán)路1,通過判斷鎖定指示器輸出的lock—det信號(hào)是否等于1， 可以判斷環(huán)路1是否完成鎖定；
步驟S50,如果完成鎖定，則等待預(yù)設(shè)的時(shí)間Tl后，選通環(huán)
路2;
步驟S60，在等待預(yù)設(shè)的時(shí)間T2后，斷開環(huán)路l;
步驟S70,當(dāng)鏈路訓(xùn)練結(jié)束，就可以接收數(shù)據(jù)了。
在本發(fā)明的實(shí)施例中，還提供了一種集成電路芯片，包括以上 的時(shí)鐘與數(shù)據(jù)恢復(fù)電路。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā) 明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。 凡在本發(fā)明的精神和原則之內(nèi)，所作的任何^"改、等同替換、改進(jìn) 等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1. 一種時(shí)鐘與數(shù)據(jù)恢復(fù)電路，其特征在于，包括數(shù)據(jù)通道、鎖頻環(huán)路和相位調(diào)整環(huán)路，其中，所述鎖頻環(huán)路利用訓(xùn)練信號(hào)產(chǎn)生鎖定到期望頻率的時(shí)鐘信號(hào)；所述相位調(diào)整環(huán)路利用所述訓(xùn)練信號(hào)將所述鎖定到期望頻率的時(shí)鐘信號(hào)調(diào)整到期望相位；所述數(shù)據(jù)通道利用鎖定到所述期望頻率和調(diào)整到所述期望相位的所述時(shí)鐘信號(hào)同步傳輸恢復(fù)的數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路，其特征在于，首先選通所述鎖頻環(huán)^各，而斷開所述lt據(jù)通道和所述相 位調(diào)整環(huán)路；當(dāng)所述鎖頻環(huán)路利用訓(xùn)練信號(hào)產(chǎn)生鎖定到期望頻率的時(shí) 鐘信號(hào)時(shí)，選通所述相位調(diào)整環(huán)路和所述數(shù)據(jù)通道，而斷開所 述鎖頻環(huán)路。
3. 根據(jù)權(quán)利要求2所述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路，其特征在于，選 通所述相位調(diào)整環(huán)路，而斷開所述鎖頻環(huán)路具體包括選通所 述相位調(diào)整環(huán)路預(yù)定時(shí)間之后再斷開所述鎖頻環(huán)路。
4. 根據(jù)權(quán)利要求1所述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路，其特征在于，還 包括解串器，用于連接所述數(shù)據(jù)通道、鎖頻環(huán)路和相位調(diào)整環(huán) 路，在所述相位調(diào)整環(huán)路的時(shí)鐘同步控制之下，將恢復(fù)出的數(shù) 據(jù)經(jīng)過處理后形成并行信號(hào)輸出。
5. 根據(jù)權(quán)利要求1所述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路，其特征在于，所 述鎖頻環(huán)路包括第一前饋支路和第一反饋支路，所述第一前饋支路從前級(jí)到后級(jí)依次包括緩沖器，第 一分頻器，鑒頻鑒相器、第一電荷泵和第一壓控振蕩器，所述 第一電荷泵和第一壓控振蕩器之間通過第一電阻和第一電容 接地；所述第 一反饋支路將所述第 一壓控振蕩器的輸出反饋到 所述鑒頻鑒相器，其包括第二分頻器。
6. 根據(jù)權(quán)利要求2所述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路，其特征在于，所 述相位調(diào)整環(huán)路包括第二前饋支路和第二反饋支路，所述第二前饋支路從前級(jí)到后級(jí)依次包括鑒相器、第 二電荷泵和第二壓控振蕩器，所述第二電荷泵和第二壓控振蕩 器通過第二電阻和第二電容沖妄地；所述第二反饋支路將所述第二壓控振蕩器的輸出反饋到 所述鑒相器。
7. 根據(jù)權(quán)利要求5所述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路，其特征在于，所 述第一壓控振蕩器和所述第二壓控振蕩器共用，所述第一電阻 和所述第二電阻共用，所述第一電容和所述第二電容共用。
8. 根據(jù)權(quán)利要求6所述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路，其特征在于，所 述鑒相器是半速率線性鑒相器，所述第一分頻器的分頻系數(shù)是 1/10，所述第二分頻器的分頻系數(shù)是1/10，所述期望頻率是 1.35G Hz或810M Hz,所述期望相4立是所述鎖定到期望頻率 的時(shí)鐘信號(hào)對準(zhǔn)輸入數(shù)據(jù)的中心部位時(shí)的相位。
9. 根據(jù)權(quán)利要求7所述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路，其特征在于，所 述數(shù)據(jù)通道從所述鑒相器得到鎖定到所述期望頻率和調(diào)整到 所述期望相位的所述時(shí)鐘信號(hào)。
10. 根據(jù)權(quán)利要求2所述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路，其特征在于，還 包括鎖頻指示器，用于指示所述鎖頻環(huán)路是否已經(jīng)利用訓(xùn)練信 號(hào)產(chǎn)生鎖定到期望頻率的時(shí)鐘信號(hào)。
11. 根據(jù)權(quán)利要求1至IO任一項(xiàng)所述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路，其 特征在于，所述恢復(fù)的數(shù)據(jù)是用于Displayport的數(shù)據(jù)。
12. —種集成電路芯片，其特征在于，包括權(quán)利要求l至ll中任 一項(xiàng)所述的時(shí)鐘與數(shù)據(jù)恢復(fù)電路。
全文摘要
本發(fā)明提供了一種時(shí)鐘與數(shù)據(jù)恢復(fù)電路以及具有該電路的集成芯片，該時(shí)鐘與數(shù)據(jù)恢復(fù)電路，包括數(shù)據(jù)通道、鎖頻環(huán)路和相位調(diào)整環(huán)路，其中，鎖頻環(huán)路利用訓(xùn)練信號(hào)產(chǎn)生鎖定到期望頻率的時(shí)鐘信號(hào)；相位調(diào)整環(huán)路利用訓(xùn)練信號(hào)將鎖定到期望頻率的時(shí)鐘信號(hào)調(diào)整到期望相位；數(shù)據(jù)通道利用鎖定到期望頻率和調(diào)整到期望相位的時(shí)鐘信號(hào)同步傳輸恢復(fù)的數(shù)據(jù)。本發(fā)明電路結(jié)構(gòu)簡單成本低，容易實(shí)現(xiàn)。
文檔編號(hào)H03L7/16GK101394181SQ20081022296
公開日2009年3月25日 申請日期2008年9月24日 優(yōu)先權(quán)日2008年9月24日
發(fā)明者奇 李 申請人:硅谷數(shù)模半導(dǎo)體(北京)有限公司