專利名稱：低泄露電壓電平轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路(IC)設(shè)計(jì)，更具體地涉及電壓電平轉(zhuǎn)換 設(shè)計(jì)。
背景技術(shù)：
在典型IC芯片的深亞微米技術(shù)中，大大縮小了器件特征尺寸，如柵氧
化物厚度和溝道長度。為了與這樣小的配置器件共同工作，電源電壓不得
不減小，否則柵氧化物可能被擊穿，晶體管溝道可能穿通。例如，對于90nm 技術(shù)，電源電壓大約為l.OV。然而，在系統(tǒng)級，例如，在IC芯片外部，電 源電壓仍然可以是2.5V或3.3V。為了使這樣的深亞微米IC芯片適合工作 在高電壓系統(tǒng)中，必須采用電壓電平轉(zhuǎn)換器以將外部高壓信號轉(zhuǎn)換為相應(yīng) 的內(nèi)部低壓信號，并將內(nèi)部低壓信號轉(zhuǎn)換為相應(yīng)的外部高壓信號。
圖1為傳統(tǒng)的低-高電壓電平轉(zhuǎn)換器100的示意圖。該電壓電平轉(zhuǎn)換器 100包括一對PMOS晶體管112和116， 一對NMOS晶體管122和126， 以及反相器130。這些器件交叉鎖存連接。具體地，PMOS晶體管112和 NMOS晶體管122在外部電源VCCH和地VSS之間串聯(lián)，PMOS晶體管 116和NMOS晶體管126也同樣如此。PMOS晶體管112的柵極連接到 PMOS晶體管116和NMOS晶體管126的共同漏極。PMOS晶體管116的 對冊極連接到PMOS晶體管112和NMOS晶體管122的共同漏極。輸入節(jié)點(diǎn) IN連接到NMOS晶體管122的柵極，并通過反相器130連接到NMOS晶 體管126的柵極。輸出節(jié)點(diǎn)OUT連接到PMOS晶體管116和NMOS晶體 管126的共同漏極。本領(lǐng)域技術(shù)人員將立即可以意識到從輸入IN到輸出 OUT來看電壓電平轉(zhuǎn)換器100的功能為兩個串聯(lián)的反相器。例如，當(dāng)輸入
6節(jié)點(diǎn)IN為邏輯高時，NMOS晶體管122和PMOS晶體管116開啟，NMOS 晶體管126和PMOS晶體管112關(guān)斷，從而輸出節(jié)點(diǎn)OUT將為邏輯高。然 而，輸入節(jié)點(diǎn)IN在內(nèi)部電壓介于VSS和低于VCCH的VCCL之間時工作， 同時輸出節(jié)點(diǎn)OUT在外部電壓介于VSS和VCCH之間時工作。PMOS晶 體管112和116以及NMOS晶體管122和126，暴露在VCCH中，為高壓 晶體管，具有厚柵氧化物等。反相器130，僅暴露在VCCL，由具有薄柵氧 化物等等的低壓晶體管組成。適當(dāng)調(diào)整NMOS晶體管122和126的閾值電 壓，電壓電平轉(zhuǎn)換器100能夠達(dá)到大約VCCL/2的電壓轉(zhuǎn)換點(diǎn)。在節(jié)點(diǎn)IN 為邏輯高或低的靜態(tài)狀態(tài)下，PMOS晶體管112或NMOS晶體管122的任 —個關(guān)斷，類似地，任一PMOS晶體管116或NMOS晶體管126關(guān)斷，沒 有穩(wěn)定導(dǎo)電電流流經(jīng)電壓電平轉(zhuǎn)換器100。然而，在內(nèi)部電壓緩慢上升期 間，即，節(jié)點(diǎn)IN的電壓介于VSS和標(biāo)準(zhǔn)VCCL之間，NMOS晶體管122 可以輕微開啟，同時PMOS晶體管112仍然關(guān)斷。有源電流將流過PMOS 晶體管112和NMOS晶體管122。類似地，在內(nèi)部電壓逐漸降低期間，有 源電流流過PMOS晶體管116和NMOS晶體管126。
另外， 一些現(xiàn)代存儲器芯片采用節(jié)能模式。當(dāng)內(nèi)部電路為非功能狀態(tài) 時，內(nèi)部電壓VCCL降低到僅足夠維持存儲器中的數(shù)據(jù)的電位。通過降低 電源電壓，能夠急劇減少芯片的功率損耗。即使核心電路在節(jié)能模式中能 夠節(jié)省功率，但是傳統(tǒng)的電壓電平轉(zhuǎn)換器可能會產(chǎn)生雜散電流。再參考圖 1，電壓電平轉(zhuǎn)換器100的輸出節(jié)點(diǎn)OUT通過高壓NMOS晶體管142連接 到VSS。 NMOS晶體管142的柵極被信號POCH所控制，該信號POCH通 過電壓檢測電路(未示出)產(chǎn)生。當(dāng)VCCL低于預(yù)定電壓時，POCH為邏 輯高，因此NMOS晶體管142開啟，并將節(jié)點(diǎn)OUT箝到VSS。這樣做， 即使在內(nèi)部電路不工作的情況下，輸出電壓仍然可以維持定值。
再參考圖1，當(dāng)節(jié)點(diǎn)OUT在VSS時，PMOS晶體管112開啟。由于內(nèi) 部電路不工作，節(jié)點(diǎn)IN可能浮動，剛好開啟NMOS晶體管122。因此，在 節(jié)能模式期間，意外的有源電流可能流過PMOS晶體管112和NMOS晶體 管122,違背了節(jié)能的目的。
因此，需要一種具有最小化功率損耗的電壓電平轉(zhuǎn)換器。

發(fā)明內(nèi)容
本發(fā)明公開了一種用于具有內(nèi)部低壓電源(VCCL)和外部高壓電源 (VCCH)的集成電路系統(tǒng)的電壓電平轉(zhuǎn)換電路，該電壓電平轉(zhuǎn)換電路包 括第一和第二PMOS晶體管，每個具有連接到VCCH的源極，第一PMOS 晶體管的柵極連接到第二 PMOS晶體管的漏極，第二 PMOS晶體管的柵極 連接到第一 PMOS晶體管的漏極，第一 NMOS晶體管的源極連接到地 (VSS)，柵極連接到在VCCL和VSS之間擺動的第一信號，第一開關(guān)器 件連接到第一PMOS晶體管的漏極和第一NMOS晶體管的漏極之間，其中 第一和第二PMOS晶體管都為高壓晶體管，當(dāng)VCCL低于預(yù)定電壓電位時 第一開關(guān)器件關(guān)斷，當(dāng)VCCL高于預(yù)定電壓電位時第一開關(guān)器件開啟。
然而，本發(fā)明的結(jié)構(gòu)和操作方法，及其附加的目的和有益效果從以下具體實(shí)施方式
的描述結(jié)合附圖可以得到更好的理解。


附加并形成本說明書的部分的附圖描述了本發(fā)明的具體方面。本發(fā)明， 以及本發(fā)明提供的元件和系統(tǒng)運(yùn)行的更清楚的構(gòu)思，參考示例性的，從而 是非限制性的附圖中示出的實(shí)施例，將變得更加清晰，附圖中相同的數(shù)字 (如果它們出現(xiàn)在多余一個圖中)指示相同的元件。本發(fā)明參考一個或多 個附圖結(jié)合此處提供的描述將得到更好的理解。 圖1為傳統(tǒng)的低-高電壓電平轉(zhuǎn)換器的示意圖。 圖2為根據(jù)本發(fā)明的第一實(shí)施例的低-高電壓電平轉(zhuǎn)換器的示意圖。 圖3為根據(jù)本發(fā)明的第二實(shí)施例的低-高電壓電平轉(zhuǎn)換器的示意圖。 圖4為根據(jù)本發(fā)明的第三實(shí)施例的低-高電壓電平轉(zhuǎn)換器的示意圖。
具體實(shí)施例方式
本發(fā)明描述了能夠使功率損耗最小化并允許較低的內(nèi)部電壓運(yùn)行的電 壓電平轉(zhuǎn)換器。
圖2為根據(jù)本發(fā)明的第一實(shí)施例的低-高電壓電平轉(zhuǎn)換器200的示意 圖。電壓電平轉(zhuǎn)換器200基本也是從圖1的電壓電平轉(zhuǎn)換器IOO改進(jìn)的交
8叉鎖存，不變的元件具有相同的參考標(biāo)號。改進(jìn)包括插入了兩個開關(guān)器件
210和220，并增加了 NMOS晶體管242。開關(guān)器件210插入到PMOS晶 體管112和NMOS晶體管122之間，即，開關(guān)器件210連接到PMOS晶體 管112的漏極和NMOS晶體管122的漏極之間。PMOS晶體管112通過開 關(guān)器件210連接到NMOS晶體管122。此處術(shù)語"連接"意思是直接連接 或通過其他的元件連接，但是增加的另外的元件支持電路功能。類似地， 開關(guān)器件220插入到PMOS晶體管116和NMOS晶體管126之間，即，開 關(guān)器件220連接在PMOS晶體管116的漏極和NMOS晶體管126的漏極之 間。PMOS晶體管116通過開關(guān)器件220連接到NMOS晶體管126。
當(dāng)VCCL低于如背景技術(shù)部分所述的正常值(內(nèi)部節(jié)能模式)時，開 關(guān)器件210和220完成的功能是阻斷VCCH和VSS之間的泄漏通道。PMOS 晶體管U2和NMOS晶體管122構(gòu)成一個泄漏通道，PMOS晶體管116和 NMOS晶體管126構(gòu)成另一個泄漏通道。在內(nèi)部節(jié)能模式下，這些晶體管 中的一些可能沒有完全關(guān)斷。當(dāng)內(nèi)部電路正常運(yùn)行時，即，VCCL在其設(shè) 計(jì)的電壓范圍內(nèi)時，開關(guān)器件210和220將開啟，從而電壓電平轉(zhuǎn)換器200 將與圖1的電壓電平轉(zhuǎn)換器100同樣運(yùn)行。
再參考圖2,開關(guān)器件210和220分別通過高壓NMOS晶體管212和 222實(shí)現(xiàn)。NMOS晶體管212和222的柵極連接到信號POCHB,該信號 POCHB從電壓檢測電路(未示出)產(chǎn)生。VCCH施加到電壓電平轉(zhuǎn)換器 200上，當(dāng)VCCL低于電壓轉(zhuǎn)換點(diǎn)(VTP)時，即，內(nèi)部電路為節(jié)能模式 時，電壓檢測電路將使信號POCHB產(chǎn)生邏輯低，其將關(guān)斷NMOS晶體管 212和222。因此，電壓電平轉(zhuǎn)換器200在內(nèi)部節(jié)能模式期間沒有泄漏。電 壓轉(zhuǎn)換點(diǎn)，VTP,為內(nèi)部電路的預(yù)定電壓電平，并且0 < VTP < VCCL—MIN， 其中VCCL—MIN為VCCL的最小電壓。當(dāng)內(nèi)部電壓低于VTP時，內(nèi)部電 路為節(jié)能模式，當(dāng)內(nèi)部電壓高于VTP時，內(nèi)部電路正常運(yùn)行。
另一方面，隨著VCCH施加到電壓電平轉(zhuǎn)換器200上，當(dāng)VCCL高于 電壓轉(zhuǎn)換點(diǎn)(VTP)時，即，內(nèi)部電路正常運(yùn)行時，電壓檢測電路將使信 號POCHB產(chǎn)生邏輯高，其將開啟NMOS晶體管212和222。因此，當(dāng)內(nèi) 部電壓為正常運(yùn)行模式時，電壓電平轉(zhuǎn)換器200正常工作。當(dāng)然，當(dāng)沒有施加VCCH時，將沒有任何泄漏問題。然后電壓檢測電路不需要為信號 POCHB產(chǎn)生任何限定電壓電平。
這樣，電壓檢測電路能夠使用VCCH作為電源，并采用電壓比較器比 較VCCL和預(yù)定VTP。當(dāng)VCCL〈VTP時，電壓檢測電路輸出邏輯低作為 信號POCHB。當(dāng)VCCL 〉 VTP時，電壓檢測電路輸出邏輯高作為信號 POCHB。再參考圖2,由于NMOS晶體管212和222為高壓晶體管，因此 信號POCHB的邏輯高為VCCH。電壓檢測電路的進(jìn)一步的細(xì)節(jié)此處不需 要進(jìn)行闡述，本領(lǐng)域技術(shù)人員將不難構(gòu)造這樣的電壓檢測電路。
再參考圖2,高壓NMOS晶體管242連接到輸出節(jié)點(diǎn)OUT和VSS之 間。NMOS晶體管242的柵極被信號POCH所控制，該信號POCH與信號 POCHB互補(bǔ)。因此，當(dāng)NMOS晶體管212和222關(guān)斷時，NMOS晶體管 242將開啟，這樣節(jié)點(diǎn)OUT被j立到VSS。當(dāng)NMOS晶體管212和222開啟 時，NMOS晶體管242將關(guān)斷，這樣節(jié)點(diǎn)OUT通過電壓電平轉(zhuǎn)換器200 獨(dú)立驅(qū)動。明顯地，增加NMOS晶體管242是為了在內(nèi)部電路為節(jié)能模式 時防止節(jié)點(diǎn)OUT浮動。
圖3為根據(jù)本發(fā)明的第二實(shí)施例的低-高電壓電平轉(zhuǎn)換器300的示意 圖。電壓電平轉(zhuǎn)換器300與圖2的電壓電平轉(zhuǎn)換器200的不同之處在于高 壓原生(Native ) NMOS晶體管312插入到NMOS晶體管212和NMOS晶 體管332之間，另一個高壓原生NMOS晶體管322插入到NMOS晶體管 222和NMOS晶體管336之間。原生NMOS晶體管是指那些不接收閾值電 壓調(diào)整植入的晶體管，因此這些原生NMOS晶體管的閾值電壓接近于零伏。 NMOS晶體管212和222對于電壓電平轉(zhuǎn)換器300為如上所述的開關(guān)器件。 NMOS晶體管332和336分別與圖2的NMOS晶體管122和126功能相同。 但是與NMOS晶體管122和126不同的是，NMOS晶體管332和336為低 壓器件，即，它們具有薄柵氧化物和小的溝道長度等等。低壓NMOS晶體 管332和336允許VCCL低于電壓電平轉(zhuǎn)換器100或200所需要的電平。 此處能夠使用低壓NMOS晶體管332和336的原因?yàn)樵鶱MOS晶體管 312和322。由于節(jié)點(diǎn)IN連接到原生NMOS晶體管312的柵極，所以與節(jié) 點(diǎn)IN的電平電壓互補(bǔ)的VCCL電平電壓施加到原生NMOS晶體管322上。因此，NMOS晶體管332和336的漏極不會暴露在高于VCCL的電壓中。 本領(lǐng)域技術(shù)人員也可以替換地將原生NMOS晶體管312和322的柵極連接 到VCCL。
圖4為根據(jù)本發(fā)明的第三實(shí)施例的低-高電壓電平轉(zhuǎn)換器400的示意 圖。電壓電平轉(zhuǎn)換器400與電壓電平轉(zhuǎn)換器300的不同之處在于開關(guān)器件 和原生NMOS器件的位置互換了。再參考圖4，原生NMOS晶體管312上 移到與PMOS晶體管112的漏極直接連接，原生NMOS晶體管322上移到 與PMOS晶體管116的漏極直接連接。在原生NMOS晶體管312和322屏 蔽了高壓的情況下，開關(guān)NMOS晶體管412和422能夠由低壓晶體管組成。 相應(yīng)地，開關(guān)NMOS晶體管412和422的^H言號POCLB也必須為〗氐壓， 即，信號POCLB的電壓電平介于VSS和VCCL之間。圖4的POCLB和 圖2和3的POCHB具有相同的邏輯值但是具有不同的電壓電平。POCLB 在VSS和VCCL之間擺動，同時POCHB在VSS和VCCH之間擺動。本 領(lǐng)域技術(shù)人員將很容易對前述的電壓檢測電路進(jìn)行改進(jìn)，以產(chǎn)生POCLB 代替如上所述的POCHB。
返回參考圖2、 3和4,在內(nèi)部電壓逐漸上升期間以及當(dāng)內(nèi)部電路為節(jié) 能模式，VCCL降到低于正常電壓時，電壓電平轉(zhuǎn)換器中的開關(guān)器件執(zhí)行 與切斷VCCH和VS S之間的泄漏通道相同的功能。
雖然本發(fā)明對低-高電壓電平轉(zhuǎn)換器200、 300和400進(jìn)行了描述，但 是技術(shù)人員將理解可以使用交叉鎖存電路構(gòu)造高-低電壓電平轉(zhuǎn)換器，尤其 是對于低-高和高-低電壓轉(zhuǎn)換器，切斷泄漏通道的開關(guān)機(jī)制都是相同的。
以上所示提供了很多不同的實(shí)施例或用于執(zhí)行本發(fā)明的不同特征的實(shí) 施例。描述了元件和方法的特定的實(shí)施例以清楚描述本發(fā)明。當(dāng)然，這些 僅僅是實(shí)施例，不能作為對權(quán)利要求中描述的本發(fā)明的限制。
雖然本發(fā)明此處示出和描述了一個或多個特定的例子，然而其并不限 制于示出的細(xì)節(jié)，因?yàn)樵诓幻撾x本發(fā)明的精神的情況下并且在權(quán)利要求的 范圍和等同范圍內(nèi)，可以做出不同的改進(jìn)和結(jié)構(gòu)變化。因此，如權(quán)利要求 所陳述的，較廣地并且與本發(fā)明的范圍一致地解釋附加的權(quán)利要求是適當(dāng) 的。
ii
權(quán)利要求
1、一種用于具有內(nèi)部低壓電源(VCCL)和外部高壓電源(VCCH)的集成電路系統(tǒng)的電壓電平轉(zhuǎn)換電路，所述電壓電平轉(zhuǎn)換電路包括第一和第二PMOS晶體管，其每個的源極連接到VCCH，所述第一PMOS晶體管的柵極連接到所述第二PMOS晶體管的漏極，所述第二PMOS晶體管的柵極連接到所述第一PMOS晶體管的漏極；第一NMOS晶體管，其源極連接到地(VSS)，其柵極連接到在所述VCCL和所述VSS之間擺動的第一信號；以及第一開關(guān)器件，其連接到所述第一PMOS晶體管的漏極和所述第一NMOS晶體管的漏極之間，其中所述第一和第二PMOS晶體管都為高壓晶體管，當(dāng)所述VCCL低于預(yù)定電壓電平時，所述第一開關(guān)器件關(guān)斷，當(dāng)所述VCCL高于所述預(yù)定電壓電平時，所述第一開關(guān)器件開啟。
2、 根據(jù)權(quán)利要求1所述的電壓電平轉(zhuǎn)換電路，其中所述第一 NMOS 晶 體管為高壓晶體管。
3、 根據(jù)權(quán)利要求1所述的電壓電平轉(zhuǎn)換電路，其中所述第一開關(guān)器件 為高壓NMOS晶體管，其源極連接到所述第一PMOS晶體管的漏極，其漏 極連接到所述第一NMOS晶體管的漏極。
4、 根據(jù)權(quán)利要求1所述的電壓電平轉(zhuǎn)換電路，還包括 第二NMOS晶體管，其源極連接到VSS,其柵極連接到與所述第一信號互補(bǔ)的第二信號，所述第二信號在所述VCCL和所述VSS之間擺動；以 及第二開關(guān)器件，其連接到所述第二 PMOS晶體管的漏極和所述第二 NMOS晶體管的漏極之間，其中，當(dāng)所述VCCL低于預(yù)定電壓電平時，所述第二開關(guān)器件關(guān)斷， 當(dāng)所述VCCL高于所述預(yù)定電壓電平時，所述第一開關(guān)器件開啟，其中所述第二NMOS晶體管為高壓晶體管。
5、 根據(jù)權(quán)利要求1所述的電壓電平轉(zhuǎn)換電路，還包括第一原生NMOS晶體管，其漏極連接到所述第一開關(guān)器件，其源極連接到所述第一 NMOS 晶體管的漏極，其中所述第一NMOS晶體管為低壓晶體管。
6、 根據(jù)權(quán)利要求5所述的電壓電平轉(zhuǎn)換電路，還包括 第二NMOS晶體管，其源極連接到所述VSS,其柵極連接到與所述第一信號互補(bǔ)的第二信號，所述第二信號在所述VCCL和所述VSS之間擺動； 第二原生NMOS晶體管，其源極連接到所述第二 NMOS晶體管的漏極；以及第二開關(guān)器件，其連接到所述第二PMOS晶體管的漏極和所述第二原 生NMOS晶體管的漏才及之間，其中所述第二NMOS晶體管為低壓晶體管，當(dāng)所述VCCL低于預(yù)定電 壓電平時，所述第二開關(guān)器件關(guān)斷，當(dāng)所述VCCL高于所述預(yù)定電壓電平 時，所述第一開關(guān)器件開啟。
7、 根據(jù)權(quán)利要求1所述的電壓電平轉(zhuǎn)換電路，還包括第二原生NMOS 晶體管，其漏極連接到所述第一PMOS晶體管的漏極，其源極連接到所述 第一開關(guān)器件，其中所述第一NMOS晶體管為低壓晶體管。
8、 一種用于具有內(nèi)部低壓電源(VCCL)和外部高壓電源(VCCH) 的集成電路系統(tǒng)的電壓電平轉(zhuǎn)換電路，所述電壓電平轉(zhuǎn)換電路包括第一和第二PMOS晶體管，每個的源極連接到所述VCCH，所述第一 PMOS晶體管的柵極連接到所述第二 PMOS晶體管的漏極，所述第二 PMOS 晶體管的柵極連接到所述第一 PMOS晶體管的漏極；第一和第二 NMOS晶體管，所述第一 NMOS晶體管的源極連接到地 (VSS),其柵極連接到第一信號，所述第二NMOS晶體管的源極連接到 VSS，其柵極連接到與所述第一信號互補(bǔ)的第二信號，所述第一和第二信 號都在所述VCCL和所述VSS之間擺動；第一開關(guān)器件，其連接到所述第一 PMOS晶體管的漏極和所述第一 NMOS晶體管的漏才及之間；以及第二開關(guān)器件，其連接到所述第二PMOS晶體管和所述第二NMOS晶體管的漏極之間，其中所述第一和第二PMOS晶體管都為高壓晶體管，當(dāng)所述VCCL低 于預(yù)定電壓電平時，所述第一和第二開關(guān)器件都關(guān)斷，當(dāng)所述VCCL高于 所述預(yù)定電壓電平時，所述第一和第二開關(guān)器件都開啟。
9、 根據(jù)權(quán)利要求8所述的電壓電平轉(zhuǎn)換電路，其中所述第一和第二 NMOS晶體管為高壓晶體管。
10、 根據(jù)權(quán)利要求8所述的電壓電平轉(zhuǎn)換電路，其中所述第一和第二 開關(guān)器件為高壓NMOS晶體管，所述第一開關(guān)器件的源極連接到所述第一 PMOS晶體管的漏極，所述第一開關(guān)器件的漏極連接到所述第一NMOS晶 體管的漏極，所述第二開關(guān)器件的源極連接到所述第二PMOS晶體管的漏 極，所述第二開關(guān)器件的漏極連接到所述第二NMOS晶體管的漏極。
11、 根據(jù)權(quán)利要求8所述的電壓電平轉(zhuǎn)換電路，還包括 第一原生NMOS晶體管，其漏極連接到所述第一開關(guān)器件，其源極連接到所述第一 NMOS晶體管的漏極；以及第二原生NMOS晶體管，其漏極連接到所述第二開關(guān)器件，其源極連 接到所述第二 NMOS晶體管的漏極，其中所述第一和第二 NMOS晶體管為低壓晶體管。
12、 根據(jù)權(quán)利要求8所述的電壓電平轉(zhuǎn)換電路，還包括 第三原生NMOS晶體管，其漏極連接到所述第一PMOS晶體管的漏極，其源極連接到所述第一開關(guān)器件；以及第四原生NMOS晶體管，其漏極連接到所述第二 PMOS晶體管的漏極， 其源極連接到所述第二開關(guān)器件，其中所述第 一和第二 NMOS晶體管為低壓晶體管。
13、 一種用于具有內(nèi)部低壓電源(VCCL)和外部高壓電源(VCCH) 的集成電路系統(tǒng)的電壓電平轉(zhuǎn)換電路，所述電壓電平轉(zhuǎn)換電路包括第一和第二 PMOS晶體管，每個的源極連接到所述VCCH，所述第一 PMOS晶體管的柵極連接到所述第二 PMOS晶體管的漏極，所述第二 PMOS 晶體管的柵極連接到所述第一 PMOS晶體管的漏極；第一NMOS晶體管，其源極連接到地(VSS)，其柵極連接到在所述VCCL和所述VSS之間擺動的第 一信號，所述第一 NMOS晶體管為高壓晶 體管；以及第一開關(guān)器件，其連接到所述第一 PMOS晶體管的漏極和所述第一 NMOS晶體管的漏極之間，其中所述第一和第二PMOS晶體管都為高壓晶體管，當(dāng)所述VCCL低 于預(yù)定電壓電平時，所述第一開關(guān)器件關(guān)斷，當(dāng)VCCL高于所述預(yù)定電壓 電平時，所述第一開關(guān)器件開啟。
14、 根據(jù)權(quán)利要求13所述的電壓電平轉(zhuǎn)換電路，其中所述第一開關(guān)器 件為高壓NMOS晶體管，其源極連接到所述第一PMOS晶體管的漏極，其 漏極連接到所述第一 NMOS晶體管的漏極。
15、 根據(jù)權(quán)利要求13所迷的電壓電平轉(zhuǎn)換電路，還包括 第二NMOS晶體管，其源極連接到所述VSS,其柵極連接到與所述第一信號互補(bǔ)的第二信號，所述第二信號在所述VCCL和所述VSS之間擺動， 所述第二NMOS晶體管為高壓晶體管；以及第二開關(guān)器件，其連接到所述第二 PMOS晶體管的漏極和所述第二NMOS晶體管的漏極之間，其中，當(dāng)所述VCCL低于預(yù)定電壓電平時，所述第二開關(guān)器件關(guān)斷， 當(dāng)VCCL高于所述預(yù)定電壓電平時，所述第一開關(guān)器件開啟。
全文摘要
本發(fā)明公開了一種用于具有內(nèi)部低壓電源(VCCL)和外部高壓電源(VCCH)的集成電路系統(tǒng)的電壓電平轉(zhuǎn)換電路，該電壓電平轉(zhuǎn)換電路包括一對連接到VCCH的交叉耦合的PMOS晶體管；NMOS晶體管，其源極連接到地(VSS)，其柵極連接到在VCCL和VSS之間擺動的第一信號；以及開關(guān)器件，其連接到一對PMOS晶體管其中一個的漏極和NMOS晶體管的漏極之間，其中一對PMOS晶體管為高壓晶體管，當(dāng)VCCL低于預(yù)定電壓電平時，開關(guān)器件關(guān)斷，當(dāng)VCCL高于預(yù)定電壓電平時，開關(guān)器件開啟。
文檔編號H03K19/0185GK101686048SQ200910158539
公開日2010年3月31日 申請日期2009年7月10日 優(yōu)先權(quán)日2008年7月10日
發(fā)明者王光丞, 陳克明, 陳國基 申請人:臺灣積體電路制造股份有限公司