專利名稱：使用電容耦合的低壓至高壓電平轉(zhuǎn)換的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用電容耦合的低壓至高壓電平轉(zhuǎn)換。
背景技術(shù)：
許多類型的成像系統(tǒng)(諸如平板顯示器和非熱直接標(biāo)記印刷頭)需要許多高壓元件的雙向驅(qū)動。這些成像系統(tǒng)典型地具有成像元件的陣列，所述成像元件的陣列通過選擇性地打開和關(guān)閉所述成像元件而在顯示器上或在印刷面上形成圖像。高壓輸出晶體管通常通過選擇性地將這些元件連接到正高壓電源干線(supply rail)或負(fù)高壓電源干線或不將這些元件連接到該兩者而控制所述元件的打開或關(guān)閉狀態(tài)。通常，相對于用于所述成像元件的驅(qū)動信號，低壓信號控制所述驅(qū)動信號的定時和狀態(tài)。顯示器和印刷頭驅(qū)動控制器，或芯片接收圖像數(shù)據(jù)的相對低壓的串行數(shù)字比特流并將它們轉(zhuǎn)換為96至640位寬的并行數(shù)據(jù)。隨后，所述驅(qū)動芯片轉(zhuǎn)換所述低壓信號的電平以跟蹤所述高壓電源干線并使用那些電平轉(zhuǎn)換后的信號以切換控制所述成像元件的打開和關(guān)閉狀態(tài)的高壓輸出晶體管。此處所使用的術(shù)語“低壓”和“高壓”是相對于彼此而言的?！暗蛪骸毙盘柺潜挥糜隍?qū)動所述邏輯電路的信號，通常在2. 5V和5V之間?！案邏骸毙盘柺歉哂诒挥糜隍?qū)動所述邏輯電路的電壓的信號，諸如在IOV和100V之間的信號?，F(xiàn)有的驅(qū)動芯片使用DC耦合的配置中的高壓晶體管以實現(xiàn)該電平轉(zhuǎn)換。這些高壓晶體管典型地需要每個晶體管周圍的大的隔離區(qū)域，因此需要大面積的芯片基底(諸如硅)，從而增加了所述芯片的成本。一個解決方案在于使用電容耦合的電平轉(zhuǎn)換，所述電容耦合的電平轉(zhuǎn)換需要較小的區(qū)域并因此能夠降低芯片成本。然而，現(xiàn)有的電容耦合的隔離電路通常占有太大的區(qū)域并且太復(fù)雜以致不能在單個芯片上安裝數(shù)以百計的拷貝。

發(fā)明內(nèi)容
—種電壓電平轉(zhuǎn)換器電路，包括具有數(shù)字邏輯信號的數(shù)字邏輯電路；具有第一連接和第二連接的至少一個高壓電容器，其中所述第一連接和第二連接中的一個被電耦合到所述數(shù)字邏輯信號；以及交叉耦合的反相器對，所述交叉耦合的反相器對具有所述對中的至少一個反相器的輸出，所述輸出被電耦合到所述至少一個高壓電容器的另一連接。有利地，所述電壓電平轉(zhuǎn)換器電路進(jìn)一步包括傳感電路，所述傳感電路被配置為感測所述交叉耦合的反相器對的狀態(tài)。有利地，所述交叉耦合的反相器對中的所述至少一個反相器通過具有相對于所述數(shù)字邏輯信號的阻抗的高阻抗而是弱的。有利地，所述交叉耦合的反相器對接收與用于所述數(shù)字邏輯電路的電源電壓相比降低的電源電壓。 有利地，所述至少一個高壓電容器包括第一電容器和第二電容器。
有利地，所述第二電容器具有被電耦合到所述數(shù)字邏輯信號的第一連接和被電耦合到所述對的所述至少一個反相器的另一個的輸出的第二連接。有利地，所述數(shù)字邏輯信號到所述第二電容器的所述第一連接的電耦合包括邏輯反相。有利地，所述電壓電平轉(zhuǎn)換器電路進(jìn)一步包括偽差分接收器電路，所述偽差分接收器電路被布置為感測所述交叉耦合的反相器對的鎖存器狀態(tài)。一種高壓驅(qū)動電路，包括兩個低壓輸入信號；兩個高壓輸出信號，第一信號是高邊驅(qū)動信號，并且第二信號是低邊驅(qū)動信號；兩個電平轉(zhuǎn)換器，第一電平轉(zhuǎn)換器產(chǎn)生所述高邊驅(qū)動信號，并且第二電平轉(zhuǎn)換器產(chǎn)生所述低邊驅(qū)動信號，所述電平轉(zhuǎn)換器包括具有數(shù)字邏輯信號的數(shù)字邏輯電路；具有第一連接和第二連接的至少一個高壓電容器，其中所述第一連接和第二連接中的一個被電耦合到所述數(shù)字邏輯信號；以及交叉耦合的反相器對，所述交叉耦合的反相器對具有所述對中的至少一個反相器的輸出，所述輸出被電耦合到所述至少一個高壓電容器的另一連接。有利地，所述電平轉(zhuǎn)換器進(jìn)一步包括傳感電路，所述傳感電路被配置為感測所述交叉耦合的反相器對的狀態(tài)。有利地，所述電平轉(zhuǎn)換器進(jìn)一步包括緩沖器，所述緩沖器被配置為緩沖所述傳感電路的輸出。有利地，所述交叉耦合的反相器對的所述至少一個反相器通過具有相對于所述數(shù)字邏輯信號的阻抗的高阻抗而是弱的。有利地，所述至少一個高壓電容器包括第一電容器和第二電容器。有利地，所述第二電容器具有第一連接和第二連接，所述第一連接被電耦合到所述數(shù)字邏輯信號，所述第二連接被電耦合到所述對的所述至少一個反相器的另一個的輸出。有利地，所述數(shù)字邏輯信號到所述第二電容器的所述第一連接的所述電耦合包括邏輯反相。有利地，所述高壓驅(qū)動電路進(jìn)一步包括偽差分接收器電路，所述偽差分接收器電路被布置為感測所述交叉耦合的反相器對的鎖存器狀態(tài)。有利地，所述高壓驅(qū)動電路進(jìn)一步包括交叉?zhèn)鲗?dǎo)預(yù)防電路，所述交叉?zhèn)鲗?dǎo)預(yù)防電路被配置為檢測所述高邊驅(qū)動信號和所述低邊驅(qū)動信號兩者的同時啟用。有利地，所述交叉?zhèn)鲗?dǎo)預(yù)防電路的輸出將所述高邊電平轉(zhuǎn)換器或所述低邊電平轉(zhuǎn)換器中的一個的輸出復(fù)位到關(guān)閉狀態(tài)。有利地，所述高壓驅(qū)動電路進(jìn)一步包括上電復(fù)位電路，以當(dāng)對所述電路施加電源時，將所述高邊電平轉(zhuǎn)換器或所述低邊電平轉(zhuǎn)換器中的一個的輸出復(fù)位到關(guān)閉狀態(tài)。


圖1示出了具有高壓輸出的簡化的驅(qū)動電路的實施例；圖2示出了電容耦合的電平轉(zhuǎn)換器電路的實施例；圖3示出了具有交叉?zhèn)鲗?dǎo)預(yù)防(cross-conduction prevention)的電容華禹合的電平轉(zhuǎn)換器電路的實施例；
圖4示出了電容耦合的電平轉(zhuǎn)換器電路的實施例的詳細(xì)視圖。
具體實施例方式圖1示出了具有高邊輸出驅(qū)動信號和低邊輸出驅(qū)動信號的驅(qū)動器電路的簡化的概念電路圖。所述輸入信號Vss-sel和Vpp-sel選擇所述電路是輸出所述高邊干線電壓 VPP還是輸出所述低邊干線電壓VSS，或所述電路是斷開的(高阻抗)。當(dāng)Vpp-sel變?yōu)檎鏁r，輸出Voutie通過PFET12連接到所述高邊干線電壓VPP。類似地，當(dāng)所述低邊選擇信號 Vss-sel變?yōu)檎鏁r，輸出Vout通過NFET14連接到所述低邊干線電壓VSS。如果Vpp-sel和 Vss-sel都不為真，則所述輸出Vout是斷開的(高阻抗)。通常，所述電壓源VPP和VSS 是處于合適的電壓的高壓電源干線以驅(qū)動所述顯示器或成像設(shè)備元件(諸如像素或噴嘴 (jet))。所述電壓VDD是低壓邏輯電源電壓，所述低壓邏輯電源電壓向所述邏輯電路提供電源。處于該電壓的邏輯信號需要被轉(zhuǎn)換為足夠高以控制所述高壓輸出FETs 12和14。圖 2示出了形成鎖存器觀的一對弱交叉耦合的反相器(inverter)。通過電容耦合的電流所述鎖存器狀態(tài)被切換到所述反相器節(jié)點中的一個或兩者。應(yīng)該注意的是雖然所述當(dāng)前的圖(current diagram)顯示了兩個節(jié)點均被電容耦合，但只有一個節(jié)點被電容耦合是可能的。分別被標(biāo)記為M和沈的兩個電容器Cl和C2將從響應(yīng)所述輸入信號Vpp-sel的所述邏輯電路22產(chǎn)生的數(shù)字邏輯信號接收為輸入。所述電容器的輸出被電耦合到所述反相器對的節(jié)點。在圖2的該實施例中，電容器Cl的輸出耦合到所述鎖存器電路觀中的節(jié)點P1。電容器C2的輸出耦合到所述鎖存器電路觀中的節(jié)點P2。傳感電路30可以感測所述鎖存器觀的狀態(tài)。所述傳感電路30的輸出是信號p3_n，所述信號p3_n隨后通過緩沖器31饋送到輸出FET12。所述鎖存器電路觀、所述傳感電路30和所述緩沖器31被連接到 VPP2,為這些組件提供負(fù)邏輯(the negative logic supply for these components),其中 VPP2跟蹤VPP之下大約2. 5V。由Vss_sel產(chǎn)生的所述低邊輸出具有與所述高邊對應(yīng)的組件。所述邏輯電路42 對應(yīng)于所述邏輯電路22并且所述鎖存器48對應(yīng)于所述鎖存器觀。電容器C3和C4分別對應(yīng)于所述電容器Cl和C2。所述低邊電路的操作非常類似于所述高邊電路，條件是(with the understanding that)最后的門驅(qū)動信號sg是相反極性的。類似于所述高邊電路中的它們的對應(yīng)組件，所述鎖存器電路48、所述傳感電路50和所述緩沖器51連接到所述正邏輯電源VSS2，跟蹤VSS之上大約2.5V。所述低邊上的所述反相器Al (參考圖3而被討論)也連接到該電源。由于電容性電平轉(zhuǎn)換而可能產(chǎn)生的一個問題是缺少從所述電平轉(zhuǎn)換器輸入到輸出的直流(DC)通路。在加電或異常事件(諸如靜電放電)之后，所述電平轉(zhuǎn)換器的輸入和輸出能夠在不同的狀態(tài)中結(jié)束。不正確的電平轉(zhuǎn)換器輸出狀態(tài)可能引起所述高邊輸出FET 12和所述低邊輸出FET 14兩者同時地打開，這會導(dǎo)致對所述驅(qū)動器芯片的損害。該情況被稱為交叉?zhèn)鲗?dǎo)。圖3示出了具有控制該問題的機(jī)制的轉(zhuǎn)換器電路的實施例。當(dāng)向所述驅(qū)動器芯片施加電源時所述低邊轉(zhuǎn)換器輸出被配置為復(fù)位到所述關(guān)閉狀態(tài)。該特征通常被稱為“上電復(fù)位”。此外，一對小的高壓晶體管32和34被附加到每個輸出以檢測所述高輸出晶體管12 和所述低輸出晶體管14的同時啟用(enabling)。本討論稱其為“交叉?zhèn)鲗?dǎo)預(yù)防”。如果同時啟用發(fā)生，則所述電路的低邊被立即設(shè)置為所述關(guān)閉狀態(tài)。所述PFET 32和NFET 34與電阻器Rl和反相器Al —起產(chǎn)生信號cc_n，在交叉?zhèn)鲗?dǎo)發(fā)生的情況下，該信號為真(低)。所述門60接收所述交叉?zhèn)鲗?dǎo)信號作為一個輸入并接收低_真上電復(fù)位信號por_n作為另一輸入。僅當(dāng)CC_n和por_n兩者均是假(高)時，所述低邊電平轉(zhuǎn)換器鎖存器48被允許在其來自門62的輸出s2上切換到真(高)狀態(tài)。這確保了在所述PFET 12打開的同時所述NFET 14不打開。所述上電復(fù)位信號確保了當(dāng)所述電路初始被上電時所述NFET是關(guān)閉的，也避免了交叉?zhèn)鲗?dǎo)。應(yīng)該注意的是取決于所使用的半導(dǎo)體技術(shù)進(jìn)一步的電平轉(zhuǎn)換可能是需要的。用于FET 12和14的所述門的邏輯電平可能需要比當(dāng)前電路進(jìn)一步增加，但如圖2和圖3中的緩沖器31和51所示的，可以使用常規(guī)的電平轉(zhuǎn)換器。應(yīng)該注意的是應(yīng)該考慮所述電容器上的任何負(fù)載。如果一個電容器的輸入側(cè)具有另一個電容器沒有的負(fù)載，則可能產(chǎn)生定時問題。從所述電容器的所述輸入去除所述負(fù)載或者匹配所述負(fù)載可能是可行的。這允許所述兩個電容器的定時更接近地被耦合，因為期望的是驅(qū)動所述電容器的所述緩沖器盡可能地接近同時地切換。也應(yīng)該考慮最小化所述電容器的輸出側(cè)上的雜散電容以便使得可以用來切換鎖存器觀和鎖存器48的狀態(tài)的電壓擺動最大化。所述傳感電路30可以比較節(jié)點pi和節(jié)點p2兩者上的電壓，而不是僅僅依靠p2， 以改進(jìn)對VPP上的快速電壓擺動的魯棒性(robustness)。圖4示出了與如在圖3中的30 所示的傳感電路不同的傳感電路的實施例。在圖4中，所述反相器對的節(jié)點又被標(biāo)識為pi 和P2，并且它們接收來自所述電容器的所述電容耦合的電流。圖3的輸出反相器30已被晶體管U100、101、102、103、104和105替代。所述電源電壓vppO和vppl是用于所述反相器對的降低的電源電壓，此處被稱為“弱”反相器。這些晶體管形成了偽差分接收器以感測所述鎖存器狀態(tài)。所述接收器的輸出在節(jié)點P3。該鎖存器傳感電路改進(jìn)了對所述高壓電源干線上的非?？焖俚霓D(zhuǎn)換速率的魯棒性。雖然沒有在圖4中示出，包括所述偽差分傳感電路的所述電平轉(zhuǎn)換器電路也為所述低邊高壓電路而被復(fù)制。如此，所述驅(qū)動器芯片能夠達(dá)到驅(qū)動高壓輸出晶體管的所述門或使用電容耦合的反相器的電路的必要的電壓，而不是更復(fù)雜和更大的DC耦合的電路。此外，該電路比所述 DC耦合的電路操作更加快，并具有對可能產(chǎn)生自AC耦合的問題的保護(hù)。將被理解的是若干上面公開的和其他特征及功能、或其替代物可以被良好地組合進(jìn)許多其他不同的系統(tǒng)或應(yīng)用中。同樣地，本領(lǐng)域技術(shù)人員可以隨后進(jìn)行各種目前未預(yù)見到的或未預(yù)料到的其中的替代物、修改、變化或改進(jìn)，所述替代物、修改、變化或改進(jìn)也被意在由隨后的權(quán)利要求所包括。
權(quán)利要求
1.一種電壓電平轉(zhuǎn)換器電路，包括具有數(shù)字邏輯信號的數(shù)字邏輯電路；具有第一連接和第二連接的至少一個高壓電容器，其中所述第一連接和第二連接中的一個被電耦合到所述數(shù)字邏輯信號；以及交叉耦合的反相器對，所述交叉耦合的反相器對具有所述對中的至少一個反相器的輸出，所述輸出被電耦合到所述至少一個高壓電容器的另一連接。
2.根據(jù)權(quán)利要求1所述的電壓電平轉(zhuǎn)換器電路，進(jìn)一步包括傳感電路，所述傳感電路被配置為感測所述交叉耦合的反相器對的狀態(tài)。
3.根據(jù)權(quán)利要求1所述的電壓電平轉(zhuǎn)換器電路，其中所述交叉耦合的反相器對中的所述至少一個反相器通過具有相對于所述數(shù)字邏輯信號的阻抗的高阻抗而是弱的。
4.根據(jù)權(quán)利要求1所述的電壓電平轉(zhuǎn)換器電路，其中所述交叉耦合的反相器對接收與用于所述數(shù)字邏輯電路的電源電壓相比降低的電源電壓。
5.根據(jù)權(quán)利要求1所述的電壓電平轉(zhuǎn)換器電路，其中所述至少一個高壓電容器包括第一電容器和第二電容器。
6.根據(jù)權(quán)利要求5所述的電壓電平轉(zhuǎn)換器電路，其中所述第二電容器具有被電耦合到所述數(shù)字邏輯信號的第一連接和被電耦合到所述對的所述至少一個反相器的另一個的輸出的第二連接。
7.根據(jù)權(quán)利要求6所述的電壓電平轉(zhuǎn)換器電路，其中所述數(shù)字邏輯信號到所述第二電容器的所述第一連接的電耦合包括邏輯反相。
8.根據(jù)權(quán)利要求5所述的電壓電平轉(zhuǎn)換器電路，進(jìn)一步包括偽差分接收器電路，所述偽差分接收器電路被布置為感測所述交叉耦合的反相器對的鎖存器狀態(tài)。
9.一種高壓驅(qū)動電路，包括兩個低壓輸入信號；兩個高壓輸出信號，第一信號是高邊驅(qū)動信號，并且第二信號是低邊驅(qū)動信號；兩個電平轉(zhuǎn)換器，第一電平轉(zhuǎn)換器產(chǎn)生所述高邊驅(qū)動信號，并且第二電平轉(zhuǎn)換器產(chǎn)生所述低邊驅(qū)動信號，所述電平轉(zhuǎn)換器包括具有數(shù)字邏輯信號的數(shù)字邏輯電路；具有第一連接和第二連接的至少一個高壓電容器，其中所述第一連接和第二連接中的一個被電耦合到所述數(shù)字邏輯信號；以及交叉耦合的反相器對，所述交叉耦合的反相器對具有所述對中的至少一個反相器的輸出，所述輸出被電耦合到所述至少一個高壓電容器的另一連接。
10.根據(jù)權(quán)利要求9所述的高壓驅(qū)動電路，所述電平轉(zhuǎn)換器進(jìn)一步包括傳感電路，所述傳感電路被配置為感測所述交叉耦合的反相器對的狀態(tài)。
11.根據(jù)權(quán)利要求10所述的高壓驅(qū)動電路，所述電平轉(zhuǎn)換器進(jìn)一步包括緩沖器，所述緩沖器被配置為緩沖所述傳感電路的輸出。
12.根據(jù)權(quán)利要求9所述的高壓驅(qū)動電路，其中所述交叉耦合的反相器對的所述至少一個反相器通過具有相對于所述數(shù)字邏輯信號的阻抗的高阻抗而是弱的。
13.根據(jù)權(quán)利要求9所述的高壓驅(qū)動電路，其中所述至少一個高壓電容器包括第一電容器和第二電容器。
14.根據(jù)權(quán)利要求13所述的高壓驅(qū)動電路，其中所述第二電容器具有第一連接和第二連接，所述第一連接被電耦合到所述數(shù)字邏輯信號，所述第二連接被電耦合到所述對的所述至少一個反相器的另一個的輸出。
15.根據(jù)權(quán)利要求14所述的高壓驅(qū)動電路，其中所述數(shù)字邏輯信號到所述第二電容器的所述第一連接的所述電耦合包括邏輯反相。
16.根據(jù)權(quán)利要求13所述的高壓驅(qū)動電路，進(jìn)一步包括偽差分接收器電路，所述偽差分接收器電路被布置為感測所述交叉耦合的反相器對的鎖存器狀態(tài)。
17.根據(jù)權(quán)利要求9所述的高壓驅(qū)動電路，進(jìn)一步包括交叉?zhèn)鲗?dǎo)預(yù)防電路，所述交叉?zhèn)鲗?dǎo)預(yù)防電路被配置為檢測所述高邊驅(qū)動信號和所述低邊驅(qū)動信號兩者的同時啟用。
18.根據(jù)權(quán)利要求17所述的高壓驅(qū)動電路，其中所述交叉?zhèn)鲗?dǎo)預(yù)防電路的輸出將所述高邊電平轉(zhuǎn)換器或所述低邊電平轉(zhuǎn)換器中的一個的輸出復(fù)位到關(guān)閉狀態(tài)。
19.根據(jù)權(quán)利要求9所述的高壓驅(qū)動電路，進(jìn)一步包括上電復(fù)位電路，以當(dāng)對所述電路施加電源時，將所述高邊電平轉(zhuǎn)換器或所述低邊電平轉(zhuǎn)換器中的一個的輸出復(fù)位到關(guān)閉狀態(tài)。
全文摘要
一種電壓電平轉(zhuǎn)換器電路，所述電壓電平轉(zhuǎn)換器電路具有數(shù)字邏輯電路，所述數(shù)字邏輯電路具有數(shù)字邏輯信號；具有第一連接和第二連接的至少一個高壓電容器，其中所述第一連接和第二連接中的一個被電耦合到所述數(shù)字邏輯信號；以及交叉耦合的反相器對，所述交叉耦合的反相器對具有所述對中的至少一個反相器的輸出，所述輸出被電耦合到所述至少一個高壓電容器的另一連接。一種高壓驅(qū)動電路，所述高壓驅(qū)動電路具有兩個低壓輸入信號；兩個高壓輸出信號，第一信號是高邊驅(qū)動信號，并且第二信號是低邊驅(qū)動信號；兩個電平轉(zhuǎn)換器，第一電平轉(zhuǎn)換器對應(yīng)于所述高邊驅(qū)動信號，并且第二電平轉(zhuǎn)換器對應(yīng)于所述低邊驅(qū)動信號，所述電平轉(zhuǎn)換器包括具有數(shù)字邏輯信號的數(shù)字邏輯電路；具有第一連接和第二連接的至少一個高壓電容器，其中所述第一連接和第二連接中的一個被電耦合到所述數(shù)字邏輯信號；以及交叉耦合的反相器對，所述交叉耦合的反相器對具有所述對中的至少一個反相器的輸出，所述輸出被電耦合到所述至少一個高壓電容器的另一連接。
文檔編號H03K19/0175GK102340302SQ201110188530
公開日2012年2月1日 申請日期2011年6月24日 優(yōu)先權(quán)日2010年6月25日
發(fā)明者D·L·克尼林 申請人:施樂公司