專利名稱：提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的方法、裝置及原子頻標(biāo)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及原子頻標(biāo)領(lǐng)域，特別涉及一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的方法、裝置及原子頻標(biāo)。
背景技術(shù)：
原子頻標(biāo)作為高穩(wěn)定、高精度的時間同步源,正被廣泛應(yīng)用于航天、通訊等眾多領(lǐng)域。現(xiàn)有的原子頻標(biāo)主要包括壓控晶振、電子線路和物理單元三大部分；其中，壓控晶振輸出的信號經(jīng)電子線路的處理產(chǎn)生微波探詢信號，該微波探詢信號作用于物理單元后，產(chǎn)生量子鑒頻信號；電子線路將該量子鑒頻信號與參考信號進行同步鑒相，產(chǎn)生糾偏電壓作用于壓控晶振，從而改變壓控晶振的輸出，進而將壓控晶振輸出鎖定于原子基態(tài)超精細 0-0中心頻率上。發(fā)明人在實現(xiàn)本發(fā)明的過程中，發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在以下問題在實際的原子頻標(biāo)應(yīng)用中，由于外界工作環(huán)境條件的影響、以及原子頻標(biāo)內(nèi)部組成部件不穩(wěn)定，可能會使糾偏電壓出現(xiàn)大的波動，在這種情況下，會導(dǎo)致壓控晶振的輸出信號頻率出現(xiàn)短暫的跳變，進而影響原子頻標(biāo)整機系統(tǒng)的短期穩(wěn)定度指標(biāo)。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的問題，本發(fā)明實施例提供了一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的方法、裝置及原子頻標(biāo)。所述技術(shù)方案如下—方面，本發(fā)明實施例提供了一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的方法，所述方法包括鎖定判斷單元判斷原子頻標(biāo)整機系統(tǒng)工作狀態(tài)，所述原子頻標(biāo)整機系統(tǒng)工作狀態(tài)包括鎖定狀態(tài)和未鎖定狀態(tài)；當(dāng)所述原子頻標(biāo)整機系統(tǒng)處于鎖定狀態(tài)時，中央處理器判斷當(dāng)前糾偏電壓是否會引起原子頻標(biāo)整機系統(tǒng)輸出頻率產(chǎn)生跳變；若是，則所述中央處理器通過糾偏電壓單元向壓控晶振輸出上一次的糾偏電壓；若否，則所述中央處理器通過糾偏電壓單元向壓控晶振輸出所述當(dāng)前糾偏電壓。其中，所述中央處理器判斷當(dāng)前糾偏電壓是否會引起原子頻標(biāo)整機系統(tǒng)輸出頻率產(chǎn)生跳變，包括采用當(dāng)前同步鑒相產(chǎn)生的糾偏電壓和所述壓控晶振的壓控斜率，計算所述糾偏電壓將會產(chǎn)生的波動值；將所述波動值與短期穩(wěn)定度中的標(biāo)準值進行比較，若所述波動值大于所述短期穩(wěn)定度中的標(biāo)準值，則判斷為會引起跳變；若所述波動值小于所述短期穩(wěn)定度中的標(biāo)準值，則判斷為不會引起跳變。其中，當(dāng)所述原子頻標(biāo)整機系統(tǒng)處于鎖定狀態(tài)時，所述糾偏電壓由基準電壓和修正電壓構(gòu)成，所述基準電壓為所述原子頻標(biāo)整機系統(tǒng)第一次鎖定時的糾偏電壓；則所述中央處理器通過糾偏電壓單元向壓控晶振輸出上一次的糾偏電壓，包括所述中央處理器通過第一數(shù)模轉(zhuǎn)換器單元輸出基準電壓，通過第二數(shù)模轉(zhuǎn)換器輸出上一次的修正電壓。其中，所述中央處理器通過糾偏電壓單元向壓控晶振輸出當(dāng)前糾偏電壓，包括所述中央處理器通過所述第一數(shù)模轉(zhuǎn)換器單元輸出基準電壓，通過所述第二數(shù)模轉(zhuǎn)換器輸出當(dāng)前的修正電壓。進一步地，所述方法還包括當(dāng)原子頻標(biāo)整機系統(tǒng)進入鎖定狀態(tài)時，所述中央處理器開啟用于控制第二模數(shù)轉(zhuǎn)換器單元通閉的糾偏使能單元。其中，所述方法還包括當(dāng)所述原子頻標(biāo)整機系統(tǒng)處于未鎖定狀態(tài)時，所述中央處 理器通過糾偏電壓單元向壓控晶振輸出當(dāng)前糾偏電壓。進一步地,所述方法還包括判斷跳變持續(xù)的時間是否超過預(yù)定時間值t，若未超過時間值t，則所述中央處理器向壓控晶振輸出上一次的糾偏電壓；若超過時間值t，則所述中央處理器向壓控晶振輸出當(dāng)前糾偏電壓。另一方面，本發(fā)明實施例還提供了一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的裝置，所述裝置包括鎖定判斷單元，用于判斷原子頻標(biāo)整機系統(tǒng)是否處于鎖定狀態(tài)；中央處理器，用于當(dāng)所述原子頻標(biāo)整機系統(tǒng)處于鎖定狀態(tài)時，判斷當(dāng)前糾偏電壓是否會引起原子頻標(biāo)整機系統(tǒng)輸出頻率產(chǎn)生跳變；糾偏電壓單元，用于當(dāng)所述中央處理器的判斷結(jié)果為是時，向壓控晶振輸出上一次的糾偏電壓；當(dāng)所述中央處理器的判斷結(jié)果為否時，則向壓控晶振輸出所述當(dāng)前糾偏電壓。其中，所述糾偏電壓單元包括第一數(shù)模轉(zhuǎn)換器單元、第二數(shù)模轉(zhuǎn)換器單元、用于為所述第一數(shù)模轉(zhuǎn)換器單元提供外部參考電壓的第一電壓基準單元、用于為所述第二數(shù)模轉(zhuǎn)換器單元提供外部參考電壓的第二電壓基準單元和和用于控制所述第二模數(shù)轉(zhuǎn)換器單元通閉的糾偏使能單元；所述第一數(shù)模轉(zhuǎn)換器單元與所述中央處理器相連，所述第二數(shù)模轉(zhuǎn)換器單元通過所述糾偏使能單元與所述中央處理器相連，所述第一數(shù)模轉(zhuǎn)換器單元和所述第二數(shù)模轉(zhuǎn)換器單元同時連接壓控晶振，所述第一數(shù)模轉(zhuǎn)換器單元和所述第二數(shù)模轉(zhuǎn)換器單元分別連接所述第一電壓基準單元和所述第二電壓基準單元。另一方面，本發(fā)明實施例還提供了一種原子頻標(biāo)，包括壓控晶振、物理單元、隔離放大器、射頻倍頻單元、微波倍、混頻單元、數(shù)字頻率合成器、中央處理器、選頻放大單元和同步鑒相單元，以及前述提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的裝置。本發(fā)明實施例提供的技術(shù)方案帶來的有益效果是通過中央處理器根據(jù)鎖定判斷單元得出的整機系統(tǒng)的鎖定狀態(tài)來控制糾偏電壓單元工作，在整機處于鎖定和未鎖定兩種狀態(tài)下，中央處理器通過糾偏電壓單元向壓控晶振輸出糾偏電壓，從而消除原子頻標(biāo)的短暫跳變，提高了原子頻標(biāo)的短期穩(wěn)定度指標(biāo)。


為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I是原子頻標(biāo)的基本結(jié)構(gòu)示意圖；圖2是本發(fā)明實施例I提供的一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的方法流程圖；圖3是本發(fā)明實施例I提供的原子頻標(biāo)整機系統(tǒng)鎖定判斷原理圖；圖4是本發(fā)明實施例2提供的一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)裝置的結(jié)構(gòu)示意圖；圖5是本發(fā)明實施例2提供的一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)裝置的詳細結(jié)構(gòu)示意圖；圖6是本發(fā)明實施例3提供的一種原子頻標(biāo)的結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明實施方式作進一步地詳細描述。下面先結(jié)合圖I對原子頻標(biāo)的基本結(jié)構(gòu)進行簡單介紹。該結(jié)構(gòu)僅為舉例，并不作為對本發(fā)明的限制。如圖I所示，原子頻標(biāo)包括壓控晶振I、物理單元2、隔離放大器3、射頻倍頻單元
4、微波倍、混頻單元5、數(shù)字頻率合成器6、中央處理器7、選頻放大單元8和同步鑒相單元
9。其中，壓控晶振I用于輸出原始頻率信號；隔離放大器3用于將壓控晶振I的輸出頻率信號進行隔離和放大；射頻倍頻單元4用于對經(jīng)隔離放大器3隔離放大后的信號進行倍頻；微波倍、混頻單元5用于對經(jīng)過射頻倍頻單元4倍頻后的信號和數(shù)字頻率合成器6產(chǎn)生的綜合調(diào)制信號同時進行倍頻和混頻，以產(chǎn)生微波探詢信號；物理單元2用于對微波探詢信號進行鑒頻，產(chǎn)生量子鑒頻信號；選頻放大單元8，用于對量子鑒頻信號進行光檢放大和方波整形；中央處理器7用于產(chǎn)生頻率合成指令、調(diào)制信號以及同步鑒相參考信號；數(shù)字頻率合成器6用于根據(jù)中央處理器7產(chǎn)生的頻率合成指令和鍵控調(diào)頻信號產(chǎn)生前述綜合調(diào)制信號；同步鑒相單元9用于對上述經(jīng)光檢放大和方波整形后的物理單元產(chǎn)生的量子鑒頻信號進行同步鑒相，產(chǎn)生糾偏電壓作用于壓控晶振1，以調(diào)整壓控晶振I的輸出頻率；通過上述結(jié)構(gòu)單元，最終將壓控晶振I的輸出頻率鎖定在原子基態(tài)超精細0-0中心頻率上。實施例I本發(fā)明實施例提供了一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的方法，參見圖2，該方法包括步驟201 :鎖定判斷單元判斷原子頻標(biāo)整機系統(tǒng)工作狀態(tài)，該原子頻標(biāo)整機系統(tǒng)工作狀態(tài)包括鎖定狀態(tài)和未鎖定狀態(tài)。并且，當(dāng)原子頻標(biāo)整機系統(tǒng)處于未鎖定狀態(tài)時，執(zhí)行步驟202 ;當(dāng)原子頻標(biāo)整機系統(tǒng)處于鎖定狀態(tài)時，執(zhí)行步驟203。具體地，鎖定判斷單元可以采用以下方式判斷原子頻標(biāo)整機系統(tǒng)工作狀態(tài)中央處理器在產(chǎn)生原有的同步鑒相所需的調(diào)制信號、同步鑒相參考信號的同時，、還產(chǎn)生一路采樣時序信號，該采樣時序信號的頻率是調(diào)制信號4倍的方波信號，其相位可調(diào)、占空比為I :1 ;鎖定判斷單元根據(jù)該采樣時序信號對量子鑒頻信號進行采集處理，判斷此時刻所加的微波探詢信號的頻率與原子躍遷中心頻率的關(guān)系，即判斷此時刻原子頻標(biāo)整機系統(tǒng)鎖定情況；具體的判定依據(jù)如圖3所示，以該采樣時序信號的連續(xù)4個上升沿作為觸發(fā)脈沖，分別對量子鑒頻信號進行采樣，并將采樣結(jié)果分別記錄為Dl、D2、D3、D4，依據(jù)所記錄的四種采樣電平高低不同判斷原子頻標(biāo)整機系統(tǒng)是否處于鎖定狀態(tài)，當(dāng)電平關(guān)系式為D1=D3并且D2=D4時，表明原子頻標(biāo)整機系統(tǒng)處于鎖定狀態(tài)，否則表明原子頻標(biāo)整機系統(tǒng)處于未鎖定狀態(tài)。優(yōu)選設(shè)置多組采樣結(jié)果，根據(jù)多組采樣結(jié)果判斷原子頻標(biāo)整機系統(tǒng)是否處于鎖定狀態(tài)，以使判斷結(jié)果更為準確。判斷完成后，鎖定判斷單元將整機系統(tǒng)工作狀態(tài)輸送至中央處理器。步驟202 :中央處理器通過糾偏電壓單元向壓控晶振輸出當(dāng)前糾偏電壓。具體地，糾偏電壓是指同步鑒相單元對量子鑒頻信號和同步鑒相參考信號進行同 步鑒相后得到電壓值。進一步地，當(dāng)中央處理器接收到鎖定判斷單元發(fā)送的原子頻標(biāo)整機處于未鎖定狀態(tài)時，對于上述1E-10甚至更大的波動諸如5E-10等，中央處理器通過第一 D/A (digitalto analog converter,數(shù)模轉(zhuǎn)換器)單元直接輸出相應(yīng)電壓作用于壓控晶振,使其輸出頻率發(fā)生變化。通常這種情況通常發(fā)生在原子頻標(biāo)上電不久，光譜燈張馳振蕩期，中央處理器需要通過大幅度改變壓控晶振的輸出頻率來實現(xiàn)整機的鎖定。步驟203 :中央處理器判斷當(dāng)前糾偏電壓是否會引起原子頻標(biāo)整機系統(tǒng)輸出頻率產(chǎn)生跳變；若是，執(zhí)行步驟204 ;若否，執(zhí)行步驟205。具體地，該步驟包括采用當(dāng)前同步鑒相產(chǎn)生的糾偏電壓和壓控晶振的壓控斜率，計算糾偏電壓將會產(chǎn)生的波動值；將波動值與短期穩(wěn)定度中的標(biāo)準值進行比較，若波動值比短期穩(wěn)定度中的標(biāo)準值大，則判斷為會引起跳變；若波動值小于短期穩(wěn)定度中的標(biāo)準值，則判斷為不會引起跳變。進一步地，可以根據(jù)以下公式計算波動值(糾偏電壓X壓控斜率)/壓控晶振輸出頻率=波動值。下面結(jié)合實例，說明該步驟203。例如對于輸出頻率為10MHz、壓控斜率為0. IHz/V的壓控晶振，短期穩(wěn)定度標(biāo)準值為1E-11 ;當(dāng)糾偏電壓為lmV，且系統(tǒng)判斷此時處于鎖定工作狀態(tài)時，如果按照傳統(tǒng)技術(shù)，中央處理器直接將上述壓差作用于壓控晶振將引起原子頻標(biāo)整機輸出信號頻率發(fā)生(lmVXO. 1Hz/V)/(1E7)Hz=IE-II的波動，那么這里的ImV就是會引起跳變的臨界電壓，當(dāng)糾偏電壓超過ImV時則會引起跳變，當(dāng)糾偏電壓未超過ImV時則不會引起跳變。步驟204 :當(dāng)糾偏電壓超過跳變電壓時，中央處理器通過糾偏電壓單元向壓控晶振輸出上一次的糾偏電壓。具體地，在本實施例中，當(dāng)原子頻標(biāo)整機系統(tǒng)處于鎖定狀態(tài)時，糾偏電壓由基準電壓和修正電壓構(gòu)成；中央處理器通過第一 D/A單元輸出該基準電壓，通過第二 D/A單元輸出上一次的修正電壓。其中，基準電壓為原子頻標(biāo)整機系統(tǒng)上電后，第一次實現(xiàn)鎖定時第一 D/A單元輸出的電壓值；也就是說，一旦原子頻標(biāo)整機實現(xiàn)了鎖定，那么第一 D/A單元輸出的值將固定下來，后續(xù)的鎖定狀態(tài)下的糾偏工作由第二 D/A單元來完成。進一步地，本發(fā)明使用了兩個D/A單元，第一 D/A單元輸出的電壓范圍較大，用于向壓控晶振輸出基準電壓；而第二 D/A單元輸出的電壓范圍較小，用于向壓控晶振輸出修正電壓；這樣就避免因D/A單元的精度問題造成輸出的糾偏電壓的誤差。下面結(jié)合實例，對本發(fā)明采用兩個D/A單元的好處進行說明。例如當(dāng)原子頻標(biāo)整機系統(tǒng)處于鎖定狀態(tài)時，同步鑒相獲得的糾偏電壓變化較小，通常在5V左右波動，而且量級較小，如5. OOlV或者4. 999V等，那么采用一個D/A單元的話可能輸出的糾偏電壓都是5V。而本發(fā)明使用了兩個D/A單元，第一 D/A單元電壓范圍較大，如(T5V，用于向壓控晶振輸出基準電壓；而第二 D/A單兀電壓范圍較小,如± IOOmV,用于向壓控晶振輸出修正電壓；這樣就避免因D/A單元的精度問題造成輸出的糾偏電壓的誤差。值得說明的是，本發(fā)明在原子頻標(biāo)整機系統(tǒng)在處于鎖定狀態(tài)時，中央處理器也可以僅通過一個D/A單兀輸出糾偏電壓。 步驟205 :當(dāng)糾偏電壓未超過跳變電壓時，中央處理器直接通過糾偏電壓單元向壓控晶振輸出當(dāng)前糾偏電壓。具體地，中央處理器通過第一 D/A單元輸出基準電壓，通過第二 D/A單元輸出當(dāng)前修正電壓。容易知道，當(dāng)原子頻標(biāo)整機處于鎖定狀態(tài)時，執(zhí)行步驟204和205之前，中央處理器需要先開啟用于控制第二 D/A單元通閉的糾偏使能單元，保證第二 D/A單元可以輸出糾偏電壓作用于壓控晶振。在原子頻標(biāo)整機系統(tǒng)已經(jīng)處于鎖定狀態(tài)的情況下，理論上講壓控晶振輸出信號的頻率穩(wěn)定度將反映整個原子頻標(biāo)的短、長期性能。對于本發(fā)明要求的短期穩(wěn)定度而言，仍然以步驟203中的例子為例，若某一時刻中央處理器獲得的糾偏電壓值超過lmV，如引起原子頻標(biāo)整機穩(wěn)定度1E-10波動的IOmV的糾偏電壓，那么中央處理器此刻將會放棄本次糾偏，第二 D/A單元的輸出仍然保持著上次糾偏使能時輸出的電壓值，從而避免了直接輸出該糾偏電壓而原子頻標(biāo)整機系統(tǒng)的輸出頻率出現(xiàn)跳變，有效提高了原子頻標(biāo)的短期穩(wěn)定度。優(yōu)選地，本實施例的方法還包括判斷跳變持續(xù)的時間是否超過預(yù)定時間值t，若未超過時間值t，則中央處理器向壓控晶振輸出上一次的糾偏電壓；若超過時間值t，則中央處理器向壓控晶振輸出當(dāng)前糾偏電壓。具體地，中央處理器向壓控晶振輸出上一次的糾偏電壓包括中央處理器通過第一 D/A單兀輸出基準電壓,通過第二 D/A單兀輸出上一次的修正電壓；中央處理器向壓控晶振輸出當(dāng)前糾偏電壓包括中央處理器通過第一 D/A單元輸出基準電壓，通過第二 D/A單元輸出當(dāng)前修正電壓。其中，跳變持續(xù)的時間是指原子頻標(biāo)整機輸出信號頻率出現(xiàn)大范圍的跳動持續(xù)的時間。在實際應(yīng)用中，由于工作環(huán)境溫度、電磁輻射、內(nèi)部物理單元或者電路故障等因素，可能導(dǎo)致原子頻標(biāo)整機系統(tǒng)輸出頻率出現(xiàn)大范圍的跳動，如果此時壓控晶振長時間內(nèi)未能得到有效的糾偏的話，原子頻標(biāo)將會脫鎖。故結(jié)合時間值t來解決這一問題。
本發(fā)明實施例提供的技術(shù)方案帶來的有益效果是通過中央處理器根據(jù)鎖定判斷單元得出的整機系統(tǒng)的鎖定狀態(tài)來控制糾偏電壓單元工作，在整機處于鎖定和未鎖定兩種狀態(tài)下，中央處理器通過糾偏電壓單元向壓控晶振輸出糾偏電壓，從而消除原子頻標(biāo)的短暫跳變，提高了原子頻標(biāo)短期穩(wěn)定度指標(biāo)。實施例2本發(fā)明實施例提供了一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的裝置，參見圖4，該裝置包括鎖定判斷單元10，用于判斷原子頻標(biāo)整機系統(tǒng)是否處于鎖定狀態(tài)；中央處理器12，用于當(dāng)原子頻標(biāo)整機系統(tǒng)處于鎖定狀態(tài)時，判斷當(dāng)前糾偏電壓是否會引起原子頻標(biāo)整機系統(tǒng)輸出頻率產(chǎn)生跳變；糾偏電壓單元11，用于當(dāng)中央處理器12的判斷結(jié)果為是時，向壓控晶振21輸出 上一次的糾偏電壓；當(dāng)中央處理器12的判斷結(jié)果為否時，則向壓控晶振21輸出當(dāng)前糾偏電壓。進一步地，參見圖5，糾偏電壓單元11包括第一 D/A單元11a、第二 D/A單元lib、用于為第一D/A單元Ila提供外部參考電壓的第一電壓基準單元11c、用于為第二D/A單元Ilb提供外部參考電壓的第二電壓基準單元Ild和用于控制第二模數(shù)轉(zhuǎn)換器單元Ilb通閉的糾偏使能單元Ile ;具體地，第一 D/A單元Ila與中央處理器12相連，第二 D/A單元Ilb通過糾偏使能單元Ile與中央處理器12相連，第一 D/A單元Ila和第二 D/A單元Ilb同時連接壓控晶振21，第一 D/A單元Ila和第二 D/A單元Ilb分別連接第一電壓基準單元Ilc和第二電壓基準單元lid。其中，中央處理器12可以采用原子頻標(biāo)的自帶的中央處理器，其內(nèi)部存儲有壓控晶振21的壓控斜率參數(shù)值。本發(fā)明實施例提供的技術(shù)方案帶來的有益效果是通過中央處理器根據(jù)鎖定判斷單元得出的整機系統(tǒng)的鎖定狀態(tài)來控制糾偏電壓單元工作，在整機處于鎖定和未鎖定兩種狀態(tài)下，中央處理器通過糾偏電壓單元向壓控晶振輸出糾偏電壓，從而消除原子頻標(biāo)的短暫跳變，提高了原子頻標(biāo)短期穩(wěn)定度指標(biāo)。實施例3本發(fā)明實施例提供了一種原子頻標(biāo)，參見圖6，原子頻標(biāo)包括壓控晶振401、物理單元402、隔離放大器403、射頻倍頻單元404、微波倍、混頻單元405、數(shù)字頻率合成器406、中央處理器407、選頻放大單元408和同步鑒相單元409 ;該原子頻標(biāo)還包括實施例2中提供的一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的裝置。其中，壓控晶振401、物理單元402、隔離放大器403、射頻倍頻單元404、微波倍、混頻單元405、數(shù)字頻率合成器406、選頻放大單元408和同步鑒相單元409均為原子頻標(biāo)基本結(jié)構(gòu)，這里不再贅述。在本實施例中，提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的裝置中的中央處理器即為中央處理器407。本發(fā)明實施例提供的技術(shù)方案帶來的有益效果是通過中央處理器根據(jù)鎖定判斷單元得出的整機系統(tǒng)的鎖定狀態(tài)來控制糾偏電壓單元工作，在整機處于鎖定和未鎖定兩種狀態(tài)下，中央處理器通過糾偏電壓單元向壓控晶振輸出糾偏電壓，從而消除原子頻標(biāo)的短暫跳變，提高了原子頻標(biāo)短期穩(wěn)定度指標(biāo)。
需要說明的是上述實施例提供的提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的裝置和原子頻標(biāo)在提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)時，僅以上述各功能模塊的劃分進行舉例說明，實際應(yīng)用中，可以根據(jù)需要而將上述功能分配由不同的功能模塊完成，即將裝置的內(nèi)部結(jié)構(gòu)劃分成不同的功能模塊，以完成以上描述的全部或者部分功能。另外，上述實施例提供的提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的裝置和原子頻標(biāo)與提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的方法實施例屬于同一構(gòu)思，其具體實現(xiàn)過程詳見方法實施例，這里不再贅述。本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述實施例的全部或部分步驟可以通過硬件來完成，也可以通過程序來指令相關(guān)的硬件完成，所述的程序可以存儲于一種計算機可讀存儲介質(zhì)中，上述提到的存儲介質(zhì)可以是只讀存儲器，磁盤或光盤等。 以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的方法，其特征在于，所述方法包括 鎖定判斷單元判斷原子頻標(biāo)整機系統(tǒng)工作狀態(tài)，所述原子頻標(biāo)整機系統(tǒng)工作狀態(tài)包括鎖定狀態(tài)和未鎖定狀態(tài)； 當(dāng)所述原子頻標(biāo)整機系統(tǒng)處于鎖定狀態(tài)時，中央處理器判斷當(dāng)前糾偏電壓是否會引起原子頻標(biāo)整機系統(tǒng)輸出頻率產(chǎn)生跳變； 若是，則所述中央處理器通過糾偏電壓單元向壓控晶振輸出上一次的糾偏電壓； 若否，則所述中央處理器通過糾偏電壓單元向壓控晶振輸出所述當(dāng)前糾偏電 壓。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述中央處理器判斷當(dāng)前糾偏電壓是否會引起原子頻標(biāo)整機系統(tǒng)輸出頻率產(chǎn)生跳變，包括 采用當(dāng)前同步鑒相產(chǎn)生的糾偏電壓和所述壓控晶振的壓控斜率，計算所述糾偏電壓將會產(chǎn)生的波動值； 將所述波動值與短期穩(wěn)定度中的標(biāo)準值進行比較，若所述波動值大于所述短期穩(wěn)定度中的標(biāo)準值，則判斷為會弓丨起跳變；若所述波動值小于所述短期穩(wěn)定度中的標(biāo)準值，則判斷為不會引起跳變。
3.根據(jù)權(quán)利要求I所述的方法，其特征在于，當(dāng)所述原子頻標(biāo)整機系統(tǒng)處于鎖定狀態(tài)時，所述糾偏電壓由基準電壓和修正電壓構(gòu)成，所述基準電壓為所述原子頻標(biāo)整機系統(tǒng)第一次鎖定時的糾偏電壓； 則所述中央處理器通過糾偏電壓單元向壓控晶振輸出上一次的糾偏電壓，包括 所述中央處理器通過第一數(shù)模轉(zhuǎn)換器單元輸出基準電壓，通過第二數(shù)模轉(zhuǎn)換器輸出上一次的修正電壓。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述中央處理器通過糾偏電壓單元向壓控晶振輸出當(dāng)前糾偏電壓，包括 所述中央處理器通過所述第一數(shù)模轉(zhuǎn)換器單元輸出基準電壓，通過所述第二數(shù)模轉(zhuǎn)換器輸出當(dāng)前的修正電壓。
5.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述方法還包括當(dāng)原子頻標(biāo)整機系統(tǒng)進入鎖定狀態(tài)時，所述中央處理器開啟用于控制第二模數(shù)轉(zhuǎn)換器單元通閉的糾偏使能單元。
6.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述方法還包括當(dāng)所述原子頻標(biāo)整機系統(tǒng)處于未鎖定狀態(tài)時，所述中央處理器通過糾偏電壓單元向壓控晶振輸出當(dāng)前糾偏電壓。
7.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述方法還包括 判斷跳變持續(xù)的時間是否超過預(yù)定時間值t，若未超過時間值t，則所述中央處理器向壓控晶振輸出上一次的糾偏電壓；若超過時間值t，則所述中央處理器向壓控晶振輸出所述當(dāng)前糾偏電壓。
8.一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的裝置，其特征在于，所述裝置包括 鎖定判斷單元(10)，用于判斷原子頻標(biāo)整機系統(tǒng)是否處于鎖定狀態(tài)； 中央處理器(12)，用于當(dāng)所述原子頻標(biāo)整機系統(tǒng)處于鎖定狀態(tài)時，判斷當(dāng)前糾偏電壓是否會引起原子頻標(biāo)整機系統(tǒng)輸出頻率產(chǎn)生跳變； 糾偏電壓單元(11)，用于當(dāng)所述中央處理器(12)的判斷結(jié)果為是時，向壓控晶振(21)輸出上一次的糾偏電壓；若當(dāng)所述中央處理器(12)的判斷結(jié)果為否時，則向壓控晶振(21)輸出所述當(dāng)前糾偏電壓。
9.根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述糾偏電壓單元(11)包括第一數(shù)模轉(zhuǎn)換器單元(11a)、第二數(shù)模轉(zhuǎn)換器單元(lib)、用于為所述第一數(shù)模轉(zhuǎn)換器單元(Ila)提供外部參考電壓的第一電壓基準單元(He)、用于為所述第二數(shù)模轉(zhuǎn)換器單元(Ilb)提供外部參考電壓的第二電壓基準單元(I Id)和用于控制所述第二模數(shù)轉(zhuǎn)換器單元(I Ib)通閉的糾偏使能單元(lie);所述第一數(shù)模轉(zhuǎn)換器單元(Ila)與所述中央處理器(12)相連，所述第二數(shù)模轉(zhuǎn)換器單元(Ilb)通過所述糾偏使能單元(lie)與所述中央處理器(12)相連，所述第一數(shù)模轉(zhuǎn)換器單元(Ila)和所述第二數(shù)模轉(zhuǎn)換器單元(Ilb)同時連接所述壓控晶振(21),所述第一數(shù)模轉(zhuǎn)換器單元(Ila)和所述第二數(shù)模轉(zhuǎn)換器單元(Ilb)分別連接所述第一電壓基準單元(I Ic)和所述第二電壓基準單元(I Id)。
10.一種原子頻標(biāo)，包括壓控晶振(401)、物理單元(402)、隔離放大器(403)、射頻倍頻單元(404)、微波倍、混頻單元(405)、數(shù)字頻率合成器(406)、中央處理器(407)、選頻放大單元(408)和同步鑒相單元(409),其特征在于,所述原子頻標(biāo)還包括如權(quán)利要求8或9 所述的提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的裝置。
全文摘要
本發(fā)明公開了一種提高原子頻標(biāo)短期穩(wěn)定度指標(biāo)的方法、裝置和原子頻標(biāo)，屬于原子頻標(biāo)領(lǐng)域。所述方法包括鎖定判斷單元判斷原子頻標(biāo)整機系統(tǒng)工作狀態(tài)；根據(jù)原子頻標(biāo)整機系統(tǒng)工作狀態(tài)，中央處理器通過糾偏電壓單元向壓控晶振輸出糾偏電壓。該裝置包括鎖定判斷單元、中央處理器和糾偏電壓單元。本發(fā)明通過中央處理器根據(jù)鎖定判斷單元得出的原子頻標(biāo)整機系統(tǒng)的工作狀態(tài)來控制糾偏電壓單元工作，在整機處于鎖定和未鎖定兩種狀態(tài)下，中央處理器通過糾偏電壓單元輸出不同的糾偏電壓作用于壓控晶振，從而消除原子頻標(biāo)的短暫跳變，提高了原子頻標(biāo)短期穩(wěn)定度指標(biāo)。
文檔編號H03L7/26GK102751987SQ201210239048
公開日2012年10月24日 申請日期2012年7月11日 優(yōu)先權(quán)日2012年7月11日
發(fā)明者詹志明, 雷海東 申請人:江漢大學(xué)