專利名稱：時鐘診斷電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對作為系統(tǒng)或電路的同步信號來使用的時鐘的時鐘周期、以及時鐘脈沖寬度的異常進(jìn)行診斷的時鐘診斷電路。
背景技術(shù)：
對裝置的制造者、供給者制定了國際電氣標(biāo)準(zhǔn)化會議的規(guī)格IEC61508 “電氣、電子、可編程電子安全關(guān)連系統(tǒng)的功能安全”，來作為國際標(biāo)準(zhǔn)的功能安全規(guī)格。對于特定的產(chǎn)業(yè)用的功能安全系統(tǒng)，制定了對應(yīng)于特定用途的派生規(guī)格。例如，對于安全儀表系統(tǒng)，對系統(tǒng)的設(shè)計者、集成者(integrator)、用戶制定了工序用應(yīng)用規(guī)格IEC61511。根據(jù)這些規(guī)格，對設(shè)計、維護(hù)、直到廢棄的系統(tǒng)的生命周期中的安全進(jìn)行評價，作為定量的評價尺度而制定了作為風(fēng)險降低的要求級別的安全度水準(zhǔn)(SIL ;SafetyIntegrity Level)。根據(jù)這樣的背景，在安全儀表系統(tǒng)中，為了提高系統(tǒng)的安全性和可靠性，需要進(jìn)行時鐘的診斷。即，為了避免在控制裝置中使用的CPU、FPGA等的根據(jù)時鐘而進(jìn)行動作的電路的誤動作所導(dǎo)致系統(tǒng)成為異常狀態(tài)，需要對使用的時鐘進(jìn)行診斷。時鐘的異常由于時鐘振蕩電路的隨機(jī)故障、向時鐘電路提供電力的電源的電壓變動、時鐘電路的周圍溫度的變化等而引起。因此，需要在系統(tǒng)運(yùn)轉(zhuǎn)中對時鐘進(jìn)行監(jiān)視，檢測異常的時鐘。通常，公知有比較兩個時鐘信號來檢測時鐘異常的方法(例如參考JP、P2008 -191924A)、使時鐘信號延遲I個時鐘周期來比較I個時鐘周期前的時鐘信號的波形和當(dāng)前的時鐘信號的波形的方法(例如參考JP、P1998 - 240374A)。上述的JP、P2008 - 191924A中，為了診斷兩個被冗余化后的系列的時鐘，比較兩
個系列的時鐘來診斷時鐘的異常。由于該方式需要兩個時鐘，因此無法應(yīng)用于僅使用單一的時鐘信號的系統(tǒng)。此外，上述的JP、P1998 - 240374A中，使一個時鐘信號延遲I個時鐘周期來比較I個時鐘周期前的時鐘信號的波形和當(dāng)前的時鐘信號的波形。因此，在連續(xù)的兩個時鐘周期間，能夠檢測出時鐘周期及時鐘脈沖寬度的變化大的異常。但是，在兩個時鐘以上的周期出現(xiàn)變化的緩慢變動的情況下，無法檢測出其異常。例如，在相鄰的時鐘周期間的變化微小且其變化逐步累積的情況下，難以檢測出異常。這里，將這樣的異常稱為“時鐘的累積性變動”
發(fā)明內(nèi)容
本發(fā)明要解決的課題在于，提供一種能夠利用單一的時鐘信號可靠地檢測時鐘周期及時鐘脈沖寬度的變動的異常的時鐘診斷電路。為達(dá)到上述目的，本實施例的時鐘診斷電路是檢測時鐘的時鐘周期及時鐘脈沖寬度的變動的異常的時鐘診斷電路。時鐘診斷電路具備:延遲電路，使上述時鐘延遲上述時鐘脈沖寬度以下的規(guī)定時間；整數(shù)倍延遲電路，使從上述延遲電路輸出的延遲時鐘延遲規(guī)定的周期數(shù)倍；第一“異”電路，利用上述延遲時鐘將上述時鐘編碼；第二“異”電路，利用上述整數(shù)倍延遲電路的輸出，將上述第一“異”電路的輸出解碼；以及比較電路，比較上述時鐘和上述第二 “異”電路的輸出，檢測上述時鐘的異常。根據(jù)上述結(jié)構(gòu)的時鐘診斷電路，能夠利用單一的時鐘信號，可靠地檢測時鐘周期及時鐘脈沖寬度的變動的異常。


圖1A、圖1B表不第一實施方式的結(jié)構(gòu)圖及其時間圖。圖2A、圖2B表示比較電路的詳細(xì)結(jié)構(gòu)圖及其時間圖。圖3A、圖3B表示比較電路的詳細(xì)結(jié)構(gòu)圖及其時間圖。圖4表示時鐘脈沖的脈沖寬度減小時的時間圖。圖5表示時鐘脈沖的脈沖寬度增大時的時間圖。圖6表示時鐘脈沖的時鐘周期單次地變化時的時間圖。圖7表示時鐘周期累積地變動時的時間圖。圖8表示第二實施方式的時鐘診斷電路的結(jié)構(gòu)圖。圖9表示第三實施方式的時鐘診斷電路的結(jié)構(gòu)圖。
具體實施例方式以下，參照附圖來說明本發(fā)明的實施方式。(第一實施方式)參照圖1A 圖7，說明第一實施方式。首先，參照圖1A及圖1B來說明時鐘診斷電路的結(jié)構(gòu)。圖1A表示基于單一的時鐘SlO來檢測時鐘SlO的時鐘周期T1、時鐘脈沖寬度Pw的異常的時鐘診斷電路I。另外，時鐘脈沖的占空比(=Pw / Ti)為50%。圖1A中，時鐘診斷電路I具備延遲電路2、第一“異”電路4、整數(shù)倍延遲電路3、第二“異”電路5以及比較電路6。延遲電路2使時鐘SlO延遲時鐘脈沖寬度以下的規(guī)定的延遲時間Atd。第一“異”電路4利用從延遲電路2輸出的延遲時鐘sll將時鐘slO編碼。整數(shù)倍延遲電路3使延遲時鐘sll延遲規(guī)定的周期數(shù)倍。第二 “異”電路5利用整數(shù)倍延遲電路3的輸出sl3將第一 “異”電路4的輸出sl2解碼。比較電路6比較時鐘slO和第二 “異”電路5的輸出，檢測時鐘slO的異常。這樣構(gòu)成的時鐘診斷電路I的各部以比延遲時間Λ td短的時間進(jìn)行應(yīng)答。此外，輸入的時鐘slO的脈沖寬度比延遲時間Atd寬。接著，圖1B用時間圖表示這樣構(gòu)成的時鐘診斷電路I的動作。圖1B表示時鐘周期Ti及時鐘脈沖寬度Pw沒有異常的情況下的動作。由第一“異”電路4利用延遲時鐘Sll將時鐘slO編碼，從而時鐘slO成為編碼時鐘sl2。進(jìn)而，由第二“異”電路5利用I周期的整數(shù)倍延遲時鐘sl3將編碼時鐘sl2解碼，從而編碼時鐘sl2成為解碼時鐘sl4。由比較電路6比較時鐘slO和解碼時鐘sl4，判斷時鐘slO的異常。接著，說明比較電路6的結(jié)構(gòu)。比較電路6如圖2A所示，由一個“異”電路構(gòu)成。如圖2B所示，在時鐘SlO的時鐘脈沖寬度存在相當(dāng)于延遲時間(Atd)的單次性(単発性)的擴(kuò)大的情況下，比較電路6輸出比較電路輸出sl5,該比較電路輸出sl5包含表示異常的脈沖Al、A2。此外，如圖3A所示，比較電路6還可以由半時鐘延遲電路7和“與”電路8構(gòu)成。半時鐘延遲電路7將時鐘 slO延遲半時鐘周期。“與”電路8求取半時鐘延遲電路7的輸出sl7和解碼時鐘sl4的邏輯積。例如，在時鐘SlO的時鐘脈沖寬度存在相當(dāng)于延遲時間(Λ td)的單次性的擴(kuò)大的情況下，如圖3B所示，比較電路6輸出比較電路輸出s 15，該比較電路輸出s 15包含表示異常的脈沖Al、A2、A3。接著，參照圖Γ圖7的時間圖來說明這樣構(gòu)成的時鐘診斷電路I的異常檢測的動作例。另外，時鐘診斷電路I采用圖2A所示的比較電路6。如參照圖1A、圖1B所說明的那樣，在時鐘slO的異常判斷中，用延遲了延遲時間Atd后的延遲時鐘sll將進(jìn)行診斷的時鐘自身編碼，進(jìn)而，用例如延遲了 I個時鐘周期的解碼時鐘sl3將編碼時鐘sl2解碼。然后通過比較被解碼后的解碼時鐘sl4和輸入的時鐘slO來判斷異常。圖4表示時鐘SlO的時鐘周期Ti不變動、時鐘脈沖寬度Pw單次地減少的情況下的異常檢測動作。該情況下，比較電路6輸出比較電路輸出sl5，該比較電路輸出sl5包含表示異常的兩個脈沖Al、A2。圖5表示時鐘SlO的時鐘周期Ti不變動、時鐘脈沖寬度Pw單次地增大的情況下的異常檢測動作。該情況下，比較電路6也輸出比較電路輸出sl5，該比較電路輸出sl5包含表不異常的兩個脈沖A1、A2。接著，圖6表示時鐘slO的占空比單次地變化、時鐘周期Ti及時鐘脈沖寬度Pwi雙方減少的情況下的異常的檢測動作。該情況下，如圖所示，比較電路6輸出比較電路輸出s15，該比較電路輸出s15包含表示異常的脈沖A1、A2、A3、A4。接著，參照圖7，說明時鐘周期Ti在延遲時間Atd以下一點(diǎn)一點(diǎn)累積地變動的情況下的異常檢測動作。該情況下，設(shè)定與發(fā)生能夠檢測的變動的時間相當(dāng)?shù)闹底鳛檎麛?shù)倍延遲電路3的延遲整數(shù)值。圖7表示時鐘延遲了 3個時鐘周期的情況。缺省值Ti的時鐘周期以延遲時間Atd以下的脈沖寬度的量緩慢增大。例如，時鐘周期緩慢增大Atl、At2、...、Atn。如圖7所示，根據(jù)時鐘診斷電路I的電路系統(tǒng)的時間分辨率，即使時鐘周期的每I個周期的變動在延遲時間Λ td以下也可檢測到異常。由于第二“異”電路5能夠?qū)⒗鄯e了變動的時鐘解碼，因此比較電路6能夠更容易地檢測時鐘周期的變動。圖7中，比較電路6輸出比較電路sl5，該比較電路sl5包含表示異常的脈沖 A1、A2、A3。
通常，存在稱作想要使異常的檢測限度一定的要求。該情況下，可以設(shè)置低通濾波電路，該低通濾波電路對比較電路6的輸出去除比相當(dāng)于延遲時間Atd的脈沖寬度窄的脈沖寬度的脈沖。由此，低通濾波電路能夠僅輸出比較電路6的輸出脈沖中的、一定寬度以上的脈沖寬度的脈沖。在這樣的結(jié)構(gòu)中，通過整數(shù)倍延遲電路和低通濾波電路，能夠以一定的靈敏度來檢測脈沖寬度的變動異常。如以上所說明的那樣，根據(jù)本實施方式，能夠提供一種能夠利用單一的時鐘信號、可靠地檢測時鐘周期及時鐘脈沖寬度的變動的異常的時鐘診斷電路。此外，在JP、P1998 一 240374A所記載的方式的情況下，由于僅進(jìn)行時鐘與將該時鐘延遲的延遲電路的輸出之間的比較，因此在脈沖寬度的變動小的情況下，異常檢測能力有可能產(chǎn)生偏差。但是，根據(jù)本實施方式，能夠提供異常檢測能力沒有偏差的時鐘診斷電路。(第二實施方式)參照圖8說明第二實施方式。對于第二實施方式的各部，對與第一實施方式的時鐘診斷電路相同的部分用相同符號表示，省略其說明。在第一實施方式中，用于檢測時鐘周期的累積變動的整數(shù)倍延遲電路3能夠設(shè)定一個周期數(shù)。第二實施方式中具備多個時鐘診斷電路1，還具備求取各時鐘診斷電路的輸出的邏輯和的耦合電路9、和使檢測靈敏度一定的濾波電路9a。時鐘診斷電路I的整數(shù)倍延遲電路3能夠分別設(shè)定互不相同的延遲周期，并按每個時鐘診斷電路將延遲時鐘延遲不同的周期數(shù)。根據(jù)第二實施方式，能夠利用單一的時鐘信號可靠地檢測時鐘周期及時鐘脈沖寬度的變動的異常。此外，根據(jù)第二實施方式，能夠檢測多個時鐘周期中的變動，能夠迅速檢測累積的時鐘周期的變動。(第三實施方式)參照圖9說明第三實施方式。對于第三實施方式的各部，對與第二實施方式的時鐘診斷電路相同的部分用相同的符號表示，省略其說明。由于采用能夠設(shè)定多個延遲周期的結(jié)構(gòu)，因此第二實施方式具備多個時鐘診斷電路I。第三實施方式中，分別具備多個第二整數(shù)倍延遲電路3a、第三“異”電路5a以及第二比較電路6a。多個第二整數(shù)倍延遲電路所延遲的延遲信號sll的延遲周期數(shù)不同于第一整數(shù)倍延遲電路3所延遲的延遲信號sll的延遲周期數(shù)。此外，多個第二整數(shù)倍延遲電路所延遲的延遲信號sll的延遲周期數(shù)互不相同。并且，各個比較電路6、6a的輸出被輸入到求取各輸出的邏輯和的耦合電路9，此夕卜，在耦合電路9的輸出上具備未圖示的低通濾波電路。根據(jù)第三實施方式，能夠利用單一的時鐘信號可靠地檢測時鐘周期及時鐘脈沖寬度的變動的異常。此外，根據(jù)第三實施方式，能夠檢測多個時鐘周期中的變動，能夠迅速檢測累積的時鐘周期的變動。此外，與第二實施方式相比，在第三實施方式中，延遲電路2及第一 “異”電路4可以分別是I個電路，能夠緊湊地形成時鐘診斷電路。根據(jù)以上所述的至少一個實施方式的時鐘診斷電路，能夠利用單一的時鐘信號可靠地檢測時鐘周期及時鐘脈沖寬度的變動的異常。
說明了本發(fā)明的幾個實施方式，但這些實施方式是作為例子而提出的，并不意圖限定發(fā)明的范圍。這些新的實施方式能夠以其他各種形態(tài)實施，在不脫離發(fā)明的主旨的范圍內(nèi)，能夠進(jìn)行各種省略、替換和變更。這些實施方式及其變形包含在發(fā)明的范圍及主旨中，并且包含在權(quán)利要求所記載的發(fā)明及與其等同的范圍中。
權(quán)利要求
1.一種時鐘診斷電路，檢測時鐘的時鐘周期及時鐘脈沖寬度的變動的異常，該時鐘診斷電路具備: 延遲電路，使上述時鐘延遲上述時鐘脈沖寬度以下的規(guī)定時間； 整數(shù)倍延遲電路，使從上述延遲電路輸出的延遲時鐘延遲規(guī)定的周期數(shù)倍； 第一“異，，電路，利用上述延遲時鐘將上述時鐘編碼； 第二“異”電路，利用上述整數(shù)倍延遲電路的輸出，將上述第一“異”電路的輸出解碼；以及 比較電路，比較上述時鐘和上述第二 “異”電路的輸出，檢測上述時鐘的異常。
2.如權(quán)利要求1所述的時鐘診斷電路，其中， 還具備與上述比較電路的輸出側(cè)連接的濾波電路。
3.如權(quán)利要求1所述的時鐘診斷電路，其中， 上述比較電路具備求取上述時鐘和上述第二“異”電路的輸出之間的“異或”的“異”電路。
4.如權(quán)利要求1所述的時鐘診斷電路,其中， 上述比較電路具備: 半時鐘延遲電路，使上述時鐘延遲半周期；以及 “與”電路，求取上述半時鐘延遲電路的輸出和上述第二“異”電路的輸出之間的邏輯積。
5.—種時鐘診斷電路，具備: 多個如權(quán)利要求1所述的時鐘診斷電路；以及 耦合電路，求取多個上述時鐘診斷電路的輸出的邏輯和； 上述時鐘診斷電路的上述整數(shù)倍延遲電路按每個上述時鐘診斷電路將上述延遲時鐘延遲不同的周期數(shù)。
6.一種時鐘診斷電路，檢測時鐘的時鐘周期及時鐘脈沖寬度的變動的異常，該時鐘診斷電路具有: 延遲電路，使上述時鐘延遲預(yù)先設(shè)定的上述時鐘脈沖寬度以上的規(guī)定時間； 第一整數(shù)倍延遲電路，使從上述延遲電路輸出的延遲時鐘延遲規(guī)定的周期數(shù)倍； 第一“異，，電路，利用上述延遲時鐘將上述時鐘編碼； 第二“異”電路，利用上述第一整數(shù)倍延遲電路的輸出，將上述第一“異”電路的輸出解碼； 第一比較電路，比較上述時鐘和上述第二“異”電路的輸出，檢測上述時鐘的異常；多個第二整數(shù)倍延遲電路，使上述延遲時鐘延遲與上述第一整數(shù)倍延遲電路將上述延遲時鐘延遲的時鐘的周期數(shù)不同、且互不相同的時鐘周期數(shù)的量； 多個第三“異”電路，利用多個上述第二整數(shù)倍延遲電路的輸出中的各個輸出，將上述第一“異”電路的輸出解碼； 多個第二比較電路，比較上述時鐘和多個上述第三“異”電路的各個的輸出；以及 耦合電路，求取上述第一比較電路的輸出以及上述多個比較電路的輸出的邏輯和。
7.如權(quán)利要求5或6所述的時鐘診斷電路，其中， 還在上述耦合電路的輸出側(cè)具備濾波電路。
全文摘要
一種時鐘診斷電路，具備延遲電路，使時鐘延遲時鐘脈沖寬度以下的規(guī)定時間；整數(shù)倍延遲電路，使從延遲電路輸出的延遲時鐘延遲規(guī)定的周期數(shù)倍；第一“異”電路，利用延遲時鐘將時鐘編碼；第二“異”電路，利用整數(shù)倍延遲電路的輸出將第一“異”電路的輸出解碼；以及比較電路，比較時鐘和第二“異”電路的輸出，檢測時鐘的異常。
文檔編號H03K5/125GK103208979SQ20121036571
公開日2013年7月17日 申請日期2012年9月27日 優(yōu)先權(quán)日2011年9月29日
發(fā)明者大西直哉, 中谷博司, 鮫田芳富, 竹原潤, 登古誠 申請人:株式會社東芝