一種集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器的制造方法
【專(zhuān)利摘要】本發(fā)明時(shí)鐘信號(hào)發(fā)生器以電網(wǎng)頻率作為參考基準(zhǔn)，通過(guò)信號(hào)同步模采集電網(wǎng)的電壓信號(hào)或電流信號(hào)，并經(jīng)過(guò)一系列轉(zhuǎn)換處理，形成基準(zhǔn)脈沖，頻率誤差檢測(cè)與補(bǔ)償電路根據(jù)基準(zhǔn)脈沖與時(shí)鐘信號(hào)的頻率關(guān)系對(duì)時(shí)鐘信號(hào)的頻率進(jìn)行修調(diào)，使時(shí)鐘發(fā)生器輸出的時(shí)鐘信號(hào)頻率調(diào)整到目標(biāo)頻率。該時(shí)鐘發(fā)生器有利于提高電力電子芯片的時(shí)鐘精度、降低工藝離散性，解決了電力電子領(lǐng)域集成電路片上集成時(shí)鐘輸出頻率離散的問(wèn)題，提高了電力電子芯片參數(shù)的一致性，且引入的額外硬件開(kāi)銷(xiāo)較小，結(jié)構(gòu)簡(jiǎn)單，容易實(shí)現(xiàn)，有利于降低電力電子芯片制造成本。
【專(zhuān)利說(shuō)明】一種集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器?！颈尘凹夹g(shù)】
[0002]精確時(shí)鐘源已經(jīng)成為如今大多數(shù)電子電路(基本所有數(shù)字電路和某些模擬電路，如開(kāi)關(guān)電容電路)不可或缺的一部分，在電力電子領(lǐng)域中也不例外，在涉及到諸如移相、延時(shí)等操作時(shí)，時(shí)鐘電路的準(zhǔn)確度、集成度和可靠性越來(lái)越受到工業(yè)界和學(xué)術(shù)界的廣泛關(guān)注。
[0003]在電力電子領(lǐng)域中，一般有兩種方法獲得精確的時(shí)鐘源，一種是現(xiàn)在廣泛應(yīng)用的晶體或陶瓷振蕩器，實(shí)踐已經(jīng)證明這類(lèi)振蕩器具有極高的準(zhǔn)確度和穩(wěn)定性，但是由于它們以機(jī)械方式工作，因而容易磨損，在物理沖擊下可能造成實(shí)際輸出頻率與設(shè)定頻率(即目標(biāo)頻率)存在一定的誤差，另外，在尺寸受限的設(shè)計(jì)領(lǐng)域中，晶體或陶瓷振蕩器較大的封裝尺寸也給設(shè)計(jì)帶來(lái)了挑戰(zhàn)。另外一種實(shí)現(xiàn)方案是使用鎖相環(huán)對(duì)輸入電網(wǎng)頻率信號(hào)進(jìn)行同步，在芯片內(nèi)部對(duì)電網(wǎng)頻率信號(hào)進(jìn)行倍頻，使得芯片內(nèi)部工作時(shí)鐘鎖定在電網(wǎng)頻率，這種方法的缺陷是電路規(guī)模較大，復(fù)雜度較高，這使得應(yīng)用的成本較高，穩(wěn)定性和可靠性下降。
[0004]一種比較好的可替代方案是采用片上集成振蕩器(指能夠集成于芯片內(nèi)的振蕩器)，可以片上集成的振蕩器有LC振蕩器、RC振蕩器和環(huán)形振蕩器等。這類(lèi)集成振蕩器的實(shí)現(xiàn)方式簡(jiǎn)單，在標(biāo)準(zhǔn)CMOS工藝下很容易實(shí)現(xiàn)，因而避免了片外元器件的使用，這使得它們具有較高的集成度和可靠性。但是由于標(biāo)準(zhǔn)CMOS工藝提供的元器件(電阻和電容等)參數(shù)的工藝離散都比較大，導(dǎo)致了片上振蕩器輸出頻率離散較大，例如在典型CMOS工藝下RC振蕩器輸出頻率離散，甚至可以達(dá)到25%(即多個(gè)芯片中最大輸出頻率和最小輸出頻率均與目標(biāo)頻率相差25%)。針對(duì)制造工藝離散帶來(lái)的成品率下降問(wèn)題，工業(yè)界廣泛采用的手段是修調(diào)技術(shù)，其中激光修調(diào)法和熔絲修調(diào)法是兩種主要的修調(diào)方法。由于兩種方法都需要在芯片封裝之前加入一道額外的修調(diào)工序，這無(wú)疑會(huì)增加芯片的制造成本和時(shí)間成本。
[0005]針對(duì)已有修調(diào)技術(shù)存在的上述缺點(diǎn)，目前已有研究開(kāi)始著力于從集成電路設(shè)計(jì)層面解決片上集成振蕩器輸出頻率離散問(wèn)題，如文獻(xiàn)Y.Tokunaga et al.，“An on-chipCMOS relaxation oscillator with voltage averaging feedback,，’IEEE Journal ofSolid-State Circuits, vol.45，n0.6，pp.1150-1158，2010.利用電壓反饋的方式實(shí)現(xiàn)了一種抗工藝離散的CMOS張弛振蕩器的設(shè)計(jì)，文獻(xiàn)F.Sebastianoj L.Breemsj K.Makinwaj S.Dragoj D.Leenaertsj andB.Nautaj 66k low-voltage mobility-based frequency referenceforcrystal-less ULP radios，，，IEEE J.Solid-State Circuits, vol.44, n0.7, pp.2002 -2009，Jul.2009.給出了一種基于迀移率的片上集成振蕩器的設(shè)計(jì)，然而上述方法也僅在一定程度上降低了片上振蕩器的輸出頻率離散，例如基于迀移率的設(shè)計(jì)在不修調(diào)的情況下輸出頻率尚散仍達(dá)到了 ±6%。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有的電力電子應(yīng)用領(lǐng)域芯片片內(nèi)集成振蕩器輸出頻率隨制造工藝漲落離散較大的問(wèn)題，本發(fā)明提供了一種電力電子芯片集成時(shí)鐘發(fā)生器，該電力電子芯片集成時(shí)鐘發(fā)生器時(shí)鐘精度高、離散性低。
[0007]—種集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器,包括:
[0008]信號(hào)同步模塊，用于采集電網(wǎng)頻率，并產(chǎn)生基準(zhǔn)脈沖；
[0009]待修調(diào)振蕩單元，用于產(chǎn)生并輸出時(shí)鐘信號(hào)；
[0010]頻率誤差檢測(cè)與補(bǔ)償電路，用于根據(jù)基準(zhǔn)脈沖和時(shí)鐘信號(hào)的頻率向待修調(diào)振蕩單元發(fā)出相應(yīng)的修調(diào)信號(hào)，控制待修調(diào)振蕩單元對(duì)輸出時(shí)鐘信號(hào)進(jìn)行頻率修調(diào)。
[0011]各國(guó)電力行業(yè)都對(duì)電力系統(tǒng)供電頻率的允許偏差進(jìn)行了限定，即使在電力系統(tǒng)非正常狀況下，供電頻率允許偏差也較小。因此以電網(wǎng)頻率為時(shí)鐘基準(zhǔn)進(jìn)行頻率修調(diào)得到的時(shí)鐘頻率理論上可以達(dá)到較高的精度，這足以滿足大多數(shù)應(yīng)用對(duì)工作時(shí)鐘頻率準(zhǔn)確度的要求。
[0012]如我國(guó)電力工業(yè)部1996發(fā)布施行的《供電營(yíng)業(yè)規(guī)則》第五十三條規(guī)定，在電力系統(tǒng)正常狀況下，供電頻率的允許偏差為:
[0013](a)電網(wǎng)裝機(jī)容量在300萬(wàn)千瓦及以上的，為±0.2赫茲；
[0014](b)電網(wǎng)裝機(jī)容量在300萬(wàn)千瓦以下的，為±0.5赫茲。
[0015]在電力系統(tǒng)非正常狀況下,供電頻率允許偏差不應(yīng)超過(guò)±1赫茲。
[0016]從該規(guī)定可以得到，在正常狀況下，電網(wǎng)頻率的最大離散為±1%。因此以電網(wǎng)頻率為時(shí)鐘基準(zhǔn)進(jìn)行頻率修調(diào)能得到的時(shí)鐘頻率理論上可以達(dá)到±1%的精度，這足以滿足大多數(shù)應(yīng)用對(duì)工作時(shí)鐘頻率準(zhǔn)確度的要求。
[0017]本發(fā)明中通過(guò)信號(hào)同步模塊采集電網(wǎng)的電壓信號(hào)或電流信號(hào)，并經(jīng)過(guò)一系列轉(zhuǎn)換處理，將采集得到的正弦波信號(hào)(電網(wǎng)的電壓信號(hào)和電流信號(hào)均為正弦波信號(hào))轉(zhuǎn)化方波信號(hào)作為基準(zhǔn)脈沖，該方波信號(hào)的幅值取決于電力電子芯片的工作電壓。由于電網(wǎng)電壓一般較大，超過(guò)電力電子芯片的承受能力，因此一般采集電壓信號(hào)之前，需根據(jù)電力電子芯片的工作電壓設(shè)置降壓模塊，將電網(wǎng)電壓降低至適應(yīng)電力電子芯片工作電壓之內(nèi)。該基準(zhǔn)脈沖的頻率與電網(wǎng)頻率相同，不同國(guó)家的電網(wǎng)頻率會(huì)有所不同，在我國(guó)該頻率為50Hz。
[0018]本發(fā)明的集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器，以電網(wǎng)頻率作為基準(zhǔn)頻率(即作為基準(zhǔn)脈沖)，頻率誤差檢測(cè)與補(bǔ)償電路根據(jù)基準(zhǔn)脈沖與時(shí)鐘信號(hào)的頻率關(guān)系對(duì)時(shí)鐘信號(hào)的頻率進(jìn)行修調(diào)，使時(shí)鐘發(fā)生器能夠穩(wěn)定產(chǎn)生并輸出一定頻率的時(shí)鐘信號(hào)，保證待修調(diào)振蕩器輸出的時(shí)鐘信號(hào)頻率與電網(wǎng)頻率存在一個(gè)固定的線性關(guān)系。
[0019]所述的待修調(diào)振蕩單元包括:
[0020]待修調(diào)振蕩器，用于產(chǎn)生輸出脈沖；
[0021]基本偏置電流級(jí)，用于為待修調(diào)振蕩器提供基本偏置電流；
[0022]偏置電流陣列，用于根據(jù)所述的修調(diào)信號(hào)調(diào)整待修調(diào)振蕩器的偏置電流，所述的偏置電流陣列包括N條可控偏置電流支路；
[0023]所述的可控偏置電流支路設(shè)有控制開(kāi)關(guān)，根據(jù)接收到的修調(diào)信號(hào)關(guān)閉或開(kāi)啟相應(yīng)可控偏置電流支路。
[0024]所述的待修調(diào)振蕩器為輸出頻率受到偏置電流控制的片上振蕩器。
[0025]通過(guò)改變待修調(diào)振蕩器的總的偏置電流(基本偏置電流級(jí)提供的基本偏置電流和偏置電路陣列提供的偏置電流的總和)從而改變待修調(diào)振蕩器的輸出頻率。通過(guò)基本偏置電流級(jí)為待修調(diào)振蕩器提供基本偏置電流，保證待修調(diào)振蕩器有一個(gè)基本的振蕩頻率，通過(guò)偏置電流陣列對(duì)待修調(diào)振蕩器進(jìn)行頻率修調(diào)使頻率與目標(biāo)頻率一致。可控偏置電流支路數(shù)根據(jù)工藝偏差影響的大小(即所需要的修調(diào)范圍)進(jìn)行設(shè)定。
[0026]所述的頻率誤差檢測(cè)與補(bǔ)償電路包括:
[0027]計(jì)數(shù)器，用于對(duì)一個(gè)或多個(gè)基準(zhǔn)脈沖周期內(nèi)的時(shí)鐘信號(hào)周期數(shù)進(jìn)行計(jì)數(shù)；
[0028]修調(diào)信號(hào)輸出模塊，用于根據(jù)計(jì)數(shù)器的計(jì)數(shù)結(jié)果向所述的控制開(kāi)關(guān)發(fā)送相應(yīng)的修調(diào)信號(hào)；
[0029]延時(shí)模塊，用于延時(shí)計(jì)數(shù)器的計(jì)數(shù)開(kāi)始時(shí)間。
[0030]計(jì)數(shù)器對(duì)基準(zhǔn)脈沖的一個(gè)或多個(gè)周期內(nèi)輸出的時(shí)鐘信號(hào)周期數(shù)進(jìn)行計(jì)數(shù)獲取輸出信號(hào)頻率與目標(biāo)頻率的差值，即用待修調(diào)振蕩器輸出信號(hào)的頻率對(duì)該基準(zhǔn)脈沖一個(gè)或多個(gè)周期進(jìn)行計(jì)數(shù)完成對(duì)頻率誤差的檢測(cè)，修調(diào)信號(hào)輸出模塊根據(jù)頻率誤差通過(guò)數(shù)字邏輯處理形成修調(diào)信號(hào)，并通過(guò)控制開(kāi)關(guān)完成頻率修調(diào)。由于芯片(電力電子芯片)上電穩(wěn)定后，待修調(diào)振蕩器輸出信號(hào)的頻率才能穩(wěn)定，為保證修調(diào)結(jié)果的準(zhǔn)確性，設(shè)置延時(shí)模塊，使計(jì)數(shù)器上電后延時(shí)一定時(shí)間后才開(kāi)始計(jì)數(shù)。
[0031]所述的延時(shí)模塊與計(jì)數(shù)器的使能端相連，當(dāng)?shù)竭_(dá)設(shè)定的延時(shí)時(shí)間后，延時(shí)模塊向計(jì)數(shù)器發(fā)送使能信號(hào)，控制計(jì)數(shù)器開(kāi)始計(jì)數(shù)。
[0032]所述的延時(shí)時(shí)間根據(jù)實(shí)際需要設(shè)定，一般需要考慮芯片從上電到電源電壓穩(wěn)定所需要的時(shí)間，一般為ms級(jí)。
[0033]所述的時(shí)鐘發(fā)生器還包括上電復(fù)位模塊，用于在電力電子芯片上電時(shí)使所述的待修調(diào)振蕩單元和所述的頻率誤差檢測(cè)與補(bǔ)償電路復(fù)位。
[0034]為保證每次能夠順利而準(zhǔn)確地對(duì)輸出的時(shí)鐘信號(hào)進(jìn)行頻率修調(diào)，通過(guò)設(shè)置上電復(fù)位模塊，每次重新上電后對(duì)延時(shí)模塊復(fù)位，延時(shí)模塊復(fù)位后使計(jì)數(shù)器清零，且修調(diào)信號(hào)輸出模塊受控于計(jì)數(shù)器的工作狀態(tài)，計(jì)數(shù)器清零，修調(diào)信號(hào)輸出模塊也相應(yīng)完成初始化，進(jìn)一步，即完成對(duì)偏置電流陣列的初始化，從而對(duì)整個(gè)時(shí)鐘信號(hào)發(fā)生器進(jìn)行復(fù)位。
[0035]所述的計(jì)數(shù)器是由M位D觸發(fā)器構(gòu)成的異步加法計(jì)數(shù)器。
[0036]觸發(fā)器的位數(shù)的選擇取決于所需要的修調(diào)精度和修調(diào)范圍。采用D觸發(fā)器實(shí)現(xiàn)，電路結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)，且成本低。
[0037]所述的修調(diào)信號(hào)為N位二進(jìn)制數(shù)字信號(hào)。修調(diào)信號(hào)的位數(shù)與可控偏置電流陣列中可控偏置電流支路的支路數(shù)相同，每位修調(diào)信號(hào)控制一條可控偏置電流支路，通過(guò)N位二進(jìn)制數(shù)字信號(hào)分別控制待修調(diào)振蕩單元中N條可控偏置電流支路的通斷。
[0038]所述的N條可控偏置電流支路提供的偏置電流值呈階梯變化。
[0039]該階梯變化的梯度根據(jù)片上振蕩器中的張弛振蕩器的輸出頻率所要求的修調(diào)精度進(jìn)行設(shè)定，通過(guò)偏置電流的階梯變化使每條可控偏置電流支路導(dǎo)通時(shí)對(duì)應(yīng)的頻率增加量呈階梯變化，簡(jiǎn)化頻率修調(diào)過(guò)程。
[0040]本發(fā)明提供了一種集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器，以電網(wǎng)頻率作為基準(zhǔn)脈沖的頻率對(duì)待修調(diào)振蕩器輸出的時(shí)鐘信號(hào)進(jìn)行頻率修調(diào)，使時(shí)鐘發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)的頻率穩(wěn)定為目標(biāo)頻率。該時(shí)鐘發(fā)生器有利于提高電力電子芯片的時(shí)鐘精度、降低工藝離散性，解決了電力電子領(lǐng)域集成電路片上集成時(shí)鐘輸出頻率離散的問(wèn)題，提高了電力電子芯片參數(shù)的一致性。且引入的額外硬件開(kāi)銷(xiāo)較小，結(jié)構(gòu)簡(jiǎn)單，容易實(shí)現(xiàn)，有利于降低電力電子芯片制造成本。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0041]圖1是本發(fā)明集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器的結(jié)構(gòu)框圖；
[0042]圖2為本實(shí)施例中張弛振蕩器的電路原理圖；
[0043]圖3為本實(shí)施例中環(huán)形振蕩器的電路原理圖。
【具體實(shí)施方式】
[0044]下面結(jié)合具體實(shí)施例對(duì)本發(fā)明提高電力電子芯片時(shí)鐘精度、降低離散性的片上自修調(diào)方法作進(jìn)一步詳細(xì)描述。
[0045]實(shí)施I
[0046]—種集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器，如圖1所示，包括:
[0047]信號(hào)同步模塊，用于采集電網(wǎng)頻率，并產(chǎn)生基準(zhǔn)脈沖CLKMf，本實(shí)施例中其頻率為50Hz ；
[0048]待修調(diào)振蕩單元，用于產(chǎn)生并輸出時(shí)鐘信號(hào)CLK ；
[0049]頻率誤差檢測(cè)與補(bǔ)償電路，用于根據(jù)基準(zhǔn)脈沖CLKMf和時(shí)鐘信號(hào)CLK的頻率向待修調(diào)振蕩單元發(fā)出相應(yīng)的修調(diào)信號(hào)，控制待修調(diào)振蕩單元對(duì)輸出時(shí)鐘信號(hào)CLK進(jìn)行頻率修調(diào)；
[0050]上電復(fù)位模塊，用于在電力電子芯片上電時(shí)使所述的待修調(diào)振蕩單元和所述的頻率誤差檢測(cè)與補(bǔ)償電路復(fù)位。
[0051]如圖2所示,待修調(diào)振蕩單元包括:
[0052]待修調(diào)振蕩器，用于產(chǎn)生輸出脈沖CLK，本實(shí)施例中該待修調(diào)振蕩器為張弛振蕩器，其輸入端Vbias為額外的偏置電路，用于提供偏置電壓，本實(shí)施例中芯片的電源電壓為5V，偏置電壓的幅值為3V ；
[0053]基本偏置電流級(jí)，用于為待修調(diào)振蕩器提供基本偏置電流，其提供的偏置電流為
I。，用于使待修調(diào)振蕩器輸出的時(shí)鐘信號(hào)的頻率€=1800*& (f0=50Hz)；
[0054]偏置電流陣列，用于根據(jù)修調(diào)信號(hào)調(diào)整待修調(diào)振蕩器的偏置電流，所述的偏置電流陣列包括N條可控偏置電流支路，本實(shí)施例中N=4 ；
[0055]可控偏置電流支路設(shè)有控制開(kāi)關(guān)，根據(jù)接收到的修調(diào)信號(hào)關(guān)閉或開(kāi)啟相應(yīng)可控偏置電流支路，4條可控偏置電流支路的輸出電流值呈階梯變化，各可控偏置電流支路可提供的電流值為2nX，X為頻率相對(duì)修調(diào)前提高1/100對(duì)應(yīng)的偏置電流增量，通常X。10/100,相應(yīng)各可控偏置電流支路導(dǎo)通時(shí)，待修調(diào)振蕩器輸出的時(shí)鐘信號(hào)的頻率相對(duì)修調(diào)前提高2n/100。本實(shí)施例中控制開(kāi)關(guān)為由PMOS晶體管構(gòu)成的開(kāi)關(guān)電路。
[0056]頻率誤差檢測(cè)與補(bǔ)償電路包括:
[0057]計(jì)數(shù)器，用于對(duì)一個(gè)或多個(gè)基準(zhǔn)脈沖周期內(nèi)的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)，本實(shí)施例中計(jì)數(shù)器為11位D觸發(fā)器構(gòu)成的異步加法計(jì)數(shù)器；
[0058]延時(shí)模塊，用于延時(shí)計(jì)數(shù)器的計(jì)數(shù)開(kāi)始時(shí)間，本實(shí)施例中延時(shí)時(shí)間為60ms，延時(shí)模塊以基準(zhǔn)脈沖CLKMf為標(biāo)準(zhǔn)時(shí)鐘信號(hào)；
[0059]修調(diào)信號(hào)輸出模塊，用于根據(jù)計(jì)數(shù)器的計(jì)數(shù)結(jié)果向所述的控制開(kāi)關(guān)發(fā)送相應(yīng)的修調(diào)信號(hào)。
[0060]本實(shí)施例中修調(diào)信號(hào)為4位二進(jìn)制數(shù)字信號(hào)，用Cal [0:3]表示，Cal [η] (n=0..3)分別控制相應(yīng)的可控電流支路的關(guān)閉或開(kāi)啟。
[0061]當(dāng)Cal[n]=0時(shí)，其對(duì)應(yīng)的可控電流支路的導(dǎo)通(開(kāi)啟)，相應(yīng)的待修調(diào)振蕩器輸出的時(shí)鐘信號(hào)的頻率相對(duì)修調(diào)前提高27100。
[0062]本實(shí)施例中基準(zhǔn)脈沖CLKref的頻率為電網(wǎng)頻率fo (50Hz),時(shí)鐘信號(hào)發(fā)生器輸出的時(shí)鐘信號(hào)CLK的目標(biāo)頻率為f=2000*&，假設(shè)一次制造中集成電路制造工藝漲落造成某塊芯片實(shí)際輸出時(shí)鐘信號(hào)頻率f=1800*f。。
[0063]本實(shí)施例的時(shí)鐘信號(hào)發(fā)生器的頻率修調(diào)過(guò)程如下:
[0064]初始化:芯片上電后，上電復(fù)位模塊使時(shí)鐘信號(hào)發(fā)生器初始化，延時(shí)模塊和計(jì)數(shù)器清零，對(duì)修調(diào)輸出信號(hào)置“1”，即:Cal[0:3]=llll，關(guān)閉待修調(diào)振蕩器中偏置電流陣列中所有支路；
[0065]計(jì)數(shù):芯片上電初始化后，經(jīng)三個(gè)電網(wǎng)周期的延時(shí)使能計(jì)數(shù)器，計(jì)數(shù)器開(kāi)始計(jì)數(shù)，用待修調(diào)振蕩器輸出時(shí)鐘信號(hào)對(duì)電網(wǎng)一個(gè)周期進(jìn)行計(jì)數(shù)，一個(gè)電網(wǎng)周期后，計(jì)數(shù)停止。
[0066]本實(shí)施例中保存在計(jì)數(shù)器中的計(jì)數(shù)結(jié)果為1800 ；
[0067]修調(diào)信號(hào)賦值:頻率輸出單元根據(jù)計(jì)數(shù)結(jié)果通過(guò)邏輯電路獲得需要的修調(diào)量，產(chǎn)生修調(diào)信號(hào)Cal [0:3],本例中修調(diào)量為(2000-1800)/1800 ^ 11/100，對(duì)修調(diào)信號(hào)Cal [0:3]賦值，使Cal [0:3] =0100，開(kāi)啟偏置電流陣列中Cal [O]、Cal [I]和Cal [3]對(duì)應(yīng)的可控偏置電流支路，使片上振蕩器的輸出頻率增加11/100，使輸出的時(shí)鐘信號(hào)的穩(wěn)定為目標(biāo)頻率2000*&，進(jìn)而完成對(duì)片上振蕩器輸出頻率修調(diào)。
[0068]修調(diào)完成后，待修調(diào)振蕩單元的偏置電流陣列的工作狀態(tài)維持不變，從而使輸出時(shí)鐘信號(hào)的頻率保持不變，直到斷電后再次上電時(shí)芯片初始化重新修調(diào)。
[0069]實(shí)施2
[0070]本實(shí)施例的時(shí)鐘信號(hào)發(fā)生器與實(shí)施例1中相同，所不同的是待修調(diào)振蕩單元中的待修調(diào)振蕩器為帶有尾電流控制的環(huán)形振蕩器結(jié)構(gòu)，如圖3所示。
[0071]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器，其特征在于，包括: 信號(hào)同步模塊，用于采集電網(wǎng)頻率，并產(chǎn)生基準(zhǔn)脈沖； 待修調(diào)振蕩單元，用于產(chǎn)生并輸出時(shí)鐘信號(hào)； 頻率誤差檢測(cè)與補(bǔ)償電路，用于根據(jù)基準(zhǔn)脈沖和時(shí)鐘信號(hào)的頻率向待修調(diào)振蕩單元發(fā)出相應(yīng)的修調(diào)信號(hào)，控制待修調(diào)振蕩單元對(duì)輸出時(shí)鐘信號(hào)進(jìn)行頻率修調(diào)。
2.如權(quán)利要求1所述的集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器，其特征在于，所述的待修調(diào)振蕩單元包括: 待修調(diào)振蕩器，用于產(chǎn)生輸出脈沖； 基本偏置電流級(jí)，用于為待修調(diào)振蕩器提供基本偏置電流； 偏置電流陣列，用于根據(jù)所述的修調(diào)信號(hào)調(diào)整待修調(diào)振蕩器的偏置電流，所述的偏置電流陣列包括N條可控偏置電流支路； 所述的可控偏置電流支路設(shè)有控制開(kāi)關(guān)，根據(jù)接收到的修調(diào)信號(hào)關(guān)閉或開(kāi)啟相應(yīng)可控偏置電流支路。
3.如權(quán)利要求2所述的集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器，其特征在于，所述的頻率誤差檢測(cè)與補(bǔ)償電路包括: 計(jì)數(shù)器，用于對(duì)一個(gè)或多個(gè)基準(zhǔn)脈沖周期內(nèi)的時(shí)鐘信號(hào)周期數(shù)進(jìn)行計(jì)數(shù)； 延時(shí)模塊，用于延時(shí)計(jì)數(shù)器的計(jì)數(shù)開(kāi)始時(shí)間； 修調(diào)信號(hào)輸出模塊，用于根據(jù)計(jì)數(shù)器計(jì)數(shù)結(jié)果向所述的控制開(kāi)關(guān)發(fā)送相應(yīng)的修調(diào)信號(hào)。
4.如權(quán)利要求3所述的集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器，其特征在于，所述的時(shí)鐘發(fā)生器還包括上電復(fù)位模塊，用于在電力電子芯片上電時(shí)使所述的待修調(diào)振蕩單元和所述的頻率誤差檢測(cè)與補(bǔ)償電路復(fù)位。
5.如權(quán)利要求4所述的集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器，其特征在于，所述的計(jì)數(shù)器是由M位D觸發(fā)器構(gòu)成的異步加法計(jì)數(shù)器。
6.如權(quán)利要求5所述的集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器，其特征在于，所述的修調(diào)信號(hào)為N位二進(jìn)制數(shù)字信號(hào)。
7.如權(quán)利要求6所述的集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器，其特征在于，所述的N條可控偏置電流支路提供的偏置電流值呈階梯變化。
8.如權(quán)利要求7所述的集成于電力電子芯片內(nèi)的時(shí)鐘發(fā)生器，其特征在于，所述的待修調(diào)振蕩器為輸出頻率受到偏置電流控制的片上振蕩器。
【文檔編號(hào)】H03K5/13GK103701437SQ201310670253
【公開(kāi)日】2014年4月2日 申請(qǐng)日期:2013年12月10日 優(yōu)先權(quán)日:2013年12月10日
【發(fā)明者】韓雁, 孫俊, 劉曉鵬, 曹天霖 申請(qǐng)人:浙江大學(xué)