基于rram的可調(diào)幅脈沖產(chǎn)生電路及調(diào)節(jié)其脈沖幅度的方法
【專利摘要】本發(fā)明提供一種基于RRAM的可調(diào)幅脈沖產(chǎn)生電路及調(diào)節(jié)其脈沖幅度的方法，包括順序連接的一個(gè)積分器和一個(gè)微分器，其特征在于，所述積分器中的輸入電阻為一個(gè)帶有阻值調(diào)節(jié)電路的第一RRAM，所述微分器中的反饋電阻為一個(gè)帶有阻值調(diào)節(jié)電路的第二RRAM。本發(fā)明通過(guò)利用RRAM多阻態(tài)的特點(diǎn)實(shí)現(xiàn)了一種可調(diào)幅脈沖產(chǎn)生電路，并且可以在任意時(shí)刻對(duì)產(chǎn)生脈沖的幅度進(jìn)行修改，通過(guò)利用RRAM作為邏輯器件，進(jìn)一步拓寬了RRAM的應(yīng)用領(lǐng)域。
【專利說(shuō)明】基于RRAM的可調(diào)幅脈沖產(chǎn)生電路及調(diào)節(jié)其脈沖幅度的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路設(shè)計(jì)【技術(shù)領(lǐng)域】，尤其涉及一種基于RRAM的可調(diào)幅脈沖產(chǎn)生電路及調(diào)節(jié)其脈沖幅度的方法。
【背景技術(shù)】
[0002]阻變存儲(chǔ)器(RRAM)是一種基于阻值變化來(lái)進(jìn)行信息存儲(chǔ)的非易失性存儲(chǔ)器(NVM)器件。近年來(lái)，幾乎在各類材料中都發(fā)現(xiàn)有阻變現(xiàn)象，且RRAM具有高密度、高速度、可縮小性好、易于制備和低功耗的優(yōu)點(diǎn)，所以它在存儲(chǔ)器的發(fā)展當(dāng)中占據(jù)著越來(lái)越重要的地位。
[0003]對(duì)于RRAM的操作可以包含置位(Set)和復(fù)位(Reset)兩大類，當(dāng)對(duì)RRAM進(jìn)行Set操作時(shí)，RRAM由高阻態(tài)變?yōu)榈妥钁B(tài)，當(dāng)對(duì)RRAM進(jìn)行Reset操作時(shí)，RRAM的阻值由低阻態(tài)變?yōu)楦咦钁B(tài)。根據(jù)Set操作和Reset操作電壓極性的不同，可以將RRAM分為雙極型(Bipolar)和單極型(Unipolar)兩大類，雙極型RRAM的Set電壓和Rest電壓極性相反，單極型RRAM的Set和Reset電壓極性相同。
[0004]目前，RRAM的應(yīng)用主要是阻變存儲(chǔ)器，它利用阻變材料的電阻變化來(lái)進(jìn)行數(shù)據(jù)存儲(chǔ)。此外，根據(jù)RRAM的阻變特性，還可以將RRAM用作邏輯器件。將輸入信號(hào)轉(zhuǎn)換成對(duì)RRAM阻值進(jìn)行控制的信號(hào)，并利用RRAM阻值的變化來(lái)得到相應(yīng)的邏輯關(guān)系，結(jié)合適當(dāng)?shù)妮o助電路就可以實(shí)現(xiàn)需要的邏輯功能。
[0005]將RRAM用作電路中的邏輯器件拓寬了 RRAM在集成電路領(lǐng)域的應(yīng)用。RRAM易于制備、速度快和低功耗的優(yōu)點(diǎn)將使電路的性能得到一定程度的提升。近幾年，進(jìn)一步發(fā)現(xiàn)了具有多個(gè)阻態(tài)的RRAM，這個(gè)發(fā)現(xiàn)能夠大幅度的提升電路的集成度。
[0006]現(xiàn)有技術(shù)中，大多由振蕩電路產(chǎn)生脈沖信號(hào)，但是振蕩電路都是產(chǎn)生幅度恒定的脈沖信號(hào)，幅度的調(diào)節(jié)需要額外的附加電路才能實(shí)現(xiàn)且形式非常復(fù)雜。

【發(fā)明內(nèi)容】

[0007]本發(fā)明所要解決的技術(shù)問(wèn)題是一般的脈沖產(chǎn)生電路都是產(chǎn)生幅度恒定的脈沖，幅度的調(diào)節(jié)需要額外的電路且形式非常復(fù)雜。
[0008]為解決上述技術(shù)問(wèn)題，本發(fā)明提出了一種基于RRAM的可調(diào)幅脈沖產(chǎn)生電路，包括順序連接的一個(gè)積分器和一個(gè)微分器；
[0009]所述積分器中的輸入電阻為一個(gè)帶有阻值調(diào)節(jié)電路的第一 RRAM，所述微分器中的反饋電阻為一個(gè)帶有阻值調(diào)節(jié)電路的第二 RRAM。
[0010]其中，所述阻值調(diào)節(jié)電路包括:置位電壓源、復(fù)位電壓源、RRAM和三個(gè)金屬氧化層半導(dǎo)體場(chǎng)效晶體管MOSFET ；
[0011]所述置位電壓源連接第一 MOSFET形成第一支路，所述復(fù)位電壓源連接第二MOSFET形成第二支路，將所述第一支路和第二支路并聯(lián)后與所述RRAM的第一端連接，所述RRAM的第二端與第三MOSFET連接后接地。
[0012]其中，所述第一 MOSFET連接第一控制電壓源；第二 MOSFET連接第二控制電壓源；第三MOSFET連接第三控制電壓源。
[0013]其中，所述MOSFET 為 N 型 M0SFET。
[0014]其中，所述MOSFET 為 P 型 MOSFET。
[0015]此外，本發(fā)明還提出了一種調(diào)節(jié)上述的電路產(chǎn)生的脈沖幅度的方法，包括以下步驟:
[0016]改變所述調(diào)節(jié)電路的第一控制電壓源、第二控制電壓源和/或第三控制電壓源的電壓。
[0017]其中，所述改變所述調(diào)節(jié)電路的第一控制電壓源、第二控制電壓源和/或第三控制電壓源的電壓，包括將第一控制電壓源和/或第二控制電壓源和/或第三控制電壓源的電壓設(shè)置為高電平或低電平。
[0018]通過(guò)采用本發(fā)明所公開的一種基于RRAM的可調(diào)幅脈沖產(chǎn)生電路，將RRAM易于制備、尺寸小、低功耗等優(yōu)點(diǎn)運(yùn)用到該電路中，利用RRAM多阻態(tài)的特點(diǎn)來(lái)實(shí)現(xiàn)更多幅度可調(diào)的脈沖，并且可以在任意時(shí)刻對(duì)產(chǎn)生脈沖的幅度進(jìn)行修改；此外，還通過(guò)利用RRAM器件作為邏輯器件，進(jìn)一步拓寬了 RRAM器件的應(yīng)用領(lǐng)域。
【專利附圖】

【附圖說(shuō)明】
[0019]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0020]圖1:是本發(fā)明一種基于RRAM的可調(diào)幅脈沖廣生電路的電路圖；
[0021]圖2:是本發(fā)明實(shí)施例中輸入信號(hào)Vin的波形圖；
[0022]圖3:是本發(fā)明實(shí)施例中積分器輸出信號(hào)Vtjutl的波形圖；
[0023]圖4:是本發(fā)明實(shí)施例中微分器輸出信號(hào)Vrat的波形圖。
【具體實(shí)施方式】
[0024]下面將結(jié)合本發(fā)明的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0025]本發(fā)明實(shí)施例中提出了一種基于RRAM的可調(diào)幅脈沖產(chǎn)生電路，如圖1所示，包括順序連接的一個(gè)積分器和一個(gè)微分器；
[0026]所述積分器中的輸入電阻為一個(gè)帶有阻值調(diào)節(jié)電路的第一阻變存儲(chǔ)器RRAM1，所述微分器中的反饋電阻為一個(gè)帶有阻值調(diào)節(jié)電路的第二阻變存儲(chǔ)器RRAM2。
[0027]其中積分器還包括放大器Pp電容C1和置地電阻R1，微分器還包括放大器P2、電容C2和置地電阻R2，輸入信號(hào)Vin通過(guò)積分電路的第一阻變存儲(chǔ)器RRAM1從放大器？1的負(fù)輸入端輸入，經(jīng)過(guò)積分器和微分器進(jìn)行處理后輸出Vwt。[0028]其中，所述阻值調(diào)節(jié)電路包括:置位電壓源、復(fù)位電壓源、RRAM和三個(gè)金屬氧化層半導(dǎo)體場(chǎng)效晶體管MOSFET ；
[0029]所述置位電壓源連接第一 MOSFET形成第一支路，所述復(fù)位電壓源連接第二MOSFET形成第二支路，將所述第一支路和第二支路并聯(lián)后與所述RRAM的第一端連接，所述RRAM的第二端與第三MOSFET連接后接地。
[0030]其中，所述第一 MOSFET連接第一控制電壓源Vesl ;第二 MOSFET連接第二控制電壓源Vrasl ;第三MOSFET連接第三控制電壓源為Vcl。
[0031]其中，積分器中的第一 MOSFETS M1，第一控制電壓源Vesl ;第二 MOSFET為M2，第二控制電壓源Vrasl ;第三MOSFET為M3，第三控制電壓源為Vel ;微分器中的第一 MOSFET為M4,第一控制電壓源Ves2 ;第二 MOSFET為M5,第二控制電壓源Vras21 ;第三MOSFET為M6,第三控制電壓源為νε2。
[0032]其中，所述MOSFET 為 N 型 MOSFET。
[0033]其中，所述MOSFET 為 P 型 MOSFET。
[0034]此外，本發(fā)明還提出了一種調(diào)節(jié)上述的電路產(chǎn)生的脈沖幅度的方法，包括以下步驟:
[0035]改變所述調(diào)節(jié)電路的第一控制電壓源、第二控制電壓源和/或第三控制電壓源的電壓。
[0036]其中，所述改變所述調(diào)節(jié)電路的第一控制電壓源、第二控制電壓源和/或第三控制電壓源的電壓，包括將第一控制電壓源和/或第二控制電壓源和/或第三控制電壓源的電壓設(shè)置為高電平或低電平。
[0037]圖1給出了一種基于阻變存儲(chǔ)器RRAM的可調(diào)幅脈沖產(chǎn)生電路。當(dāng)調(diào)節(jié)電路工作時(shí)，對(duì)RRAM的電阻進(jìn)行調(diào)節(jié)，當(dāng)調(diào)節(jié)電路中的MOSFET均為N型M0SFET，其中，在積分器中，第一 MOSFET的控制電壓為Vesl，第二 MOSFET的控制電壓為Vrasl,第三MOSFET的控制電壓為Vcl，在微分器中，第一 MOSFET的控制電壓為Ves2，第二 MOSFET的控制電壓為Vere2,第三MOSFET的控制電壓為Vc2，;當(dāng)^ (Vc2)和Vcsl (Vcs2)為高電平且Vcrsl (Vcrs2)為低電平時(shí)，對(duì) RRAM1 (RRAM2)進(jìn)行 Set 操作，RRAM1 (RRAM2)的阻值降低；當(dāng) Vcl (Vc2)和 Vcrsl (Vcrs2)為高電平且Vesl (Ves2)為低電平時(shí)，對(duì)RRAM1 (RRAM2)進(jìn)行Reset操作，RRAM1 (RRAM2)的阻值升高。
[0038]當(dāng)Vca (Vc2),Vcsl (Vcis2)和Vrasl (Vras2)都為低電平時(shí)，RRAM阻值調(diào)節(jié)電路不工作，其阻值保持為定值不變，此時(shí)積分器和微分器進(jìn)行工作。電路的前半部分為積分器，將輸入信號(hào)Vin輸入積分器，Vin進(jìn)行積分后從Vtjutl進(jìn)行輸出。設(shè)RRAM1的阻值為1^，電容的容值為C1，將Vin輸入電路后，得到的Vtjutl輸出結(jié)果為:
[0039]
【權(quán)利要求】
1.一種基于RRAM的可調(diào)幅脈沖產(chǎn)生電路，包括順序連接的一個(gè)積分器和一個(gè)微分器，其特征在于，所述積分器中的輸入電阻為一個(gè)帶有阻值調(diào)節(jié)電路的第一 RRAM，所述微分器中的反饋電阻為一個(gè)帶有阻值調(diào)節(jié)電路的第二 RRAM。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述阻值調(diào)節(jié)電路包括:置位電壓源、復(fù)位電壓源、RRAM和三個(gè)金屬氧化層半導(dǎo)體場(chǎng)效晶體管MOSFET ； 所述置位電壓源連接第一 MOSFET形成第一支路，所述復(fù)位電壓源連接第二 MOSFET形成第二支路，將所述第一支路和第二支路并聯(lián)后與所述RRAM的第一端連接，所述RRAM的第二端與第三MOSFET連接后接地。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述第一MOSFET連接第一控制電壓源；第二 MOSFET連接第二控制電壓源；第三MOSFET連接第三控制電壓源。
4.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述MOSFET為N型M0SFET。
5.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述MOSFET為P型M0SFET。
6.一種調(diào)節(jié)權(quán)利要求1-5中任一權(quán)利要求所述的電路產(chǎn)生的脈沖幅度的方法，其特征在于，包括以下步驟: 改變所述調(diào)節(jié)電路的第一控制電壓源、第二控制電壓源和/或第三控制電壓源的電壓。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述改變所述調(diào)節(jié)電路的第一控制電壓源、第二控制電壓源和/或第三控制電壓源的電壓，包括將第一控制電壓源、第二控制電壓源和/或第三控制電壓源的電壓設(shè)置為高電平或低電平。
【文檔編號(hào)】H03K19/0944GK103762973SQ201310741039
【公開日】2014年4月30日 申請(qǐng)日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】劉力鋒, 馬文佳, 高濱, 陳冰, 韓德棟, 康晉鋒, 劉曉彥, 張興 申請(qǐng)人:北京大學(xué)