一種穩(wěn)定的壓控晶振電路的制作方法
【專利摘要】本發(fā)明涉及電路板開發(fā)領(lǐng)域，公開了一種穩(wěn)定的壓控晶振電路。所述提供的穩(wěn)定的壓控晶振電路，可調(diào)電阻RX1的兩端分別連接穩(wěn)壓單元的第一端和第二端，穩(wěn)壓單元提供穩(wěn)定電壓，并通過可調(diào)電阻RX1為壓控晶振芯片提供穩(wěn)定的可控電壓，從而在調(diào)節(jié)過程中時鐘信號的頻率不易出現(xiàn)波動，方便實用。
【專利說明】—種穩(wěn)定的壓控晶振電路
[0001]

【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及電路板開發(fā)領(lǐng)域，具體地，涉及一種穩(wěn)定的壓控晶振電路。

【背景技術(shù)】
[0003]電路板又名印刷線路板，是一種將多個芯片或器件組合在一起實現(xiàn)目標功能的集成板?，F(xiàn)有電路板多為數(shù)字電路板，因此需要晶振電路提供時鐘信號，以使電路板上的數(shù)字芯片高速的處理數(shù)據(jù)。在實際電路板開發(fā)過程中，有時需要調(diào)節(jié)晶振電路的時鐘信號頻率。針對這種情況，通常采用壓控晶振的方式，即通過外加可控電壓調(diào)整壓控晶振芯片的晶振頻率(一般是將外加可控電壓加到壓控晶振芯片內(nèi)部的變?nèi)荻O管上，通過改變變?nèi)荻O管的電容值來達到改變頻率的效果)。
[0004]在上述時鐘信號頻率可調(diào)的晶振電路中，一般結(jié)構(gòu)是壓控晶振芯片的電壓控制端外接可調(diào)電阻的調(diào)節(jié)端，可調(diào)電阻的第一端連接直流電壓源(例如5V供電電壓)，可調(diào)電阻的第二端接地，通過移動可調(diào)電阻的調(diào)節(jié)端，改變可變電壓的分壓情況，從而提供外加可控電壓。在實際電路板中，由于線路串擾的問題，直流電壓源提供的電壓可能并不穩(wěn)定，使得在調(diào)節(jié)過程中時鐘信號的頻率容易出現(xiàn)波動，不易快速調(diào)節(jié)至目標頻率。
[0005]針對上述目前晶振電路中調(diào)節(jié)不穩(wěn)定的問題，需要提供一種穩(wěn)定的壓控晶振電路，能夠提供穩(wěn)定的可控電壓，在調(diào)節(jié)過程中時鐘信號的頻率不易出現(xiàn)波動，方便實用。


【發(fā)明內(nèi)容】

[0006]針對上述目前晶振電路中調(diào)節(jié)不穩(wěn)定的問題，本發(fā)明提供了一種穩(wěn)定的壓控晶振電路，能夠提供穩(wěn)定的可控電壓，在調(diào)節(jié)過程中時鐘信號的頻率不易出現(xiàn)波動，方便實用。
[0007]本發(fā)明采用的技術(shù)方案，提供了一種穩(wěn)定的壓控晶振電路，其特征在于，包括:穩(wěn)壓單元，壓控晶振芯片，旁路單元，可調(diào)電阻RX1，電阻R1，電阻R2和電阻R3 ;穩(wěn)壓單元的第一端連接可調(diào)電阻RXl的第一端和電阻Rl的第一端，穩(wěn)壓單元的第二端連接可調(diào)電阻RXl的第二端，電阻Rl的第二端連接可調(diào)電阻RXl的滑動端和電阻R2的第一端，電阻R2的第二端接地，可調(diào)電阻RXl的滑動端連接壓控晶振芯片的電壓控制端；旁路單元的第一端連接第一直流電壓源VCC1，旁路單元的第二端連接壓控晶振芯片的電源輸入端，壓控晶振芯片的接地端接地，壓控晶振芯片的輸出端連接電阻R3的第一端，電阻R3的第二端輸出時鐘信號。
[0008]具體的，所述穩(wěn)壓單元包括:低壓差電壓調(diào)節(jié)器，電容Cl，電容C2，電容C3，極性電容PC1，極性電容PC2和極性電容PC3 ;低壓差電壓調(diào)節(jié)器的輸入端連接第二直流電壓源VCC2，低壓差電壓調(diào)節(jié)器同時連接電容Cl的第一端，電容Cl的第二端接地，極性電容PCl的陽極連接電容Cl的第一端，極性電容PCl的陰極接地，極性電容PC2的陽極連接電容Cl的第一端，極性電容PC2的陰極接地，低壓差電壓調(diào)節(jié)器的接地端接地，低壓差電壓調(diào)節(jié)器的輸出端連接穩(wěn)壓單元的第一端，穩(wěn)壓單元的第一端和第二端之間并聯(lián)電容C2和電容C3，極性電容PC3的陽極連接穩(wěn)壓單元的第一端，極性電容PC3的陰極連接穩(wěn)壓單元的第二端。
[0009]具體的，所述旁路單元包括:電容C4，電容C5，電容C6和電感LI ；
旁路單元的第一端連接電容C4的第一端和電感LI的第一端，電容C4的第二端接地，電感LI的第二端連接旁路單元的第二端和電容C5的第一端，電容C5的第二端接地，電容C5的兩端并聯(lián)電容C6。
[0010]綜上，采用本發(fā)明所述提供的穩(wěn)定的壓控晶振電路，可調(diào)電阻RXl的兩端分別連接穩(wěn)壓單元的第一端和第二端，穩(wěn)壓單元提供穩(wěn)定電壓，并通過可調(diào)電阻RXl為壓控晶振芯片提供穩(wěn)定的可控電壓，從而在調(diào)節(jié)過程中時鐘信號的頻率不易出現(xiàn)波動，方便實用。

【專利附圖】

【附圖說明】
[0011]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0012]圖1是本發(fā)明實施例提供的穩(wěn)定的壓控晶振電路圖。

【具體實施方式】
[0013]以下將參照附圖，通過實施例方式詳細地描述本發(fā)明提供的一種穩(wěn)定的壓控晶振電路。在此需要說明的是，對于這些實施例方式的說明用于幫助理解本發(fā)明，但并不構(gòu)成對本發(fā)明的限定。
[0014]本文中描述的各種技術(shù)可以用于但不限于電路板開發(fā)領(lǐng)域，還可以用于其它類似領(lǐng)域。
[0015]本文中術(shù)語“和/或”，僅僅是一種描述關(guān)聯(lián)對象的關(guān)聯(lián)關(guān)系，表示可以存在三種關(guān)系，例如，A和/或B，可以表示:單獨存在A，單獨存在B，同時存在A和B三種情況，本文中術(shù)語“或/和”是描述另一種關(guān)聯(lián)對象關(guān)系，表示可以存在兩種關(guān)系，例如，A或/和B，可以表示:單獨存在A，單獨存在A和B兩種情況，另外，本文中字符“/”，一般表示前后關(guān)聯(lián)對象是一種“或”關(guān)系。
[0016]實施例一，圖1示出了本實施例提供的穩(wěn)定的壓控晶振電路圖。所述穩(wěn)定的壓控晶振電路，其特征在于，包括:穩(wěn)壓單元，壓控晶振芯片，旁路單元，可調(diào)電阻RX1，電阻Rl，電阻R2和電阻R3 ;穩(wěn)壓單元的第一端連接可調(diào)電阻RXl的第一端和電阻Rl的第一端，穩(wěn)壓單元的第二端連接可調(diào)電阻RXl的第二端，電阻Rl的第二端連接可調(diào)電阻RXl的滑動端和電阻R2的第一端，電阻R2的第二端接地，可調(diào)電阻RXl的滑動端連接壓控晶振芯片的電壓控制端；旁路單元的第一端連接第一直流電壓源VCC1，旁路單元的第二端連接壓控晶振芯片的電源輸入端，壓控晶振芯片的接地端接地，壓控晶振芯片的輸出端連接電阻R3的第一端，電阻R3的第二端輸出時鐘信號。在所述晶振電路結(jié)構(gòu)中，可調(diào)電阻RXl的兩端分別連接穩(wěn)壓單元的第一端和第二端，穩(wěn)壓單元提供穩(wěn)定電壓，并通過可調(diào)電阻RXl為壓控晶振芯片提供穩(wěn)定的可控電壓，從而在調(diào)節(jié)過程中時鐘信號的頻率不易出現(xiàn)波動，方便實用。作為優(yōu)化的，在本實施例中，所述壓控晶振芯片為0C14-VAAEGA-50MHZ，電源輸入端為VCC端，電壓控制端為VC端，接地端為GND端，輸出端為OSC端；第一直流電壓源VCCl的供電電壓為3.3V?？烧{(diào)電阻RXl的最大阻值為1K歐姆，電阻Rl的阻值為4.7K歐姆，電阻R2的阻值為4.7K歐姆，電阻R3的阻值為1K歐姆。
[0017]具體的，所述穩(wěn)壓單元包括:低壓差電壓調(diào)節(jié)器，電容Cl，電容C2，電容C3，極性電容PC1，極性電容PC2和極性電容PC3 ;低壓差電壓調(diào)節(jié)器的輸入端連接第二直流電壓源VCC2，低壓差電壓調(diào)節(jié)器同時連接電容Cl的第一端，電容Cl的第二端接地，極性電容PCl的陽極連接電容Cl的第一端，極性電容PCl的陰極接地，極性電容PC2的陽極連接電容Cl的第一端，極性電容PC2的陰極接地，低壓差電壓調(diào)節(jié)器的接地端接地，低壓差電壓調(diào)節(jié)器的輸出端連接穩(wěn)壓單元的第一端，穩(wěn)壓單元的第一端和第二端之間并聯(lián)電容C2和電容C3，極性電容PC3的陽極連接穩(wěn)壓單元的第一端，極性電容PC3的陰極連接穩(wěn)壓單元的第二端。所述低壓差電壓調(diào)節(jié)器用于將不同范圍的電壓轉(zhuǎn)換為穩(wěn)定的輸出電壓，連接在低壓差電壓調(diào)節(jié)器第一端的電容Cl、極性電容PCl和極性電容PC2作為旁路電容，用于濾除低壓差電壓調(diào)節(jié)器輸入端的雜散高頻信號，而連接在低壓電壓調(diào)劑器第二端的電容Cl，電容C3和極性電容用于濾除在調(diào)節(jié)過程中由可調(diào)電阻RXl產(chǎn)生的雜散高頻信號。通過穩(wěn)壓單元，使得可調(diào)電阻RXl兩端的電壓始終處于穩(wěn)定狀態(tài)。作為優(yōu)化的，在本實施例中，所述低壓差電壓調(diào)節(jié)器為LM1111_3.3，輸入端為INPUT端，輸出端為OUTPUT端，接地端為GND端；第二直流電壓源VCC2的供電電壓為5V。電容Cl的容值為0.1微法，電容C2的容值為0.1微法，電容C3的容值為22微法，極性電容PCl的容值為10微法，極性電容PC2的容值為10微法，極性電容PC3的容值為10微法。
[0018]具體的，所述旁路單元包括:電容C4，電容C5，電容C6和電感LI ;旁路單元的第一端連接電容C4的第一端和電感LI的第一端，電容C4的第二端接地，電感LI的第二端連接旁路單元的第二端和電容C5的第一端，電容C5的第二端接地，電容C5的兩端并聯(lián)電容C6。所述旁路單元用于濾除第一直流電壓源VCCl中的雜散高頻信號。作為優(yōu)化的，在本實施例中，所述電容C4的容值為I微法，電容C5的容值為10微法，電容C6的容值為0.1微法，電感LI的電感值為330微亨。
[0019]本實施例提供的穩(wěn)定的壓控晶振電路，可調(diào)電阻RXl的兩端分別連接穩(wěn)壓單元的第一端和第二端，穩(wěn)壓單元提供穩(wěn)定電壓，并通過可調(diào)電阻RXl為壓控晶振芯片提供穩(wěn)定的可控電壓，從而在調(diào)節(jié)過程中時鐘信號的頻率不易出現(xiàn)波動，方便實用。
[0020]如上所述，可較好的實現(xiàn)本發(fā)明。對于本領(lǐng)域的技術(shù)人員而言，根據(jù)本發(fā)明的教導，設(shè)計出不同形式的穩(wěn)定的壓控晶振電路并不需要創(chuàng)造性的勞動。在不脫離本發(fā)明的原理和精神的情況下對這些實施例進行變化、修改、替換、整合和變型仍落入本發(fā)明的保護范圍內(nèi)。
【權(quán)利要求】
1.一種穩(wěn)定的壓控晶振電路，其特征在于，包括:穩(wěn)壓單元，壓控晶振芯片，旁路單元，可調(diào)電阻RX1，電阻R1，電阻R2和電阻R3 ; 穩(wěn)壓單元的第一端連接可調(diào)電阻RXl的第一端和電阻Rl的第一端，穩(wěn)壓單元的第二端連接可調(diào)電阻RXl的第二端，電阻Rl的第二端連接可調(diào)電阻RXl的滑動端和電阻R2的第一端，電阻R2的第二端接地，可調(diào)電阻RXl的滑動端連接壓控晶振芯片的電壓控制端； 旁路單元的第一端連接第一直流電壓源VCC1，旁路單元的第二端連接壓控晶振芯片的電源輸入端，壓控晶振芯片的接地端接地，壓控晶振芯片的輸出端連接電阻R3的第一端，電阻R3的第二端輸出時鐘信號。
2.如權(quán)利要求1所述的一種穩(wěn)定的壓控晶振電路，其特征在于，所述穩(wěn)壓單元包括:低壓差電壓調(diào)節(jié)器，電容Cl，電容C2，電容C3，極性電容PC1，極性電容PC2和極性電容PC3 ； 低壓差電壓調(diào)節(jié)器的輸入端連接第二直流電壓源VCC2，低壓差電壓調(diào)節(jié)器同時連接電容Cl的第一端，電容Cl的第二端接地，極性電容PCl的陽極連接電容Cl的第一端，極性電容PCl的陰極接地，極性電容PC2的陽極連接電容Cl的第一端，極性電容PC2的陰極接地，低壓差電壓調(diào)節(jié)器的接地端接地，低壓差電壓調(diào)節(jié)器的輸出端連接穩(wěn)壓單元的第一端，穩(wěn)壓單元的第一端和第二端之間并聯(lián)電容C2和電容C3，極性電容PC3的陽極連接穩(wěn)壓單元的第一端，極性電容PC3的陰極連接穩(wěn)壓單元的第二端。
3.如權(quán)利要求1所述的一種穩(wěn)定的壓控晶振電路，其特征在于，所述旁路單元包括:電容C4，電容C5，電容C6和電感LI ； 旁路單元的第一端連接電容C4的第一端和電感LI的第一端，電容C4的第二端接地，電感LI的第二端連接旁路單元的第二端和電容C5的第一端，電容C5的第二端接地，電容C5的兩端并聯(lián)電容C6。
4.如權(quán)利要求1所述的一種穩(wěn)定的壓控晶振電路，其特征在于: 所述壓控晶振芯片為0C14-VAAEGA-50MHZ，電源輸入端為VCC端，電壓控制端為VC端，接地端為GND端，輸出端為OSC端； 第一直流電壓源VCCl的供電電壓為3.3V。
5.如權(quán)利要求2所述的一種穩(wěn)定的壓控晶振電路，其特征在于: 所述低壓差電壓調(diào)節(jié)器為LMl 111_3.3，輸入端為INPUT端，輸出端為OUTPUT端，接地端為GND 2而； 第二直流電壓源VCC2的供電電壓為5V。
【文檔編號】H03B5/04GK104467673SQ201410677937
【公開日】2015年3月25日 申請日期:2014年11月24日 優(yōu)先權(quán)日:2014年11月24日
【發(fā)明者】肖燕, 劉迪俊 申請人:成都盛軍電子設(shè)備有限公司