一種即插型接口電路及調(diào)試板連接裝置制造方法
【專利摘要】本實(shí)用新型公開(kāi)了一種即插型接口電路及調(diào)試板連接裝置，包括至少一組用于連接兩針插接件的接口電路，接口電路包括第一開(kāi)關(guān)電路、第二開(kāi)關(guān)電路、以及第三開(kāi)關(guān)電路，第一開(kāi)關(guān)電路的控制信號(hào)輸入端與調(diào)試板的調(diào)試信號(hào)輸出端連接，第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路的信號(hào)輸入端分別連接第一開(kāi)關(guān)電路的控制信號(hào)輸出端后與直流電壓源連接，第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路的輸出端分別一一對(duì)應(yīng)連接有一板間連接端子，第一開(kāi)關(guān)電路控制所述第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路同步導(dǎo)通或者斷開(kāi)。本實(shí)用新型由第一開(kāi)關(guān)電路控制第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路同步導(dǎo)通或者斷開(kāi)，當(dāng)兩個(gè)板間連接端子與外部的接收板插反時(shí)，接收板的接收端子仍然能夠正常接收信號(hào)，測(cè)試效率提高。
【專利說(shuō)明】一種即插型接口電路及調(diào)試板連接裝置

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于接口電路【技術(shù)領(lǐng)域】，具體地說(shuō)，是涉及一種即插型接口電路。

【背景技術(shù)】
[0002]隨著電子產(chǎn)品種類(lèi)及更新?lián)Q代速度的不斷加快，各大芯片廠商也加快了芯片的研發(fā)，為研發(fā)工程師提供了多種方案選型，面對(duì)著越來(lái)越多的各型號(hào)的開(kāi)發(fā)板(Demo board),焊線接線就成為工程師調(diào)試過(guò)程中最常做的事情，如圖1所示，現(xiàn)在很多開(kāi)發(fā)板都預(yù)留了
2.54mm標(biāo)準(zhǔn)規(guī)格的接插設(shè)計(jì)方式，這種接插件的設(shè)計(jì)實(shí)現(xiàn)了開(kāi)發(fā)板與接收板之間即插連接，其中，接收板用于接收開(kāi)發(fā)板發(fā)送的調(diào)試結(jié)構(gòu)信號(hào)，并進(jìn)行輸出，即插連接方式方便了開(kāi)發(fā)者的調(diào)試，但是有個(gè)缺點(diǎn)即這個(gè)插接件不能防反，如果不小心方向插反了，可能導(dǎo)致調(diào)試不通甚至將開(kāi)發(fā)板損壞，若拔下重新插接，需要重新再測(cè)試一遍，嚴(yán)重影響測(cè)試效率，若對(duì)開(kāi)發(fā)板造成損壞，因?yàn)殚_(kāi)發(fā)板的價(jià)格較高，則極大了增加了調(diào)試成本，而且一個(gè)小的疏忽插反就會(huì)造成研發(fā)過(guò)程停滯或延遲。
[0003]基于此，如何實(shí)用新型一種即插型接口電路，插接件插反時(shí)不影響測(cè)試，無(wú)需擔(dān)心插接件插反的問(wèn)題，是本實(shí)用新型主要解決的技術(shù)問(wèn)題。


【發(fā)明內(nèi)容】

[0004]本實(shí)用新型為了解決現(xiàn)有調(diào)試板即插型接口電路插反時(shí)無(wú)法完成測(cè)試工作或者損壞測(cè)試板的技術(shù)問(wèn)題，提供了一種即插型接口電路，插反時(shí)仍然可以完成正常測(cè)試工作。
[0005]為了解決上述技術(shù)問(wèn)題，本實(shí)用新型采用以下技術(shù)方案予以實(shí)現(xiàn):
[0006]一種即插型接口電路，包括至少一組用于連接兩針插接件的接口電路，所述接口電路包括第一開(kāi)關(guān)電路、第二開(kāi)關(guān)電路、以及第三開(kāi)關(guān)電路，所述第一開(kāi)關(guān)電路的控制信號(hào)輸入端與調(diào)試板的調(diào)試信號(hào)輸出端連接，所述第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路的信號(hào)輸入端分別連接第一開(kāi)關(guān)電路的控制信號(hào)輸出端后與直流電壓源連接，所述第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路的輸出端分別一一對(duì)應(yīng)連接有一板間連接端子，所述第一開(kāi)關(guān)電路控制所述第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路同步導(dǎo)通或者斷開(kāi)。
[0007]進(jìn)一步的，所述的第一開(kāi)關(guān)電路包括第一 NPN型三極管(Ql )，所述第一 NPN型三極管(Ql)的基極與調(diào)試板的調(diào)試信號(hào)輸出端連接，所述第一 NPN型三極管(Ql)的集電極為控制信號(hào)輸出端，與所述直流電壓源連接，所述第一 NPN型三極管(Ql)的發(fā)射極連接地端。
[0008]又進(jìn)一步的，所述的第二開(kāi)關(guān)電路包括第二 NPN型三極管(Q2 )，所述第二 NPN型三極管(Q2 )的基極與所述第一 NPN型三極管(Ql)的集電極連接，所述第二 NPN型三極管(Q2 )的集電極與一板間連接端子連接，所述第二 NPN型三極管(Q2)的發(fā)射極連接地端，和/或，
[0009]所述的第三開(kāi)關(guān)電路包括第三NPN型三極管(Q3)，所述第三NPN型三極管(Q3)的基極與所述第一 NPN型三極管(Ql)的集電極連接，所述第三NPN型三極管(Q3)的集電極與另外一板間連接端子連接，所述第三NPN型三極管(Q3)的發(fā)射極連接地端。
[0010]或者，所述的第二開(kāi)關(guān)電路包括第二 NMOS管(T2)，所述第二 NMOS管(T2)的柵極與所述第一 NPN型三極管(Ql)的集電極連接，所述第二 NMOS管(T2)的漏極與一板間連接端子連接，所述第二 NMOS管(T2)的源極連接地端，和/或，
[0011]所述的第三開(kāi)關(guān)電路包括第三NMOS管(T3 )，所述第三NMOS管(T3 )的柵極與所述第一 NPN型三極管(Ql)的集電極連接，所述第三NMOS管(T3)的漏極與另外一板間連接端子連接，所述第三NMOS管(T3)的源極連接地端。
[0012]進(jìn)一步的，所述的第一開(kāi)關(guān)電路包括第一 NMOS管(Tl)，所述第一 NMOS管(Tl)的柵極與調(diào)試板的調(diào)試信號(hào)輸出端連接，所述第一 NMOS管(Tl)的漏極為控制信號(hào)輸出端，與所述直流電壓源連接，所述第一 NMOS管(Tl)的源極連接地端。
[0013]又進(jìn)一步的，所述的第二開(kāi)關(guān)電路包括第二 NPN型三極管(Q2)，所述第二 NPN型三極管(Q2)的基極與所述第一 NMOS管(Tl)的漏極連接，所述第二 NPN型三極管(Q2)的集電極與一板間連接端子連接，所述第二 NPN型三極管(Q2)的發(fā)射極連接地端，和/或，
[0014]所述的第三開(kāi)關(guān)電路包括第三NPN型三極管(Q3 )，所述第三NPN型三極管(Q3 )的基極與所述第一 NMOS管(Tl)的漏極連接，所述第三NPN型三極管(Q3)的集電極與另外一板間連接端子連接，所述第三NPN型三極管(Q3)的發(fā)射極連接地端。
[0015]或者，所述的第二開(kāi)關(guān)電路包括第二 NMOS管(T2)，所述第二 NMOS管(T2)的柵極與所述第一 NMOS管(Tl)的漏極連接，所述第二 NMOS管(T2)的漏極與一板間連接端子連接，所述第二 NMOS管(T2)的源極連接地端，和/或，
[0016]所述的第三開(kāi)關(guān)電路包括第三NMOS管(T3)，所述第三NMOS管(T3)的柵極與所述第一 NMOS管(Tl)的漏極連接，所述第三NMOS管(T3)的漏極與另外一板間連接端子連接，所述第三NMOS管(T3)的源極連接地端。
[0017]優(yōu)選的，所述的第一開(kāi)關(guān)電路的控制信號(hào)輸出端與直流電壓源之間串聯(lián)有一限流電阻。
[0018]基于上述的一種即插型接口電路，本實(shí)用新型同時(shí)提供了一種調(diào)試板連接裝置，包括即插型接口電路，以及與所述即插型接口電路輸出端一一對(duì)應(yīng)連接的板間連接端子，所述即插型接口電路為前面所述的即插型接口電路。
[0019]與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)和積極效果是:本實(shí)用新型的即插型接口電路，第一開(kāi)關(guān)電路的導(dǎo)通狀態(tài)受調(diào)試板的調(diào)試信號(hào)輸出端輸出的調(diào)試信號(hào)控制，由第一開(kāi)關(guān)電路控制第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路同步導(dǎo)通或者斷開(kāi)，也即第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路輸出信號(hào)相同，由于第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路分別一一對(duì)應(yīng)連接有板間連接端子，因此，當(dāng)兩個(gè)板間連接端子與外部的接收板插反時(shí)，接收板的接收端子仍然能夠正常接收調(diào)試板輸出的信號(hào)，而且不存在將調(diào)試板燒壞的可能，相應(yīng)的測(cè)試成本降低，測(cè)試效率提聞。
[0020]結(jié)合附圖閱讀本實(shí)用新型實(shí)施方式的詳細(xì)描述后，本實(shí)用新型的其他特點(diǎn)和優(yōu)點(diǎn)將變得更加清楚。

【專利附圖】

【附圖說(shuō)明】
[0021]為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0022]圖1是現(xiàn)有技術(shù)中即插型接口電路原理圖；
[0023]圖2是本實(shí)用新型所提出的即插型接口電路實(shí)施例一中的原理方框圖；
[0024]圖3是本實(shí)用新型所提出的即插型接口電路實(shí)施例二中的原理方框圖；
[0025]圖4是本實(shí)用新型所提出的即插型接口電路實(shí)施例二中的電路原理圖；
[0026]圖5是本實(shí)用新型所提出的即插型接口電路實(shí)施例三中的電路原理圖；
[0027]圖6是本實(shí)用新型所提出的即插型接口電路實(shí)施例三中的另外一種電路原理圖。

【具體實(shí)施方式】
[0028]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0029]實(shí)施例一，本實(shí)施例提供了一種即插型接口電路，包括至少一組用于連接兩針插接件的接口電路，如圖2所示，圖2給出了包含一組用于連接兩針插接件的接口電路的情況，所述接口電路包括第一開(kāi)關(guān)電路K1、第二開(kāi)關(guān)電路K2、以及第三開(kāi)關(guān)電路K3，所述第一開(kāi)關(guān)電路Kl的控制信號(hào)輸入端與調(diào)試板的調(diào)試信號(hào)輸出端outl連接，所述第二開(kāi)關(guān)電路K2和第三開(kāi)關(guān)電路K3的信號(hào)輸入端分別連接第一開(kāi)關(guān)電路的控制信號(hào)輸出端out2后與直流電壓源vcc連接，所述第二開(kāi)關(guān)電路K2和第三開(kāi)關(guān)電路K3的輸出端分別一一對(duì)應(yīng)連接有一板間連接端子connect I和connect2,第二開(kāi)關(guān)電路K2和第三開(kāi)關(guān)電路K3同時(shí)接受所述第一開(kāi)關(guān)電路Kl控制信號(hào)輸出端out2輸出信號(hào)的控制，在其控制下實(shí)現(xiàn)第二開(kāi)關(guān)電路K2和第三開(kāi)關(guān)電路K3同步導(dǎo)通或者斷開(kāi)，所述第一開(kāi)關(guān)電路Kl的導(dǎo)通狀態(tài)受調(diào)試板的調(diào)試信號(hào)輸出端outl輸出調(diào)試信號(hào)的控制。
[0030]本實(shí)施例的即插型接口電路的工作原理是:調(diào)試板Unitl通過(guò)其板間連接端子connectl和connect2與接收板Unit2的板間連接端子connectl和GND連接，兩個(gè)調(diào)試板進(jìn)行通訊，當(dāng)前正在調(diào)試debug area的功能,在未得到測(cè)試結(jié)果之前Unitl的debug area發(fā)出高電平指令，第一開(kāi)關(guān)電路Kl導(dǎo)通，第二開(kāi)關(guān)電路K2和第三開(kāi)關(guān)電路K3在第一開(kāi)關(guān)電路Kl的控制下斷開(kāi)，因此，接收板Unit2的測(cè)試信號(hào)接收端子connectl與Unitl的板間連接端子connectl不導(dǎo)通,接收板Unit2的response area (反應(yīng)區(qū)域)靠R2的上拉維持高電平；當(dāng)?shù)玫綔y(cè)試結(jié)果時(shí)，Unitl的debug area (調(diào)試區(qū)域)通過(guò)調(diào)試信號(hào)輸出端outl發(fā)出低電平指令，此時(shí)第一開(kāi)關(guān)電路Kl斷開(kāi)，第二開(kāi)關(guān)電路K2和第三開(kāi)關(guān)電路K3在第一開(kāi)關(guān)電路Kl的控制下導(dǎo)通，第二開(kāi)關(guān)電路K2和第三開(kāi)關(guān)電路K3輸出低電平信號(hào)，也即測(cè)試板Unitl的板間連接端子connectl和connect2輸出低電平，同時(shí)將接收板Unit2的測(cè)試信號(hào)接收端子connectl拉低，實(shí)現(xiàn)Unitl向Unit2輸出低電平的結(jié)果。由以上可知，無(wú)論接收板Unit2的測(cè)試信號(hào)接收端子connectl與調(diào)試板Unitl的板間連接端子connectl和connect2哪個(gè)端子連接,均能保證正確接收調(diào)試輸出信號(hào),而且不存在將調(diào)試板燒壞的可能，相應(yīng)的測(cè)試成本降低，測(cè)試效率提高。
[0031 ] 實(shí)施例二，如圖3所示，本實(shí)施例給出了一種即插型接口電路的電路原理圖，其中，所述的第一開(kāi)關(guān)電路包括第一 NPN型三極管Ql，所述第一 NPN型三極管Ql的基極與調(diào)試板的調(diào)試信號(hào)輸出端連接，所述第一 NPN型三極管Ql的集電極為控制信號(hào)輸出端，與所述直流電壓源連接，所述第一 NPN型三極管Ql的發(fā)射極連接地端。
[0032]本實(shí)施例的即插型接口電路工作原理是:在未得到測(cè)試結(jié)果之前Unitl的debugarea發(fā)出高電平指令，第一 NPN型三極管Ql導(dǎo)通，其集電極電平被拉低，第二開(kāi)關(guān)電路K2和第三開(kāi)關(guān)電路K3斷開(kāi)，因此，接收板Unit2的測(cè)試信號(hào)接收端子connectl與Unitl的板間連接端子connectl不導(dǎo)通,接收板Unit2的response area靠R2的上拉維持高電平；當(dāng)?shù)玫綔y(cè)試結(jié)果時(shí)，Unitl的debug area通過(guò)調(diào)試信號(hào)輸出端outl發(fā)出低電平指令，此時(shí)第一 NPN型三極管Ql截止，其集電極電平為高電平，第二開(kāi)關(guān)電路K2和第三開(kāi)關(guān)電路K3導(dǎo)通，第二開(kāi)關(guān)電路K2和第三開(kāi)關(guān)電路K3輸出低電平信號(hào)，也即測(cè)試板Unitl的板間連接端子connectl和connect2輸出低電平，同時(shí)將接收板Unit2的測(cè)試信號(hào)接收端子connectl拉低，實(shí)現(xiàn)Unitl向Unit2輸出低電平的結(jié)果。
[0033]所述的第二開(kāi)關(guān)電路K2可以同樣采用一顆NPN型三極管實(shí)現(xiàn)，如圖4所示，包括第二 NPN型三極管Q2，所述第二 NPN型三極管Q2的基極與所述第一 NPN型三極管Ql的集電極連接，所述第二 NPN型三極管Q2的集電極與一板間連接端子連接，所述第二 NPN型三極管Q2的發(fā)射極連接地端。當(dāng)?shù)诙_(kāi)關(guān)電路K2包括第二 NPN型三極管Q2時(shí)，其工作原理是:在未得到測(cè)試結(jié)果之前Unitl的debug area發(fā)出高電平指令，第一 NPN型三極管Ql導(dǎo)通，其集電極電平被拉低，第二 NPN型三極管Q2的基極電平被拉低，Q2截止；當(dāng)?shù)玫綔y(cè)試結(jié)果時(shí)，Unitl的debug area通過(guò)調(diào)試信號(hào)輸出端outl發(fā)出低電平指令，此時(shí)第一NPN型三極管Ql截止，其集電極電平為高電平，第二 NPN型三極管Q2的基極電平置高，第二NPN型三極管Q2導(dǎo)通，Q2的集電極輸出低電平信號(hào)。
[0034]同樣道理的，所述的第三開(kāi)關(guān)電路包括第三NPN型三極管Q3，所述第三NPN型三極管Q3的基極與所述第一 NPN型三極管Ql的集電極連接，所述第三NPN型三極管Q3的集電極與另外一板間連接端子連接，所述第三NPN型三極管Q3的發(fā)射極連接地端。其工作原理與第二 NPN型三極管Q2的工作原理相同，在此不做贅述。
[0035]實(shí)施例三，本實(shí)施例給出了一種第二開(kāi)關(guān)電路K2采用NMOS管時(shí)的電路原理圖，在本實(shí)施例中，第一開(kāi)關(guān)電路Kl包括第一 NPN型三極管Ql，如圖5所示，第二開(kāi)關(guān)電路K2包括第二 NMOS管T2，所述第二 NMOS管T2的柵極與所述第一 NPN型三極管Ql的集電極連接，所述第二 NMOS管T2的漏極與一板間連接端子連接，所述第二 NMOS管T2的源極連接地端。本電路的工作原理是:在未得到測(cè)試結(jié)果之前Unitl的debug area發(fā)出高電平指令，第一 NPN型三極管Ql導(dǎo)通，其集電極電平被拉低，第二 NMOS管T2的柵極電平被拉低，T2截止；當(dāng)?shù)玫綔y(cè)試結(jié)果時(shí)，Unitl的debug area通過(guò)調(diào)試信號(hào)輸出端outl發(fā)出低電平指令，此時(shí)第一 NPN型三極管Ql截止，其集電極電平為高電平，第二 NMOS管T2的柵極電平置高，T2導(dǎo)通，T2的漏極輸出低電平信號(hào)。
[0036]同樣道理的，第三開(kāi)關(guān)電路也可以采用一顆NMOS管實(shí)現(xiàn)，如圖5所示，所述的第三開(kāi)關(guān)電路包括第三NMOS管T3，所述第三NMOS管T3的柵極與所述第一 NPN型三極管Ql的集電極連接，所述第三NMOS管T3的漏極與另外一板間連接端子連接，所述第三NMOS管T3的源極連接地端。第三NMOS管T3的工作原理同第二 NMOS管T2的工作原理相同，在此不做贅述。
[0037]需要說(shuō)明的是，本實(shí)施例中第一開(kāi)關(guān)電路K1、第二開(kāi)關(guān)電路K2、第三開(kāi)關(guān)電路K3所采用NPN型三極管或者NMOS管的類(lèi)型可以任意組合，比如，第二開(kāi)關(guān)電路K2采用NPN型三極管，第三開(kāi)關(guān)電路K3采用NMOS管，或者兩者反過(guò)來(lái)。
[0038]因此，所述的第一開(kāi)關(guān)電路K2也可以采用NMOS管實(shí)現(xiàn)，如圖6所示，第一開(kāi)關(guān)電路K2包括第一 NMOS管Tl，所述第一 NMOS管Tl的柵極與調(diào)試板的調(diào)試信號(hào)輸出端連接，所述第一 NMOS管Tl的漏極為控制信號(hào)輸出端，與所述直流電壓源連接，所述第一 NMOS管Tl的源極連接地端。
[0039]當(dāng)?shù)谝婚_(kāi)關(guān)電路K2包括第一 NMOS管Tl時(shí)，所述的第二開(kāi)關(guān)電路包括第二 NPN型三極管Q2，和/或，所述的第三開(kāi)關(guān)電路包括第三NPN型三極管Q3。
[0040]或者當(dāng)?shù)谝婚_(kāi)關(guān)電路K2包括第一匪OS管Tl時(shí)，所述的第二開(kāi)關(guān)電路包括第二NMOS管T2，和/或，所述的第三開(kāi)關(guān)電路包括第三NMOS管T3。
[0041]為了保護(hù)第一開(kāi)關(guān)電路中的半導(dǎo)體器件，如圖3-圖6所示，所述的第一開(kāi)關(guān)電路Kl的控制信號(hào)輸出端與直流電壓源之間串聯(lián)有一限流電阻R1，限流電阻Rl在電路中起到限流的作用，防止電流過(guò)大將半導(dǎo)體器件擊穿。
[0042]如圖5、圖6所示，包括N組用于連接兩針插接件的接口電路，每組接口電路包括第一開(kāi)關(guān)電路、第二開(kāi)關(guān)電路、以及第三開(kāi)關(guān)電路，各組之間的電路相互獨(dú)立，可以根據(jù)實(shí)際需要為其各開(kāi)關(guān)電路選擇合適的半導(dǎo)體器件。
[0043]實(shí)施例四，基于實(shí)施例一至三中的一種即插型接口電路，本實(shí)施例提供了一種調(diào)試板連接裝置，包括即插型接口電路，以及與所述即插型接口電路輸出端一一對(duì)應(yīng)連接的板間連接端子，及Unitl中的connectl和connect2,所述即插型接口電路可以為實(shí)施例一至三中所述的即插型接口電路，在此不做贅述。
[0044]在本實(shí)用新型的其他實(shí)施例中，第二開(kāi)關(guān)電路、以及第三開(kāi)關(guān)電路不僅僅限于上述N型開(kāi)關(guān)管的舉例，可以是任何能夠起到N型開(kāi)關(guān)管作用的電路，例如用兩個(gè)P型管、電阻組合出一個(gè)等效的N型管，在不脫離本實(shí)用新型的實(shí)質(zhì)范圍內(nèi)所做的等效開(kāi)關(guān)電路，均屬于本實(shí)用新型的保護(hù)范圍。
[0045]當(dāng)然，上述說(shuō)明并非是對(duì)本實(shí)用新型的限制，本實(shí)用新型也并不僅限于上述舉例，本【技術(shù)領(lǐng)域】的普通技術(shù)人員在本實(shí)用新型的實(shí)質(zhì)范圍內(nèi)所做出的變化、改型、添加或替換，也應(yīng)屬于本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種即插型接口電路，其特征在于:包括至少一組用于連接兩針插接件的接口電路，所述接口電路包括第一開(kāi)關(guān)電路、第二開(kāi)關(guān)電路、以及第三開(kāi)關(guān)電路，所述第一開(kāi)關(guān)電路的控制信號(hào)輸入端與調(diào)試板的調(diào)試信號(hào)輸出端連接，所述第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路的信號(hào)輸入端分別連接第一開(kāi)關(guān)電路的控制信號(hào)輸出端后與直流電壓源連接，所述第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路的輸出端分別一一對(duì)應(yīng)連接有一板間連接端子，所述第一開(kāi)關(guān)電路控制所述第二開(kāi)關(guān)電路和第三開(kāi)關(guān)電路同步導(dǎo)通或者斷開(kāi)。
2.根據(jù)權(quán)利要求1所述的即插型接口電路，其特征在于:所述的第一開(kāi)關(guān)電路包括第一NPN型三極管(Q1)，所述第一 NPN型三極管(Ql)的基極與調(diào)試板的調(diào)試信號(hào)輸出端連接，所述第一 NPN型三極管(Ql)的集電極為控制信號(hào)輸出端，與所述直流電壓源連接，所述第一 NPN型三極管(Ql)的發(fā)射極連接地端。
3.根據(jù)權(quán)利要求2所述的即插型接口電路，其特征在于:所述的第二開(kāi)關(guān)電路包括第二NPN型三極管(Q2)，所述第二 NPN型三極管(Q2)的基極與所述第一 NPN型三極管(Ql)的集電極連接，所述第二 NPN型三極管(Q2)的集電極與一板間連接端子連接，所述第二 NPN型三極管(Q2)的發(fā)射極連接地端，和/或， 所述的第三開(kāi)關(guān)電路包括第三NPN型三極管(Q3)，所述第三NPN型三極管(Q3)的基極與所述第一 NPN型三極管(Ql)的集電極連接，所述第三NPN型三極管(Q3 )的集電極與另外一板間連接端子連接，所述第三NPN型三極管(Q3)的發(fā)射極連接地端。
4.根據(jù)權(quán)利要求2所述的即插型接口電路，其特征在于:所述的第二開(kāi)關(guān)電路包括第二 NMOS管(T2)，所述第二 NMOS管(T2)的柵極與所述第一 NPN型三極管(Ql)的集電極連接，所述第二 NMOS管(T2)的漏極與一板間連接端子連接，所述第二 NMOS管(T2)的源極連接地端，和/或， 所述的第三開(kāi)關(guān)電路包括第三NMOS管(T3)，所述第三NMOS管(T3)的柵極與所述第一NPN型三極管(Ql)的集電極連接，所述第三NMOS管(T3)的漏極與另外一板間連接端子連接，所述第三NMOS管(T3)的源極連接地端。
5.根據(jù)權(quán)利要求1所述的即插型接口電路，其特征在于:所述的第一開(kāi)關(guān)電路包括第一NMOS管(Tl)，所述第一 NMOS管(Tl)的柵極與調(diào)試板的調(diào)試信號(hào)輸出端連接，所述第一NMOS管(Tl)的漏極為控制信號(hào)輸出端，與所述直流電壓源連接，所述第一 NMOS管(Tl)的源極連接地端。
6.根據(jù)權(quán)利要求5所述的即插型接口電路，其特征在于:所述的第二開(kāi)關(guān)電路包括第二NPN型三極管(Q2)，所述第二 NPN型三極管(Q2)的基極與所述第一 NMOS管(Tl)的漏極連接，所述第二 NPN型三極管(Q2)的集電極與一板間連接端子連接，所述第二 NPN型三極管(Q2)的發(fā)射極連接地端，和/或， 所述的第三開(kāi)關(guān)電路包括第三NPN型三極管(Q3 )，所述第三NPN型三極管(Q3 )的基極與所述第一 NMOS管(Tl)的漏極連接，所述第三NPN型三極管(Q3)的集電極與另外一板間連接端子連接，所述第三NPN型三極管(Q3)的發(fā)射極連接地端。
7.根據(jù)權(quán)利要求5所述的即插型接口電路，其特征在于:所述的第二開(kāi)關(guān)電路包括第二 NMOS管(T2)，所述第二 NMOS管(T2)的柵極與所述第一 NMOS管(Tl)的漏極連接，所述第二 NMOS管(T2)的漏極與一板間連接端子連接，所述第二 NMOS管(T2)的源極連接地端，和/或， 所述的第三開(kāi)關(guān)電路包括第三NMOS管(T3)，所述第三NMOS管(T3)的柵極與所述第一NMOS管(Tl)的漏極連接，所述第三NMOS管(T3)的漏極與另外一板間連接端子連接，所述第三NMOS管(T3)的源極連接地端。
8.根據(jù)權(quán)利要求1-7任一項(xiàng)所述的即插型接口電路，其特征在于:所述的第一開(kāi)關(guān)電路的控制信號(hào)輸出端與直流電壓源之間串聯(lián)有一限流電阻。
9.一種調(diào)試板連接裝置，包括即插型接口電路，以及與所述即插型接口電路輸出端——對(duì)應(yīng)連接的板間連接端子，其特征在于，所述即插型接口電路為如權(quán)利要求1-8任一項(xiàng)所述的即插型接口電路。
【文檔編號(hào)】H03K19/0185GK203933598SQ201420350353
【公開(kāi)日】2014年11月5日 申請(qǐng)日期:2014年6月27日 優(yōu)先權(quán)日:2014年6月27日
【發(fā)明者】徐照明 申請(qǐng)人:青島歌爾聲學(xué)科技有限公司