本發(fā)明涉及數(shù)據(jù)采集領(lǐng)域，具體地，涉及一種用于數(shù)據(jù)采集卡的基線自動(dòng)校正方法。

背景技術(shù)：

1、在數(shù)據(jù)采集過(guò)程中，數(shù)據(jù)采集卡上的信號(hào)調(diào)理電路通常必不可少，信號(hào)調(diào)理通道如圖1所示，為使模擬信號(hào)能最佳匹配于ad轉(zhuǎn)換器的輸入范圍，信號(hào)調(diào)理電路通常要對(duì)傳感器輸出的原始信號(hào)進(jìn)行幅度上的放大或縮小、基線抬高或降低，無(wú)外部信號(hào)輸入時(shí)，通道輸出電壓的理論值為零，但因通道各級(jí)電路采用直流耦合實(shí)現(xiàn)級(jí)聯(lián)，致使前級(jí)電路產(chǎn)生的直流偏置以及增益電路放大倍數(shù)不準(zhǔn)確帶來(lái)的誤差會(huì)被逐級(jí)放大，最終導(dǎo)致通道輸出電壓的不準(zhǔn)確。

2、基線的偏置校正主要是通過(guò)控制偏置調(diào)節(jié)電路的偏置電壓輸出抵消直流偏置，對(duì)偏置調(diào)節(jié)電路的控制是基線偏置校正的關(guān)鍵。偏置調(diào)節(jié)電路通過(guò)控制dac的輸出實(shí)現(xiàn)對(duì)偏置電壓的調(diào)節(jié)，dac的調(diào)節(jié)是線性的，通過(guò)fpga向dac中寫入控制字，dac可將數(shù)字量轉(zhuǎn)換為模擬量，進(jìn)行模擬信號(hào)的輸出。通過(guò)dac在信號(hào)上加減一個(gè)小的偏置電壓，通過(guò)調(diào)整此偏置電壓來(lái)改變信號(hào)在后續(xù)用于信號(hào)采集的adc上的輸入電壓，從而實(shí)現(xiàn)基線的調(diào)節(jié)。

3、校正的主要作用是檢測(cè)出測(cè)量值與理想值之間的誤差，并通過(guò)調(diào)整模擬通道相關(guān)參數(shù)來(lái)減小誤差，在絕大多數(shù)電路設(shè)計(jì)中，采用固定直流偏置即可滿足設(shè)計(jì)需求。根據(jù)對(duì)被測(cè)信號(hào)的具體大小和ad轉(zhuǎn)換器的輸入范圍，計(jì)算需要的直流偏置，然后使用一個(gè)標(biāo)準(zhǔn)參考電壓和信號(hào)運(yùn)算電路為被測(cè)信號(hào)增加或減去一個(gè)固定的直流電壓量。但是在個(gè)別應(yīng)用場(chǎng)合，固定的直流偏置無(wú)法獲得理想的效果。比如被測(cè)信號(hào)動(dòng)態(tài)范圍比較大，自身基線不夠穩(wěn)定等。

4、傳統(tǒng)的手動(dòng)校正是通過(guò)肉眼觀測(cè)無(wú)信號(hào)輸入時(shí)基線的位置，這種人為觀測(cè)的方式需要頻繁的切換通道、輸入阻抗、以及相應(yīng)的偏置控制字。不但耗時(shí)長(zhǎng)、效率低，而且也難以保證校正精度。因此研究出快速，準(zhǔn)確，方便的自動(dòng)校正方法是極具意義的。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的是提供一種自動(dòng)基線校正方法，該方法通過(guò)fpga控制dac輸出偏置電壓與adc的采樣，根據(jù)基線實(shí)際值與目標(biāo)值間的誤差對(duì)dac配置值進(jìn)行反饋調(diào)節(jié)，實(shí)現(xiàn)數(shù)據(jù)采集卡基線的自動(dòng)校正，并根據(jù)二分搜索方法，實(shí)現(xiàn)對(duì)于dac最佳配置值的快速搜索，提高了自動(dòng)校正速度。

2、本發(fā)明的目的可通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)：

3、s1：設(shè)定好基線目標(biāo)值，誤差允許范圍，adc每次校正采樣點(diǎn)的個(gè)數(shù)以及dac控制字左邊界與右邊界，并對(duì)adc進(jìn)行初始化配置；

4、s2：fpga通過(guò)dac控制字左邊界與右邊界，計(jì)算控制字初值，通過(guò)fpga對(duì)dac進(jìn)行初值配置，之后adc進(jìn)行相應(yīng)采樣個(gè)數(shù)的采樣；

5、s3：adc采樣后，可以將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)發(fā)送至fpga端，fpga接收數(shù)據(jù)后，對(duì)若干個(gè)采樣點(diǎn)的數(shù)值求取平均值；

6、s4:將平均值與基線目標(biāo)值進(jìn)行比較，若平均值與基線目標(biāo)值間誤差在允許范圍之內(nèi)，則保留當(dāng)前配置值，校正結(jié)束；

7、s5：若誤差不在允許范圍之內(nèi)，且基線實(shí)際值大于基線目標(biāo)值則將作為新的左邊界，并重新進(jìn)行的計(jì)算，若基線實(shí)際值小于基線目標(biāo)值則將作為新的右邊界，并重新進(jìn)行的計(jì)算，并進(jìn)行重新配置；

8、s6：fpga重新配置dac后，adc再次進(jìn)行相應(yīng)采樣個(gè)數(shù)的采樣，發(fā)送至fpga端，并返回s3步驟，進(jìn)行誤差判斷，若誤差處在誤差允許范圍內(nèi)則保留當(dāng)前配置值，否則繼續(xù)更新dac配置值進(jìn)行重新配置，直至基線實(shí)際值與目標(biāo)值之間誤差處在允許范圍之內(nèi)，保留當(dāng)前配置值。

技術(shù)特征：

1.一種自動(dòng)基線校正方法，其特征在于，所述自動(dòng)基線校正方法包括：

技術(shù)總結(jié)
本申請(qǐng)公開(kāi)了一種用于數(shù)據(jù)采集卡的基線自動(dòng)校正方法，該方法首先對(duì)基線目標(biāo)值，誤差允許范圍，采樣點(diǎn)個(gè)數(shù)，DAC(Digital?to?Analog?Converter，模數(shù)轉(zhuǎn)換器)控制字邊界進(jìn)行設(shè)置，并通過(guò)DAC控制字邊界信息，計(jì)算控制字初值，之后通過(guò)FPGA(Field?Programmable?Gate?Array，現(xiàn)場(chǎng)可編程門陣列)根據(jù)DAC控制字初值對(duì)DAC進(jìn)行配置，配置完成后ADC(?Analog?to?DigitalConverter，數(shù)模轉(zhuǎn)換器)進(jìn)行相應(yīng)采樣點(diǎn)個(gè)數(shù)的采樣并通過(guò)FPGA將數(shù)據(jù)接收處理后計(jì)算多個(gè)采樣點(diǎn)間的平均值，并將所得平均值與基線目標(biāo)值進(jìn)行比較，若誤差處于允許范圍內(nèi)，則保存此時(shí)配置值，若不在范圍內(nèi)，則基于二分法的思想進(jìn)行控制字邊界值的更新并重新進(jìn)行的計(jì)算，F(xiàn)PGA更新值后，重新對(duì)DAC進(jìn)行配置，并繼續(xù)進(jìn)行ADC的采樣與誤差的判別，直至基線實(shí)際值與目標(biāo)值間的誤差滿足要求，保存此時(shí)DAC控制字。再通過(guò)數(shù)據(jù)采集卡上的FPGA控制DAC輸出偏置電壓與ADC數(shù)據(jù)采樣，根據(jù)每次校正中基線的實(shí)際值與目標(biāo)值之間的誤差對(duì)DAC進(jìn)行反饋調(diào)節(jié)，實(shí)現(xiàn)了對(duì)于采集卡基線的自動(dòng)校正，并基于二分法的思想對(duì)DAC最佳控制字進(jìn)行快速搜索，在保證準(zhǔn)確性的情況下，減少了校正循環(huán)次數(shù)并提高了校正速度。

技術(shù)研發(fā)人員：丁寶鋼,郭旭,李帥,王文俊,薛晨陽(yáng),陳旭,宋冰
受保護(hù)的技術(shù)使用者：上海鈾青智能科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21