本公開(kāi)實(shí)施例涉及芯片領(lǐng)域，特別涉及一種信號(hào)傳輸電路及芯片。

背景技術(shù)：

1、隨著電子技術(shù)的不斷發(fā)展，集成電路內(nèi)部的電路也越來(lái)越復(fù)雜。

2、由于相同芯片的不同corner（工藝角），導(dǎo)致時(shí)鐘源在不同芯片下時(shí)延不同，導(dǎo)致輸出時(shí)序不同。

技術(shù)實(shí)現(xiàn)思路

1、本公開(kāi)提供一種信號(hào)傳輸電路及芯片，至少可以降低第二時(shí)鐘信號(hào)與第二數(shù)據(jù)信號(hào)之間的時(shí)鐘偏斜。

2、本公開(kāi)一方面提供一種信號(hào)傳輸電路，包括：信號(hào)生成模塊，所述信號(hào)生成模塊生成第一時(shí)鐘信號(hào)和第一復(fù)位信號(hào)；傳輸模塊，所述傳輸模塊接收所述第一時(shí)鐘信號(hào)及所述第一復(fù)位信號(hào)，并對(duì)所述第一復(fù)位信號(hào)進(jìn)行延時(shí)以生成第二復(fù)位信號(hào)；數(shù)據(jù)生成模塊，所述數(shù)據(jù)生成模塊接收所述傳輸模塊傳輸?shù)乃龅谝粫r(shí)鐘信號(hào)以及所述第二復(fù)位信號(hào)，并在所述第二復(fù)位信號(hào)解復(fù)位時(shí)調(diào)整所述第一時(shí)鐘信號(hào)的頻率，并以調(diào)整后的所述第一時(shí)鐘信號(hào)為基礎(chǔ)生成第一數(shù)據(jù)信號(hào)；輸入輸出模塊，所述輸入輸出模塊接收所述第一數(shù)據(jù)信號(hào)，并對(duì)所述第一數(shù)據(jù)信號(hào)進(jìn)行延時(shí)生成第二數(shù)據(jù)信號(hào)，接收所述第二復(fù)位信號(hào)以及所述第一時(shí)鐘信號(hào)，對(duì)所述第二復(fù)位進(jìn)行延時(shí)以生成第三復(fù)位信號(hào)，并在所述第三復(fù)位信號(hào)解復(fù)位時(shí)調(diào)整所述第一時(shí)鐘信號(hào)的頻率，并以調(diào)整后的所述第一時(shí)鐘信號(hào)為基礎(chǔ)生成第二時(shí)鐘信號(hào)，所述第二時(shí)鐘信號(hào)與所述第二數(shù)據(jù)信號(hào)同頻同相，所述第一時(shí)鐘信號(hào)的頻率大于所述第二時(shí)鐘信號(hào)的頻率，所述第三復(fù)位信號(hào)相較于所述第二復(fù)位信號(hào)的延時(shí)周期與所述第二數(shù)據(jù)信號(hào)的相較于所述第一數(shù)據(jù)信號(hào)的延時(shí)周期相等。

3、所述數(shù)據(jù)生成模塊包括：第一分頻模塊，所述第一分頻模塊接收所述第二復(fù)位信號(hào)及所述第一時(shí)鐘信號(hào)，生成分頻信號(hào)；數(shù)據(jù)轉(zhuǎn)換模塊，所述數(shù)據(jù)轉(zhuǎn)換模塊接收所述分頻信號(hào)，生成與所述第二數(shù)據(jù)信號(hào)頻率相同的第三數(shù)據(jù)信號(hào)。

4、所述數(shù)據(jù)生成模塊還包括：第一延時(shí)模塊，所述第一延時(shí)模塊與所述數(shù)據(jù)轉(zhuǎn)換模塊連接，接收所述第三數(shù)據(jù)信號(hào)，并對(duì)所述第三數(shù)據(jù)信號(hào)進(jìn)行延時(shí)，以生成所述第一數(shù)據(jù)信號(hào)。

5、第一延時(shí)模塊，所述第一延時(shí)模塊與所述數(shù)據(jù)轉(zhuǎn)換模塊連接，接收所述第三數(shù)據(jù)信號(hào)，并對(duì)所述第三數(shù)據(jù)信號(hào)進(jìn)行延時(shí)，以生成所述第一數(shù)據(jù)信號(hào)。

6、所述輸入輸出模塊包括：第二延時(shí)模塊，所述第二延時(shí)模塊接收所述第一數(shù)據(jù)信號(hào)，并對(duì)所述第一數(shù)據(jù)信號(hào)進(jìn)行延時(shí)，以生成所述第二數(shù)據(jù)信號(hào)；第三延時(shí)模塊，所述第三延時(shí)模塊接收所述第二復(fù)位信號(hào)，并對(duì)所述第二復(fù)位信號(hào)進(jìn)行延時(shí)，以生成第三復(fù)位信號(hào)。

7、所述第三延時(shí)模塊的延時(shí)周期等于所述第二延時(shí)模塊的延時(shí)周期與所述第一延時(shí)模塊的延時(shí)周期之和。

8、所述輸入輸出模塊還包括：第二分頻模塊，所述第二分頻模塊接收所述第三復(fù)位信號(hào)，對(duì)所述第一時(shí)鐘信號(hào)進(jìn)行分頻，以生成所述第二時(shí)鐘信號(hào)。

9、所述輸入輸出模塊還包括：移相模塊，所述移相模塊接收所述第二時(shí)鐘信號(hào)，并對(duì)所述第二時(shí)鐘信號(hào)延時(shí)至少一個(gè)相位。

10、所述移相模塊位于所述輸入輸出模塊的尾聯(lián)。

11、本公開(kāi)另一方面還提供一種芯片，包括如上述信號(hào)傳輸電路。

12、本公開(kāi)提供的技術(shù)方案至少具有以下優(yōu)點(diǎn)：

13、一方面，通過(guò)信號(hào)生成模塊生成第一時(shí)鐘信號(hào)和第一復(fù)位信號(hào)，傳輸模塊用于與數(shù)據(jù)生成模塊以及輸入輸出模塊建立傳輸通道，以將第一時(shí)鐘信號(hào)傳輸至數(shù)據(jù)生成模塊及輸入輸出模塊中，同時(shí)，傳輸模塊還接收第一復(fù)位信號(hào)延時(shí)并生成第二復(fù)位信號(hào)，以確保第二復(fù)位信號(hào)傳輸?shù)臏?zhǔn)確性，數(shù)據(jù)生成模塊用于接收第一時(shí)鐘信號(hào)和第二復(fù)位信號(hào)，并在第二復(fù)位信號(hào)解復(fù)位時(shí)調(diào)整第一時(shí)鐘信號(hào)的頻率，并以調(diào)整后的第一時(shí)鐘信號(hào)為基礎(chǔ)生成第一數(shù)據(jù)信號(hào)，第一數(shù)據(jù)信號(hào)作為后續(xù)生成第二數(shù)據(jù)信號(hào)的基礎(chǔ)，此時(shí)，第一數(shù)據(jù)信號(hào)已經(jīng)轉(zhuǎn)換為所需頻率的數(shù)據(jù)信號(hào)，通過(guò)輸入輸出模塊在第三復(fù)位信號(hào)解復(fù)位時(shí)調(diào)整第一時(shí)鐘信號(hào)的頻率，并以調(diào)整后的第一時(shí)鐘信號(hào)為基礎(chǔ)生成第二時(shí)鐘信號(hào)，此時(shí)生成的第二時(shí)鐘信號(hào)也轉(zhuǎn)換為了所需頻率，通過(guò)以頻率更大的第一時(shí)鐘信號(hào)為基礎(chǔ)，生成頻率小的第二數(shù)據(jù)信號(hào)和第二時(shí)鐘信號(hào)可以提高時(shí)鐘沿對(duì)齊的精度。

14、另一方面，第二數(shù)據(jù)信號(hào)以第一數(shù)據(jù)信號(hào)為基礎(chǔ)，第一數(shù)據(jù)信號(hào)是以第一時(shí)鐘信號(hào)和第二復(fù)位信號(hào)為基礎(chǔ)，第二時(shí)鐘信號(hào)同樣是以第二復(fù)位信號(hào)以及第一時(shí)鐘信號(hào)為基礎(chǔ)，使得生成的第二時(shí)鐘信號(hào)和第二數(shù)據(jù)信號(hào)是以相同的信號(hào)為基礎(chǔ)生成的，且第三復(fù)位信號(hào)相較于第二復(fù)位信號(hào)的延時(shí)周期與第二數(shù)據(jù)信號(hào)相較于第一數(shù)據(jù)信號(hào)的延時(shí)周期相等，以使生成的第二數(shù)據(jù)信號(hào)和第二時(shí)鐘信號(hào)同頻同相，從而可以降低第二時(shí)鐘信號(hào)與第二數(shù)據(jù)信號(hào)之間的時(shí)鐘偏斜。

技術(shù)特征：

1.一種信號(hào)傳輸電路，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的信號(hào)傳輸電路，其特征在于，所述數(shù)據(jù)生成模塊包括：

3.根據(jù)權(quán)利要求2所述的信號(hào)傳輸電路，其特征在于，所述數(shù)據(jù)生成模塊還包括：

4.根據(jù)權(quán)利要求3所述的信號(hào)傳輸電路，其特征在于，所述第一延時(shí)模塊位于所述數(shù)據(jù)生成模塊的尾聯(lián)。

5.根據(jù)權(quán)利要求3所述的信號(hào)傳輸電路，其特征在于，所述輸入輸出模塊包括：

6.根據(jù)權(quán)利要求5所述的信號(hào)傳輸電路，其特征在于，所述第三延時(shí)模塊的延時(shí)周期等于所述第二延時(shí)模塊的延時(shí)周期與所述第一延時(shí)模塊的延時(shí)周期之和。

7.根據(jù)權(quán)利要求6所述的信號(hào)傳輸電路，其特征在于，所述輸入輸出模塊還包括：

8.根據(jù)權(quán)利要求1所述的信號(hào)傳輸電路，其特征在于，所述輸入輸出模塊還包括：移相模塊，所述移相模塊接收所述第二時(shí)鐘信號(hào)，并對(duì)所述第二時(shí)鐘信號(hào)延時(shí)至少一個(gè)相位。

9.根據(jù)權(quán)利要求8所述的信號(hào)傳輸電路，其特征在于，所述移相模塊位于所述輸入輸出模塊的尾聯(lián)。

10.一種芯片，其特征在于，包括如上述權(quán)利要求1~9中任一項(xiàng)所述的信號(hào)傳輸電路。

技術(shù)總結(jié)
本公開(kāi)實(shí)施例涉及芯片領(lǐng)域，提供一種信號(hào)傳輸電路及芯片，其中，信號(hào)傳輸電路包括：信號(hào)生成模塊生成第一時(shí)鐘信號(hào)和第一復(fù)位信號(hào)；傳輸模塊接收第一時(shí)鐘信號(hào)及第一復(fù)位信號(hào)，生成第二復(fù)位信號(hào)；數(shù)據(jù)生成模塊接收傳輸模塊傳輸?shù)牡谝粫r(shí)鐘信號(hào)以及第二復(fù)位信號(hào)，生成第一數(shù)據(jù)信號(hào)；輸入輸出模塊接收第一數(shù)據(jù)信號(hào)，生成第二數(shù)據(jù)信號(hào)，接收第二復(fù)位信號(hào)以及第一時(shí)鐘信號(hào)，生成第三復(fù)位信號(hào)，并生成第二時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)與第二數(shù)據(jù)信號(hào)同頻同相，第一時(shí)鐘信號(hào)的頻率大于第二時(shí)鐘信號(hào)的頻率，第三復(fù)位信號(hào)相較于第二復(fù)位信號(hào)的延時(shí)周期與第二數(shù)據(jù)信號(hào)相較于第一數(shù)據(jù)信號(hào)的延時(shí)周期相等?？梢越档偷诙r(shí)鐘信號(hào)與第二數(shù)據(jù)信號(hào)之間的時(shí)鐘偏斜。

技術(shù)研發(fā)人員：請(qǐng)求不公布姓名
受保護(hù)的技術(shù)使用者：南京云程半導(dǎo)體有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21