一種用于fpga芯片的高精度同步模塊的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于FPGA芯片領(lǐng)域，特別是一種用于FPGA芯片的高精度同步模塊。
【背景技術(shù)】
[0002]FPGA(Field — Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在 PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。
[0003]FPGA應(yīng)用中，常常需要產(chǎn)生一些源同步接口信號傳輸給外設(shè)芯片，這對FPGA內(nèi)部產(chǎn)生時鐘或數(shù)據(jù)的邏輯和時序都有較嚴格的要求。而對于一些FPGA采集信號的應(yīng)用中，常常也有時鐘和數(shù)據(jù)均來自外設(shè)芯片的情況，此時對數(shù)據(jù)和時鐘的采集也同樣需要關(guān)注FPGA內(nèi)部的邏輯和時序。當(dāng)然，無論何種情況，目的只有一個，保證信號穩(wěn)定可靠的被傳送或接收。
[0004]目前FPGA芯片基本沒有高精度的同步能力。

【發(fā)明內(nèi)容】

[0005]本發(fā)明目的是解決上述問題，提供一種通過兩次校對對比控制的方式保持信號同步的用于FPGA芯片的高精度同步模塊。
[0006]本發(fā)明的用于FPGA芯片的高精度同步模塊，包括鑒相控制模塊一、鑒相控制模塊二、信號提取模塊一、信號提取模塊二，反向模塊一和反向模塊二組成；鑒相控制模塊一與鑒相控制模塊二，劍向控制模塊二與信號提取模塊一相連，信號提取模塊一與信號提取模塊二相連，信號提取模塊一同時與反向模塊一相連，信號提取模塊二同時與反向模塊二相連，反向模塊一同時與鑒相控制模塊一相連，反相模塊二同時與鑒相控制模塊一相連。
[0007]優(yōu)選地，所述鑒相控制模塊一和鑒相控制模塊二都是由一個信號仿真波形電路、一個相差控制電路和導(dǎo)線組成。
[0008]優(yōu)選地，所述信號提取模塊一和信號提取模塊二都是由一個濾波器、一個振蕩器和一個分頻器組成。
[0009]優(yōu)選地，所述濾波器為環(huán)路濾波器。
[0010]優(yōu)選地，所述振蕩器為壓控振蕩器。
[0011]本發(fā)明的有益效果:通過兩次校對對比控制使得信號輸入和輸出時鐘保持同步狀
??τ O
【附圖說明】
[0012]圖1為本發(fā)明的邏輯結(jié)構(gòu)圖。
【具體實施方式】
[0013]下面結(jié)合附圖和具體的實施例對本發(fā)明作進一步的闡述。
[0014]如圖1所示，本發(fā)明的用于FPGA芯片的高精度同步模塊，包括鑒相控制模塊一、鑒相控制模塊二、信號提取模塊一、信號提取模塊二，反向模塊一和反向模塊二組成；鑒相控制模塊一與鑒相控制模塊二，劍向控制模塊二與信號提取模塊一相連，信號提取模塊一與信號提取模塊二相連，信號提取模塊一同時與反向模塊一相連，信號提取模塊二同時與反向模塊二相連，反向模塊一同時與鑒相控制模塊一相連，反相模塊二同時與鑒相控制模塊一相連。所述鑒相控制模塊一和鑒相控制模塊二都是由一個信號仿真波形電路、一個相差控制電路和導(dǎo)線組成。所述信號提取模塊一和信號提取模塊二都是由一個濾波器、一個振蕩器和一個分頻器組成。所述濾波器為環(huán)路濾波器。所述振蕩器為壓控振蕩器。
[0015]信號輸入到鑒相控制模塊一，然后直透通過，然后直透通過鑒相控制模塊二，通過信號提取模塊一時，信號提取模塊通過分頻器分出一路信號，然后分出的信號通過反相模塊一進行反向，然后傳輸?shù)借b相控制模塊二，在鑒相控制模塊二中和正向信號進行對比，如果結(jié)果不為0，就通過鑒相控制模塊二進行信號控制達到同步要求；信號通過信號提取模塊二時，分出一路信號，然后分出的信號通過反相模塊二反向，最后傳輸?shù)借b相控制模塊一種，在鑒相控制模塊一中和正向信號進行對比，如果結(jié)果不為0，就通過鑒相控制模塊一進行信號控制達到同步要求。
[0016]本領(lǐng)域的普通技術(shù)人員將會意識到，這里所述的實施例是為了幫助讀者理解本發(fā)明的原理，應(yīng)被理解為本發(fā)明的保護范圍并不局限于這樣的特別陳述和實施例。本領(lǐng)域的普通技術(shù)人員可以根據(jù)本發(fā)明公開的這些技術(shù)啟示做出各種不脫離本發(fā)明實質(zhì)的其它各種具體變形和組合，這些變形和組合仍然在本發(fā)明的保護范圍內(nèi)。
【主權(quán)項】
1.一種用于FPGA芯片的高精度同步模塊，其特征在于:包括鑒相控制模塊一、鑒相控制模塊二、信號提取模塊一、信號提取模塊二，反向模塊一和反向模塊二組成；鑒相控制模塊一與鑒相控制模塊二，劍向控制模塊二與信號提取模塊一相連，信號提取模塊一與信號提取模塊二相連，信號提取模塊一同時與反向模塊一相連，信號提取模塊二同時與反向模塊二相連，反向模塊一同時與鑒相控制模塊一相連，反相模塊二同時與鑒相控制模塊一相連。2.如權(quán)利要求1所述的用于FPGA芯片的高精度同步模塊，其特征在于:所述鑒相控制模塊一和鑒相控制模塊二都是由一個信號仿真波形電路、一個相差控制電路和導(dǎo)線組成。3.如權(quán)利要求2所述的用于FPGA芯片的高精度同步模塊，其特征在于:所述信號提取模塊一和信號提取模塊二都是由一個濾波器、一個振蕩器和一個分頻器組成。4.如權(quán)利要求3所述的用于FPGA芯片的高精度同步模塊，其特征在于:所述濾波器為環(huán)路濾波器。5.如權(quán)利要求4所述的用于FPGA芯片的高精度同步模塊，其特征在于:所述振蕩器為壓控振蕩器。
【專利摘要】本發(fā)明公開了一種用于FPGA芯片的高精度同步模塊，包括鑒相控制模塊一、鑒相控制模塊二、信號提取模塊一、信號提取模塊二，反向模塊一和反向模塊二組成；鑒相控制模塊一與鑒相控制模塊二，劍向控制模塊二與信號提取模塊一相連，信號提取模塊一與信號提取模塊二相連，信號提取模塊一同時與反向模塊一相連，信號提取模塊二同時與反向模塊二相連，反向模塊一同時與鑒相控制模塊一相連，反相模塊二同時與鑒相控制模塊一相連。本發(fā)明的有益效果：通過兩次校對對比控制使得信號輸入和輸出時鐘保持同步狀態(tài)。
【IPC分類】H03L7/18
【公開號】CN105207673
【申請?zhí)枴緾N201510701524
【發(fā)明人】尹蒞文, 吳燕, 張云金, 張多
【申請人】成都辰來科技有限公司
【公開日】2015年12月30日
【申請日】2015年10月26日