具有參考電壓的偽差分輸入電路系統(tǒng)的制作方法
【專利摘要】描述了使用單端通信鏈路來促成數(shù)據(jù)通信的系統(tǒng)、方法和裝置。用于數(shù)據(jù)通信的方法包括將單端輸入信號的直流分量與交流分量解耦，用預(yù)定偏置電壓來將該交流分量偏置以獲得重對齊信號，以及通過比較該重對齊信號和該預(yù)定偏置電壓來提供表示輸入信號的數(shù)字輸出?？梢允褂脺蟊容^來比較該重對齊信號與該預(yù)定偏置電壓以提供輸出信號，該輸出信號在與邏輯電路相兼容的邏輯狀態(tài)之間切換。
【專利說明】具有參考電壓的偽差分輸入電路系統(tǒng)
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2013年11月5日向美國專利商標局提交的美國非臨時專利申請N0.14/072，431的優(yōu)先權(quán)和權(quán)益，其全部內(nèi)容通過援引納入于此。
【背景技術(shù)】
[0003]領(lǐng)域
[0004]本公開一般涉及高速數(shù)據(jù)通信接口，尤其涉及單端高速數(shù)據(jù)通信鏈路。
[0005]背景
[0006]移動設(shè)備(諸如蜂窩電話)的制造商可以在一個或多個集成電路(IC)設(shè)備和/或一個或多個電路板中部署各種電子組件。這些電子組件可包括處理設(shè)備、存儲設(shè)備、通信收發(fā)機、顯示器驅(qū)動器以及類似組件。在一個示例中，可以在印刷電路板(PCB)上提供處理設(shè)備，并且該處理設(shè)備可以與在同一 PCB上和/或在不同PCB上的一個或多個存儲器設(shè)備通信。處理器可以使用支持數(shù)據(jù)和控制信號的單向和雙向通道的高速通信鏈路與存儲器設(shè)備通信。
[0007]在多線接口中，通信鏈路的最大速度和接收機捕獲數(shù)據(jù)的能力可能受限于與在通信鏈路上傳送的信號的轉(zhuǎn)變有關(guān)的最大時間變化。在多線接口中，不同導(dǎo)線上的轉(zhuǎn)變可展現(xiàn)信號轉(zhuǎn)變時間的不同變動，這可能導(dǎo)致接收方設(shè)備中的接收機的輸出在相對于數(shù)據(jù)或碼元邊界的不同時間改變。多線信號的大轉(zhuǎn)變時間差異可通過顯著地限制傳輸時鐘的周期來限制通信鏈路上的吞吐量。
[0008]概述
[0009]本文中所公開的各實施例提供了可以提供單端通信鏈路上的改進性能的系統(tǒng)、方法和裝置。根據(jù)本文中所公開的一個或多個方面，可以減少與在該通信鏈路上傳送的信號的轉(zhuǎn)變有關(guān)的時間變動。
[0010]在本公開的一方面，用于數(shù)據(jù)通信的方法包括將接收自單端數(shù)據(jù)鏈路的輸入信號的直流(DC)分量與該輸入信號的交流(AC)分量解耦，用預(yù)定偏置電壓來偏置該AC分量以獲得重對齊信號，以及通過比較該重對齊信號和該偏置電壓來提供表示該輸入信號的數(shù)字輸出。相應(yīng)地，將在接收機處從發(fā)射機接收到的輸入信號中的DC分量與AC分量解親可包括或使得接收機與提供該輸入信號的發(fā)射機所使用的參考電壓解耦。
[0011]在本公開的一方面，使用滯后比較來比較該重對齊信號和該偏置電壓，該滯后比較在與接收該數(shù)字輸出的邏輯電路兼容的邏輯狀態(tài)之間切換該數(shù)字輸出。在一個示例中，該數(shù)字輸出可以在與互補金屬氧化物半導(dǎo)體(CMOS)邏輯電平兼容的邏輯狀態(tài)之間切換。
[0012]在本公開的一方面，使用電容器來將該DC分量與該AC分量解親。偏置該AC分量可包括將該電容器的輸出電阻性地耦合到該偏置電壓。該電容器可具有被選擇以使得重對齊信號在轉(zhuǎn)變之間返回到該偏置電壓電平的電容在一個示例中，該偏置電壓可以是系統(tǒng)接地。在另一示例中，該偏置電壓可以是兩個電源軌之間的中心電壓。可以使用具有某值的電阻器將電容器的輸出電阻性地耦合到該偏置電壓，并且該電容器的輸出以其他方式配置成使得該重對齊信號在轉(zhuǎn)變之間返回到該偏置電壓。AC分量可以強調(diào)輸入信號中的轉(zhuǎn)變。偏置該AC分量可包括使該AC分量以與該接收電路系統(tǒng)的最優(yōu)輸入共模電平重合的電壓電平為中心。
[0013]在本公開的一方面，該輸入信號接收自傳輸線。該傳輸線可包括印刷電路板上的跡線、封裝基板、硅(或替換性材料)中介體、集成電路上的金屬化、以及導(dǎo)線中的一者或多者。
[0014]在本公開的一方面，用于數(shù)據(jù)傳輸?shù)脑O(shè)備包括:用于將接收自單端數(shù)據(jù)鏈路的輸入信號的DC分量與該輸入信號的AC分量解耦的裝置，用于用偏置電壓來偏置該AC分量以獲得重對齊信號的裝置，以及用于提供表示該輸入信號的數(shù)字輸出的裝置。用于提供數(shù)字輸出的裝置可以被配置成通過比較該重對齊信號和該偏置電壓來生成該數(shù)字輸出。
[0015]在本公開的一方面，用于數(shù)據(jù)通信的數(shù)字設(shè)備可包括:耦合到單端傳輸線的接收電路;解耦電路，其配置成將在該傳輸線上接收到的輸入信號的DC分量與該輸入信號的AC分量解耦;偏置電路，其適配成用偏置電壓來偏置該AC分量以獲得重對齊信號；以及比較邏輯，其配置成通過比較該重對齊信號和該偏置電壓來生成表示該輸入信號的數(shù)字輸出。
[0016]附圖簡述
[0017]圖1描繪了在電路之間采用高速數(shù)據(jù)鏈路的裝置。
[0018]圖2是解說其中一對IC設(shè)備使用單端通信鏈路進行通信的裝置的示圖。
[0019]圖3解說了適配成接收來自單端通信鏈路的信號的設(shè)備的某些方面。
[0020]圖4是單端接收機中的信號上升時間的簡化示例。
[0021]圖5解說了單端接收機中作用于定時的變量的組合效果。
[0022]圖6是解說眼區(qū)和數(shù)據(jù)掩模的眼圖。
[0023]圖7包括根據(jù)本文所公開的某些方面的單端接收機電路以及對應(yīng)時序圖的示圖。
[0024]圖8是用于使用無參考電壓偽差分輸入電路系統(tǒng)來接收單端信號的方法的流程圖。
[0025]圖9是解說根據(jù)本文所公開的一個或多個方面的具有采用無參考電壓偽差分輸入電路系統(tǒng)的接收機的設(shè)備的硬件實現(xiàn)的示例的示圖。
[0026]詳細描述
[0027]現(xiàn)在參照附圖描述各個方面。在以下描述中，出于解釋目的闡述了眾多具體細節(jié)以提供對一個或更多個方面的透徹理解。但是顯然的是，沒有這些具體細節(jié)也可實踐此(諸)方面。
[0028]如本申請中所使用的，術(shù)語“組件”、“模塊”、“系統(tǒng)”及類似術(shù)語旨在包括計算機相關(guān)實體，諸如但并不限于硬件、固件、硬件與軟件的組合、軟件、或執(zhí)行中的軟件。例如，組件可以是但不限于是，在處理器上運行的進程、處理器、對象、可執(zhí)行件、執(zhí)行的線程、程序和/或計算機。作為解說，在計算設(shè)備上運行的應(yīng)用和該計算設(shè)備兩者皆可以是組件。一個或多個組件可駐留在進程和/或執(zhí)行的線程內(nèi)，且組件可以本地化在一臺計算機上和/或分布在兩臺或更多臺計算機之間。此外，這些組件能從其上存儲著各種數(shù)據(jù)結(jié)構(gòu)的各種計算機可讀介質(zhì)來執(zhí)行。這些組件可藉由本地和/或遠程進程來通信，諸如根據(jù)具有一個或多個數(shù)據(jù)分組的信號來通信，這樣的數(shù)據(jù)分組諸如是來自藉由該信號與本地系統(tǒng)、分布式系統(tǒng)中另一組件交互的、和/或跨諸如因特網(wǎng)之類的網(wǎng)絡(luò)與其他系統(tǒng)交互的一個組件的數(shù)據(jù)。
[0029]此外，術(shù)語“或”旨在表示“包含性或”而非“排他性或”。即，除非另外指明或從上下文能清楚地看出，否則短語“X采用A或B”旨在表示任何自然的可兼排列。即，短語“X采用A或B”得到以下任何實例的滿足:X采用A;X采用B;或X采用A和B兩者。另外，本申請和所附權(quán)利要求書中所用的冠詞“一”和“某”一般應(yīng)當被理解成表示“一個或多個”，除非另外聲明或者可從上下文中清楚看出是指單數(shù)形式。
[0030]本發(fā)明的某些方面可適用于被部署在電子設(shè)備之間的通信鏈路，這些電子設(shè)備可包括裝置(諸如電話、移動計算設(shè)備、電器、汽車電子設(shè)備、航空電子系統(tǒng)等)的子組件。圖1描繪了可采用IC設(shè)備之間的通信鏈路的裝置100。在一個示例中，裝置100可包括無線通信設(shè)備，該無線通信設(shè)備通過RF收發(fā)機與無線電接入網(wǎng)(RAN)、核心接入網(wǎng)、因特網(wǎng)和/或另一網(wǎng)絡(luò)通信。裝置100可包括可操作地耦合到處理電路102的通信收發(fā)機106。處理電路102可包括一個或多個IC設(shè)備，諸如專用ICXASICHOS^SIC 108可包括一個或多個處理設(shè)備、邏輯電路等等。處理電路102可包括和/或耦合到處理器可讀存儲(諸如存儲器設(shè)備112)，該處理器可讀存儲可維護可由處理電路102執(zhí)行的指令和數(shù)據(jù)。處理電路102可由操作系統(tǒng)以及應(yīng)用編程接口(API)110層中的一者或多者來控制，該API 110層支持并允許執(zhí)行駐留在存儲介質(zhì)(諸如無線設(shè)備的存儲器設(shè)備112)中的軟件模塊。存儲器設(shè)備112可包括只讀存儲器(ROM)或隨機存取存儲器(RAM)、電可擦除可編程ROM(EEPROM)、閃存卡、或可以在處理系統(tǒng)和計算平臺中使用的任何存儲器設(shè)備。處理電路102可包括或能夠訪問本地數(shù)據(jù)庫114，該本地數(shù)據(jù)庫114可維護用于配置和操作該裝置100的工作參數(shù)和其它信息。本地數(shù)據(jù)庫114可使用數(shù)據(jù)庫模塊、閃存、磁介質(zhì)、EEPR0M、光學(xué)介質(zhì)、磁帶、軟盤或硬盤等中的一者或多者來實現(xiàn)。處理電路也可以可操作地耦合至外部設(shè)備，諸如天線122、顯示器124、操作者控件(諸如按鈕128和按鍵板126以及其他組件)。
[0031]圖2是解說其中一對IC設(shè)備202、204使用單端通信鏈路206進行通信的裝置200的示圖。例如，這對設(shè)備或電路202、204可以是圖1中所描繪的裝置100的組件。通信鏈路206可包括構(gòu)建自導(dǎo)線、電路板或芯片載體上的導(dǎo)電跡線、封裝基板、硅(或替換性材料)中介體、IC的金屬化層中的導(dǎo)電跡線、和/或其他電連接器和設(shè)備的η個數(shù)目個連接器206a-206n。通信鏈路206可包括單向和/或雙向連接器206a-206n。通信鏈路206可以是單端的，藉此每個信號在一個信號導(dǎo)線206a-206n上傳送。例如，處理電路202可以在導(dǎo)線206a上傳送數(shù)據(jù)信號，其中數(shù)據(jù)信號參照接地或者處理電路202處定義的其他共用參考電壓208。在該示例中，數(shù)據(jù)信號可以由存儲器電路204接收，該存儲器電路204通過比較該數(shù)據(jù)信號和接地或存儲器設(shè)備204處定義的共用參考電壓210來捕獲并解碼該數(shù)據(jù)信號中的數(shù)據(jù)。雖然處理電路202和存儲器電路204使用的共用參考208和210可以標稱地在相同電壓電平處，但是可以由于以下原因引起的偏移而發(fā)生誤差:共用參考輸入208和210之間的互連中的電流流動以及由不成比例地影響設(shè)備202和204的經(jīng)解耦噪聲或偏移而引起的變化。
[0032]圖3是解說電路204’的某些方面的示圖300，該電路204’可包括構(gòu)成圖2的存儲器電路204的部分或全部的一個或多個IC設(shè)備。在一個示例中，電路204’可包括一個或多個存儲器設(shè)備310。電路204’可適配成接收來自通信鏈路302的多個信號302a-302n。在該示例中，信號302a-302n可以在通信鏈路302的導(dǎo)線或連接器上作為單端信號傳送。示圖300解說了接收機電路系統(tǒng)的配置，但是通信鏈路302可以是雙向的并且可以由電路204’使用一個或多個線驅(qū)動器電路(未示出)來驅(qū)動，該一個或多個線驅(qū)動器電路可以在當數(shù)據(jù)正由電路204，從通信鏈路302接收時被置于高阻抗狀態(tài)。
[0033]η個接收機306a-306n中的每個接收機可以被配置成接收來自通信鏈路302的導(dǎo)線的信號302a-302n。接收機306a-306n中的每一者可以將接收到的輸入信號302a-302n的邏輯狀態(tài)確定為輸入信號302a-302n和在接收設(shè)備或電路204’處定義的參考電壓304之間的差異。在一個示例中，每個輸入信號302a-302n可以與參考電壓304比較，該參考電壓304具有接收電路所采用的兩個電壓電平之間的正中間的電壓電平。
[0034]攜帶或編碼在輸入信號302a_302n中的數(shù)據(jù)可以在通信鏈路302的信號導(dǎo)線上的轉(zhuǎn)變之間被提取和/或采樣。在一個示例中，觸發(fā)信號可以提取自通信鏈路302以指示輸入信號302a-302n預(yù)期穩(wěn)定的觸發(fā)點。該觸發(fā)信號可包括采樣時鐘、采樣邊沿、數(shù)據(jù)選通或另一控制信號。在一個示例中，接收機306a-306n可提供可以被提供給一個或多個設(shè)備(諸如存儲器設(shè)備310)的輸出信號308。在另一示例中，輸出信號308可以被提供給處理電路102(參見圖1)、收發(fā)機106和/或其他設(shè)備或電路中的一者或多者。在所描繪的示例中，輸出信號308驅(qū)動存儲器設(shè)備308的某些輸入端，并且接收機306a-306n可以配置成產(chǎn)生在存儲器設(shè)備310所使用的邏輯電平之間切換的輸出308。在一些實例中，輸出信號308可以在接收機306a-306n和目標設(shè)備308之間進一步調(diào)理。
[0035]接收設(shè)備204’處的數(shù)據(jù)捕獲可以由于以下因素而降級:信號導(dǎo)線302a_302n上的數(shù)據(jù)信號的延長的上升和下降時間、由參考電壓304與在一條或多條信號導(dǎo)線302a-302n上觀察到的電壓電平之間的不充分的電壓隔離而引起的不良輸入敏感度。接收設(shè)備204’處的數(shù)據(jù)捕獲還可以由于接收機處的參考電壓304和發(fā)射機所使用的參考電壓之間的偏移而降級。接收機參考信號304和輸入數(shù)據(jù)信號302a-302n之間存在不相關(guān)的噪聲也可以影響數(shù)據(jù)捕獲。數(shù)據(jù)信號302a-302n的切換電平與參考電壓304之間的不充分的隔離可以妨礙接收機306a-306c解析不同信號電平。
[0036]相對于電源的連通設(shè)備的配置、電路設(shè)計和用以制造設(shè)備的工藝技術(shù)的差異可以引起參考電壓之間的偏移。在一個示例中，發(fā)射機和接收機電路可以定義它們各自的相對于電源軌的參考電壓，這些參考電壓可以位于不同的電平或者可以由于裝置或設(shè)備100、200內(nèi)的功率分布中的電阻性耦合而偏移。在另一示例中，不同參考電壓可以源自電路配置的差異，由此從N型金屬氧化物半導(dǎo)體(NMOS)晶體管構(gòu)建的發(fā)射機電路向由P型金屬氧化物半導(dǎo)體(PMOS)晶體管構(gòu)建的接收機電路傳送信號，并且反之亦然。在后一示例中，發(fā)射機和接收機參考可以推導(dǎo)自受不同噪聲電平和其他波動困擾的不同軌電壓。在一些示例中，傳送和接收電路可以使用不同IC技術(shù)(S卩，不同硅摻雜、一端構(gòu)建自絕緣體上覆硅(SOI)或硅鍺等)來形成。在一些示例中，傳送和接收電路可以在基板上形成自不同的集成電路技術(shù)節(jié)點，這些不同的集成電路技術(shù)節(jié)點具有不同的物理幾何限制以及相應(yīng)的應(yīng)用電壓約束。這些約束使得所傳送的信號必須被電平移位以維持與接收電路的兼容性。
[0037]圖4是解說可用以解碼接收自信號導(dǎo)線302a_302n的輸入信號的采樣窗口416的可變性。米樣窗口 416表不可以在期間可靠地從一個或多個信號導(dǎo)線302a-302n捕獲數(shù)據(jù)的時間區(qū)間。采樣窗口 416可以指示一個或多個信號導(dǎo)線302a-302n上的輸入信號何時跨過對應(yīng)于標稱參考電壓406的閾值電壓電平。
[0038]由于工藝、電壓和溫度(PVT)對標稱參考電壓406的影響，采樣窗口416中可以觀察到可變性。相應(yīng)地，參考電壓406可在最大閾值電壓408(Vref+)和最小閾值電壓410(Vref-)之間變化。在另一示例中，采樣窗口416的可變性可源于信號導(dǎo)線302a-302n上接收到的輸入信號中和/或一個或多個接收機306-306n的輸出308中的轉(zhuǎn)變412和414的上升時間和下降時間之間的差異。信號上升時間和檢測電路的可變性可至少部分歸因于制造工藝容限、電壓和電流源的變化和穩(wěn)定性、以及操作溫度。在一些實例中，輸入信號302a-302n中的一者的采樣窗口 416的可變性可以受到其他輸入信號302a-302n的定時的影響。通常，多個參數(shù)影響采樣窗口 416，從而導(dǎo)致使得有效采樣窗口 416變窄的可變時間容限418和420。
[0039]采樣窗口416可以被視為信號穩(wěn)定且數(shù)據(jù)能夠被可靠地采樣的時間段。采樣窗口416計及由信號上升和下降時間、閾值電壓電平的變化(即，Vref+和Vref-之間)、和發(fā)射機與接收機操作電壓和條件之間的差異引起的不確定性。在一些實例中，采樣在多個信號302a-302η共用的采樣窗口416內(nèi)執(zhí)行。例如，在存儲器系統(tǒng)中，地址信號和/或數(shù)據(jù)信號的每條線通常在共用采樣窗口 416內(nèi)被采樣。
[0040]電壓參考406上的噪聲和偏移(包括發(fā)射機和接收機參考電壓電平之間的不相關(guān)的差異)可要求調(diào)諧參考電壓406、其容限408、410和/或接收機306a-306n的操作以減少采樣窗口 416的收窄并且使得切換速度最大化。米樣窗口 416的大小的可變性和抖動可以部分地由攜帶輸入信號302a-302n的導(dǎo)線的電氣特征引起。
[0041 ]圖5是解說一個或多個接收機306a_306n上的電路變量和操作容限的組合效應(yīng)的時序圖500?？?16可以被用來定義切換不確定性的區(qū)域。框516在上邊沿以閾值(Vsens+) 512為界，其表示為保證接收機306a-306n檢測到第一狀態(tài)502所要求的信號的最小電壓。Vsens+閾值電壓512包括最大參考電壓508(即，在標稱參考電壓506之上的可變性)和為確保接收機306a-306n進行檢測所要求的電壓?？?16在下邊沿以閾值(Vsens-)514為界，其表示保證一個或多個接收機306a-306n檢測到第二狀態(tài)504所要求的信號的最小電壓。Vsens-閾值電壓514包括最小參考電壓510(即，在標稱參考電壓506之下的可變性)和為確保接收機306a-306η進行檢測所要求的電壓。
[0042]框516的垂直邊沿522、524標記了信號的最小和最大轉(zhuǎn)變時間。在示例時序圖500中，下降和上升沿經(jīng)受相同的可變性，其中最快轉(zhuǎn)變518a和520a在對應(yīng)于框516的最左邊垂直邊沿522的時間(分別)達到它們各自的最壞情形感測電壓514和512，并且最慢邊沿518b和520b在對應(yīng)于框516的最右邊垂直邊沿524的時間達到它們各自最壞情形感測電壓514和512。在一些實例中，可期望上升沿和下降沿以不同速率轉(zhuǎn)變。
[0043]數(shù)據(jù)捕獲能力可以因不良輸入敏感度而降級，這可以在接收機要求參考電壓和數(shù)據(jù)電平之間相對較大的電壓隔離以解析不同信號電平時發(fā)生。數(shù)據(jù)捕獲也可以因參考電壓中的偏移和噪聲而降級，其中該噪聲或偏移可以在一個或多個參考電壓和數(shù)據(jù)信號之間不相關(guān)。
[0044]圖6是可以被生成為具有對應(yīng)的可變上升和下降時間的瞬態(tài)信號波形的多個循環(huán)的覆蓋的眼圖600。信令狀態(tài)信息可在由“眼圖開口”內(nèi)的有效數(shù)據(jù)掩模602或604所定義的區(qū)域中可靠地確定，該“眼圖開口”表示其中碼元穩(wěn)定且能被可靠地接收和解碼的時間段。一個有效數(shù)據(jù)掩模602表示在閾值和狀態(tài)電壓之間所要求的電壓隔離最小化時的可變形區(qū)域，并且另一有效數(shù)據(jù)掩模604表示例如在要求閾值和狀態(tài)電壓之間更大的隔離時的可變性區(qū)域。有效數(shù)據(jù)掩模602或604掩蔽掉其中不發(fā)生零交叉的區(qū)域，并且眼圖掩模可以被用來標識采樣選通信號的界限。在該示例中，當預(yù)期參考電壓高于(或低于)標稱值時，和/或當接收機受到不良輸入敏感度困擾時，可應(yīng)用較高的有效數(shù)據(jù)掩模604。較高有效數(shù)據(jù)掩模604的較窄寬度暗示相對于較矮有效數(shù)據(jù)掩模602的丟失定時余裕。
[0045]圖7包括根據(jù)本文所公開的某些方面的解說其中可以采用接收機電路706以在單端通信鏈路上改進接收機中的定時余裕的示例的示圖700。通過抑制與發(fā)射機702所使用的參考電壓712相關(guān)聯(lián)的偏移和特定不相關(guān)噪聲，可以改進接收機電路706的接收機敏感度并且在通信鏈路上實現(xiàn)較高的傳輸速率。接收機電路706可以被配置或適配成相對于接收機電路706所使用的參考電壓724優(yōu)化傳送給接收機電路706的信號710的電壓電平?？梢允褂媒邮諜C電路706在不訓(xùn)練接收機參考電壓724的情況下獲得較高數(shù)據(jù)速率，該接收機電路706可能原本需要容適接收機參考電壓724和發(fā)射機702所使用的參考電壓712之間的偏移。
[0046]由發(fā)射機702通過傳輸線或通道704傳送的信號(Tx信號)710可以在輸入端716處接收。傳輸線704可包括印刷電路板上的跡線、封裝基板、硅(或替換性材料)中介體、IC上的金屬化、導(dǎo)線、電纜或其他通信鏈路中的一者或多者。在一些通道拓撲中，傳輸線704可以由阻抗708來終接，該阻抗708在被包括時在本質(zhì)上通常是電阻性的。在一些通道拓撲中，不要求和/或不期望終接阻抗708。
[0047]傳輸線704可以被電容性地耦合到接收機電路706的輸入端716。在一個示例中，電容器704阻擋了輸入端716處接收到的信號的DC分量，從而使得輸入信號的共模電平不被定義。偏置(例如，上拉或下拉)電阻器728可以將輸入端716處接收到的剩余AC分量與偏置電壓對齊，該偏置電壓可以是DC接收機參考電壓724。結(jié)果得到的參考對齊的AC分量可以以接收機參考電壓724為中心，并且接收機電路706可以配置成檢測輸入端716處相對于接收機參考電壓724的正和負電壓偏離。因此，消除或者顯著減少接收機參考電壓724和輸入信號702的DC分量之間的差異的貢獻，從而這些差異可以變得與接收機電路706的操作不相關(guān)。
[0048]接收機電路706可以使用任何期望的半導(dǎo)體技術(shù)來構(gòu)建。接收機晶體管720和722可以被實現(xiàn)為NM0S、PM0S和/或CMOS晶體管。接收機電路706的輸出714可以配置成在主機半導(dǎo)體設(shè)備中采用的邏輯電平之間切換。簡單邏輯電路可以配置成產(chǎn)生輸出信號714的非歸零(NRZ)版本。
[0049]圖7還包括解說電路700的某些操作方面的圖表730、740和750。第一圖表720解說了由發(fā)射機702傳送的Tx信號710的標繪，以及在與接收機電路706使用的標稱參考電壓724’不同的DC電平712 ’附近的變化。第二圖表740解說了在Tx信號710的DC分量被移除且被接收機參考電壓724代替之后，接收機電路706的輸入端716處的信號。如圖表740中所描繪的，接收機電路706的輸入端716處的信號以參考電壓電平724’為中心并且強調(diào)了信號中的邊沿。在由電阻728和電容708的值(即，RC時間常數(shù))部分地確定的特定頻率處，信號在邊沿之間返回零點。
[0050]第三圖表750解說了可以用來從第二圖表730中所解說的邊沿強調(diào)的信號產(chǎn)生NRZ信號的滯后閾值電壓電平752和754的使用。根據(jù)本文中所公開的某些方面，接收機電路706的輸出714可以使用本領(lǐng)域所公知的滯后比較技術(shù)來被恢復(fù)成NRZ信號格式。滯后比較可以通過以主存接收機電路706的設(shè)備的電壓電平操作的邏輯來執(zhí)行。例如，可以使用與CMOS設(shè)備相兼容的邏輯電平之間的邏輯電路切換來產(chǎn)生NRZ信號。在一個示例中，可以通過將輸出信號714鎖存在針對正和負轉(zhuǎn)變使用不同閾值電壓752和754的設(shè)備中來引入滯后。在一個示例中，調(diào)理邏輯726可以包括輸出鎖存器(未示出)，該輸出鎖存器可以響應(yīng)于輸入端716處的信號的正和負邊沿跨過不同閾值電壓752和754來進行切換。相應(yīng)地，僅當信號在第一閾值電壓電平752之上轉(zhuǎn)變時設(shè)置第一輸出狀態(tài)，并且僅當信號在第二閾值電壓電平754之下轉(zhuǎn)變時設(shè)置第二狀態(tài)，其中穿過標稱參考電壓724’的轉(zhuǎn)變對輸出不具有影響。
[0051]根據(jù)本文所公開的某些方面，雖然可以執(zhí)行輸入偏移校準來改進接收機電路706的性能，但是接收機電路706能夠消除參考電壓訓(xùn)練的需要。消除訓(xùn)練電路可以減少管芯電路面積和鏈路校準和/或重訓(xùn)練時間。可以消除不相關(guān)的參考電壓噪聲，并且因此可以優(yōu)化鏈路性能。此外，在期望的參考電壓電平附近可以優(yōu)化輸入電平從而優(yōu)化接收機電路610的性能。
[0052]圖8是解說根據(jù)本發(fā)明的某些方面的數(shù)據(jù)通信方法的流程圖800。該方法可以由單端信號的接收機706(參見圖7)執(zhí)行。接收機706可以位于第一IC設(shè)備中。在步驟802，IC設(shè)備可以將接收自單端數(shù)據(jù)鏈路的輸入信號中的DC分量與AC分量解耦。輸入信號可以表示發(fā)射機702在導(dǎo)線、連接器或其他互連上傳送的信號。接收機可以位于第二IC設(shè)備中?？梢允褂秒娙萜?18來將DC分量與AC分量解耦。
[0053]在步驟804，IC設(shè)備可以用偏置電壓來偏置AC分量以獲得重對齊的信號。在一個示例中，偏置電壓可以是接收機電路706使用的參考電壓724(參見圖7)?？梢酝ㄟ^將電容器718的輸出電阻性地耦合到參考電壓724來偏置AC分量。電容器718可以具有被選擇以使得重對齊信號在轉(zhuǎn)變之間返回到預(yù)定電壓的電容值?？梢允褂秒娮杵?22來將電容器718的輸出電阻性地耦合到參考電壓724。電阻器722可以具有被選擇以使得重對齊信號在轉(zhuǎn)變之間返回到預(yù)定電壓的電阻值。AC分量可以強調(diào)輸入信號中的轉(zhuǎn)變。AC分量可以通過使得AC分量以與接收電路706的最優(yōu)輸入共模電平重合的電壓為中心來偏置。
[0054]在步驟806，IC設(shè)備可以通過比較重對齊信號和偏置電壓來提供表示輸入信號的數(shù)字輸出。偏置電壓可以是由接收機706生成的參考電壓724。該數(shù)字輸出可以在期望或指定邏輯狀態(tài)之間切換?？梢允褂脺蟊容^來比較重對齊信號和偏置電壓，該滯后比較在與接收和/或響應(yīng)數(shù)字輸出的邏輯電路相兼容的邏輯狀態(tài)之間切換數(shù)字輸出。邏輯狀態(tài)可以與和CM0S、NM0S、PM0S和/或其他數(shù)字技術(shù)相關(guān)聯(lián)的邏輯電平相兼容。
[0055]在本公開的一方面，單端數(shù)據(jù)鏈路包括傳輸線704。傳輸線704可包括印刷電路板上的跡線、封裝基板、硅(或替換性材料)中介體、集成電路上的金屬化、以及導(dǎo)線中的一者或多者。
[0056]圖9是解說采用本文所公開的通信方法的某些方面的設(shè)備902的硬件實現(xiàn)的簡化示例的示圖900。設(shè)備902可以是IC設(shè)備并且可包括處理電路916，該處理電路916可包括微處理器、微控制器、數(shù)字信號處理器、序列發(fā)生器和狀態(tài)機中的一者或多者。處理電路916可用由總線920—般化地表示的總線架構(gòu)來實現(xiàn)。取決于處理電路902的具體應(yīng)用和整體設(shè)計約束，總線920可包括任何數(shù)目的互連總線和橋接器?？偩€920將各種電路鏈接在一起，這些電路包括一個或多個處理器和/或硬件模塊(由處理電路916、模塊或電路904、906、908、910和912表示)，并且總線可以實現(xiàn)模塊或電路904、906、908、910和912中的一者或多者的配置和/或重配置?？偩€920還可鏈接各種其它電路，諸如定時源、外圍設(shè)備、穩(wěn)壓器和功率管理電路，這些電路在本領(lǐng)域中是眾所周知的，且因此將不再進一步描述。設(shè)備902可以在連接器或?qū)Ь€914上通信。
[0057]處理器916負責(zé)一般性處理，包括執(zhí)行存儲在計算機可讀存儲介質(zhì)918上的軟件。該軟件在由處理器916執(zhí)行時使處理電路916執(zhí)行或配置上文針對任何特定裝置描述的各種功能。計算機可讀存儲介質(zhì)918還可被用于存儲由處理電路916在執(zhí)行軟件時操縱的數(shù)據(jù)，包括從在連接器914上傳送的信號中解碼的數(shù)據(jù)。設(shè)備902進一步包括模塊904、906、908、910和912中的至少一個模塊。模塊904、906和908可包括運行在處理電路916中的軟件模塊，以及硬件電路或模塊的一些組合。
[0058]在一個配置中，設(shè)備902可以被配置成用于在單端傳輸線(包括導(dǎo)線914)上進行通信。該設(shè)備可包括配置成接收來自單端傳輸線914的輸入信號的模塊和/或電路904、用于將輸入信號的DC分量與輸入信號的AC分量解耦的模塊和/或電路906、用于用預(yù)定偏置電壓來偏置AC分量以獲得重對齊信號的模塊和/或電路908，以及用于提供表示輸入信號的數(shù)字輸出的模塊和/或電路910。模塊和/或電路910可包括調(diào)理電路或邏輯912 (也請參見圖7的調(diào)理器726)或與調(diào)理電路或邏輯912協(xié)作以提供與響應(yīng)于輸入信號中的信息的邏輯電路相兼容的數(shù)字輸出。調(diào)理電路或邏輯912可包括比較邏輯、取平方邏輯(例如，使用滯后比較)、電平切換和其他調(diào)理邏輯和電路。
[0059]前述裝置可以例如使用接收機電路706的元件和耦合電容器718(其可以被納入接收電路706)的一些組合來實現(xiàn)。
[0060]應(yīng)理解，所公開的過程中各步驟的具體次序或?qū)哟问鞘纠赞k法的解說。應(yīng)理解，基于設(shè)計偏好，可以重新編排這些過程中各步驟的具體次序或?qū)哟?。所附方法?quán)利要求以范例次序呈現(xiàn)各種步驟的要素，且并不意味著被限定于所呈現(xiàn)的具體次序或?qū)哟巍?br>[0061]提供先前描述是為了使本領(lǐng)域任何技術(shù)人員均能夠?qū)嵺`本文中所描述的各種方面。對這些方面的各種改動將容易為本領(lǐng)域技術(shù)人員所明白，并且在本文中所定義的普適原理可被應(yīng)用于其他方面。因此，權(quán)利要求并非旨在被限定于本文中所示出的方面，而是應(yīng)被授予與語言上的權(quán)利要求相一致的全部范圍，其中對要素的單數(shù)形式的引述除非特別聲明，否則并非旨在表示有且僅有一個摂，而是一個或多個摂。除非特別另外聲明，否則術(shù)語“一些”指的是一個或多個。本公開通篇描述的各種方面的要素為本領(lǐng)域普通技術(shù)人員當前或今后所知的所有結(jié)構(gòu)上和功能上的等效方案通過引述被明確納入于此，且旨在被權(quán)利要求所涵蓋。此外，本文中所公開的任何內(nèi)容都并非旨在貢獻給公眾，無論這樣的公開是否在權(quán)利要求書中被顯式地敘述。沒有任何權(quán)利要求元素應(yīng)被解釋為裝置加功能，除非該元素是使用短語“用于…的裝置”來明確敘述的。
【主權(quán)項】
1.一種用于數(shù)據(jù)通信的方法，包括: 將接收自單端數(shù)據(jù)鏈路的輸入信號的直流(DC)分量與所述輸入信號的交流(AC)分量解耦； 用預(yù)定偏置電壓來偏置所述AC分量以獲得重對齊信號；以及 通過比較所述重對齊信號和所述預(yù)定偏置電壓來提供表示所述輸入信號的數(shù)字輸出。2.如權(quán)利要求1所述的方法，其特征在于，所述數(shù)字輸出在與互補金屬氧化物半導(dǎo)體(CMOS)邏輯電平相兼容的邏輯狀態(tài)之間切換。3.如權(quán)利要求1所述的方法，其特征在于，使用滯后比較來比較所述重對齊信號和所述預(yù)定偏置電壓，所述滯后比較在與接收所述數(shù)字輸出的邏輯電路相兼容的邏輯狀態(tài)之間切換所述數(shù)字輸出。4.如權(quán)利要求3所述的方法，其特征在于，所述邏輯狀態(tài)與CMOS邏輯電平相兼容。5.如權(quán)利要求1所述的方法，其特征在于，使用電容器來將所述DC分量與所述AC分量解親。6.如權(quán)利要求5所述的方法，其特征在于，偏置所述AC分量包括將所述電容器的輸出電阻性地耦合到所述預(yù)定偏置電壓。7.如權(quán)利要求6所述的方法，其特征在于，所述電容器具有被選擇以使得所述重對齊信號在轉(zhuǎn)變之間返回到期望電壓電平的電容。8.如權(quán)利要求6所述的方法，其特征在于，使用具有被選擇以使得所述重對齊信號在轉(zhuǎn)變之間返回到期望電壓電平的值的電阻器來將所述電容器的所述輸出電阻性地耦合到所述預(yù)定偏置電壓。9.如權(quán)利要求5所述的方法，其特征在于，在所述AC分量中強調(diào)所述輸入信號中的轉(zhuǎn)變。10.如權(quán)利要求9所述的方法，其特征在于，偏置所述AC分量包括使得所述AC分量以所述預(yù)定偏置電壓為中心。11.如權(quán)利要求1所述的方法，其特征在于，所述單端數(shù)據(jù)鏈路包括傳輸線。12.如權(quán)利要求11所述的方法，其特征在于，所述傳輸線包括印刷電路板上的跡線、封裝基板、中介體、集成電路上的金屬化、以及導(dǎo)線中的一者或多者。13.—種設(shè)備，包括: 用于將接收自單端數(shù)據(jù)鏈路的輸入信號的直流(DC)分量與所述輸入信號的交流(AC)分量解耦的裝置； 用于用預(yù)定偏置電壓來偏置所述AC分量以獲得重對齊信號的裝置；以及用于提供表示所述輸入信號的數(shù)字輸出的裝置，其中所述用于提供數(shù)字輸出的裝置配置成通過比較所述重對齊信號和所述預(yù)定偏置電壓來生成所述數(shù)字輸出。14.如權(quán)利要求13所述的設(shè)備，其特征在于，所述數(shù)字輸出在與互補金屬氧化物半導(dǎo)體(CMOS)邏輯電平相兼容的邏輯狀態(tài)之間切換。15.如權(quán)利要求13所述的設(shè)備，其特征在于，所述用于提供數(shù)字輸出的裝置配置成通過滯后比較來生成所述數(shù)字輸出，其中所述滯后比較在與接收所述數(shù)字輸出的邏輯電路相兼容的邏輯狀態(tài)之間切換所述數(shù)字輸出。16.如權(quán)利要求15所述的設(shè)備，其特征在于，所述邏輯狀態(tài)與CMOS邏輯電平相兼容。17.如權(quán)利要求13所述的設(shè)備，其特征在于，使用電容器來將所述DC分量與所述AC分量解耦。18.如權(quán)利要求17所述的設(shè)備，其特征在于，所述用于偏置所述AC分量的裝置配置成將所述電容器的輸出電阻性地耦合到所述預(yù)定偏置電壓。19.如權(quán)利要求18所述的設(shè)備，其特征在于，所述電容器具有被選擇以使得所述重對齊信號在轉(zhuǎn)變之間返回到期望電壓電平的電容。20.如權(quán)利要求18所述的設(shè)備，其特征在于，使用具有被選擇以使得所述重對齊信號在轉(zhuǎn)變之間返回到期望電壓電平的值的電阻器來將所述電容器的所述輸出電阻性地耦合到所述預(yù)定偏置電壓。21.如權(quán)利要求17所述的設(shè)備，其特征在于，在所述AC分量中強調(diào)所述輸入信號中的轉(zhuǎn)變。22.如權(quán)利要求21所述的設(shè)備，其特征在于，所述用于偏置所述AC分量的裝置配置成使得所述AC分量以所述預(yù)定偏置電壓為中心。23.如權(quán)利要求13所述的設(shè)備，其特征在于，所述單端數(shù)據(jù)鏈路包括傳輸線。24.如權(quán)利要求23所述的設(shè)備，其特征在于，所述傳輸線包括印刷電路板上的跡線、封裝基板、中介體、集成電路上的金屬化、以及導(dǎo)線中的一者或多者。25.一種數(shù)字設(shè)備，包括: 耦合到單端傳輸線的接收電路； 解耦電路，其配置成將接收自所述傳輸線的輸入信號中的直流(DC)分量與交流(AC)分量解親; 偏置電路，其適配成用預(yù)定偏置電壓來偏置所述AC分量以獲得重對齊信號；以及比較邏輯，配置成通過比較所述重對齊信號和所述預(yù)定偏置電壓來生成表示所述輸入信號的數(shù)字輸出。26.如權(quán)利要求25所述的數(shù)字設(shè)備，其特征在于，所述比較邏輯以與互補金屬氧化物半導(dǎo)體(CMOS)邏輯電平相兼容的邏輯狀態(tài)操作。27.如權(quán)利要求25所述的數(shù)字設(shè)備，其特征在于，所述比較邏輯包括提供非歸零(NRZ)數(shù)字輸出的滯后比較邏輯。28.如權(quán)利要求27所述的數(shù)字設(shè)備，其特征在于，所述NRZ數(shù)字輸出的邏輯狀態(tài)與CMOS邏輯電平相兼容。29.如權(quán)利要求25所述的數(shù)字設(shè)備，其特征在于，使用電容器來將所述DC分量與所述AC分量解耦。30.如權(quán)利要求29所述的數(shù)字設(shè)備，其特征在于，所述偏置電路將所述電容器的輸出耦合到所述預(yù)定偏置電壓。31.如權(quán)利要求30所述的數(shù)字設(shè)備，其特征在于，所述電容器具有被選擇以使得所述重對齊信號在轉(zhuǎn)變之間返回到期望電壓電平的電容。32.如權(quán)利要求30所述的數(shù)字設(shè)備，其特征在于，使用具有被選擇以使得所述重對齊信號在轉(zhuǎn)變之間返回到期望電壓電平的值的電阻器來將所述電容器的所述輸出電阻性地耦合到所述預(yù)定偏置電壓。33.如權(quán)利要求30所述的數(shù)字設(shè)備，其特征在于，在所述AC分量中強調(diào)所述輸入信號中的轉(zhuǎn)變。34.如權(quán)利要求33所述的數(shù)字設(shè)備，其特征在于，所述偏置電路使得所述AC分量以所述預(yù)定偏置電壓為中心。35.如權(quán)利要求25所述的數(shù)字設(shè)備，其特征在于，所述傳輸線包括印刷電路板上的跡線、封裝基板、中介體、集成電路上的金屬化、以及導(dǎo)線中的一者或多者。
【文檔編號】H03K19/0185GK105850046SQ201480061324
【公開日】2016年8月10日
【申請日】2014年10月31日
【發(fā)明人】T·M·霍利斯
【申請人】高通股份有限公司