相位誤差補(bǔ)償電路的制作方法
【專利摘要】一種用于補(bǔ)償相位誤差的方法和系統(tǒng)。一種相位誤差補(bǔ)償電路配置為產(chǎn)生相位經(jīng)過校正的正交Q輸出信號(hào)和對(duì)應(yīng)的相位經(jīng)過校正的同相I輸出信號(hào)，該電路包括：第一跨導(dǎo)電路，配置為將與I輸入電壓信號(hào)相關(guān)的電壓信號(hào)變換成I電流信號(hào)；第二跨導(dǎo)電路，配置為將與Q輸入信號(hào)相關(guān)的電壓信號(hào)變換成Q電流信號(hào)；第一乘法器電路，配置為將Q電流信號(hào)與Q縮放常數(shù)相乘；第二乘法器電路，配置為將I電流信號(hào)與I縮放常數(shù)相乘；I加法器，對(duì)I電流信號(hào)與縮放后的Q信號(hào)求和；以及Q加法器，對(duì)Q電流信號(hào)與縮放后的I信號(hào)求和。
【專利說明】
相位誤差補(bǔ)償電路
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)要求于2015年2月25日提交的題目為"Phase Error Compensat i on Circuit"的美國(guó)臨時(shí)專利申請(qǐng)No.62,120,717的優(yōu)先權(quán)，在此將其內(nèi)容以引文方式整體并 入本文中。
技術(shù)領(lǐng)域
[0003] 本公開總體而言涉及校正同相分量信號(hào)和正交分量信號(hào)之間的相位誤差。
【背景技術(shù)】
[0004] 無線通信系統(tǒng)經(jīng)常使用正交相位發(fā)生器來進(jìn)行各種調(diào)制和解調(diào)的目的。例如，通 常可取的是，產(chǎn)生正交相位本地振蕩器(LO)信號(hào)以用于接收信號(hào)的下轉(zhuǎn)換或用于待傳輸信 號(hào)的上轉(zhuǎn)換。在一個(gè)理想的系統(tǒng)中，正交LO信號(hào)包括正交分量(Q)，其比同相分量（I)在相位 上正好超前90°。然而，由于設(shè)備不匹配、公差、布局寄生效應(yīng)以及其他原因，I信號(hào)和Q信號(hào) 的信號(hào)路徑可能具有不同的傳播延遲。因此，在I信號(hào)和Q信號(hào)之間存在相位誤差分量。從 而，正交LO產(chǎn)生電路相對(duì)于完美的90°相位正交可能具有小的誤差。在正交相位發(fā)生器輸出 端處的任何與理想的90°正交相位差的變化均被視為I信號(hào)和Q信號(hào)之間的相對(duì)相位誤差。 該相位誤差可以降低鏡像抑制，并且如果不被糾正，可能最終降低收發(fā)器的性能。
[0005] 已知幾種校正相位誤差的方法。例如，美國(guó)專利6,016,422("'422"）在每個(gè)路徑中 使用電流受控的移相器，從而產(chǎn)生兩個(gè)獨(dú)立的路徑，一個(gè)路徑用于同相信號(hào)，而一個(gè)路徑用 于正交信號(hào)。由于這兩個(gè)路徑是獨(dú)立的，因此它們?cè)诓季旨纳?yīng)和工藝參數(shù)上不匹配。每 個(gè)移相器均采用固定電容器和固定電阻器架構(gòu)。通過改變"可變電流控制器"809中的偏置 電流，發(fā)射器電阻改變，使得"可變移相網(wǎng)絡(luò)420"能夠在"2 :1輸入頻率范圍上保持相位正 交"。然而，為了在給定的控制電流下在LO頻率范圍上提供一致的相移，可能需要電阻器和 電容器根據(jù)頻率來改變大小。
[0006] 在美國(guó)專利7,474,715("'715"）中，向11^0信號(hào)和〇1^0信號(hào)施加可變電容負(fù)載來 進(jìn)行相移。類似于'422,'715專利也可以根據(jù)頻率來改變大小，從而隨著頻率的變化而提供 一致的操作。
[0007] 美國(guó)核準(zhǔn)前公開專利申請(qǐng)2012/0120992、美國(guó)專利7，742，545和7，298，222在每個(gè) I和Q LO路徑上都使用延遲元件來調(diào)整相位。這些參考文獻(xiàn)是頻率敏感的，這是因?yàn)閷?duì)于給 定相移，在低頻比在高頻可能需要更長(zhǎng)的延遲來獲得同樣的相移。本申請(qǐng)正式針對(duì)這些及 其他考慮提出的。

【發(fā)明內(nèi)容】

【附圖說明】
[0008] 附圖是說明性的實(shí)施例。沒有圖示出所有實(shí)施例?？梢粤硗馐褂没蛱娲褂闷渌?實(shí)施例。省略可能是顯然的或者不必要的細(xì)節(jié)以節(jié)省空間或者為了更有效的描述。一些實(shí) 施例可以使用附加組件或步驟進(jìn)行實(shí)施，和/或在沒有示出的所有組件或所有步驟的情況 下進(jìn)行實(shí)施。當(dāng)不同附圖中出現(xiàn)相同的附圖標(biāo)記時(shí)，其表示相同的或類似的組件或步驟。
[0009] 圖1是相位誤差補(bǔ)償電路的示例的框圖。
[0010] 圖2是包括跨導(dǎo)電路和負(fù)載的相位誤差補(bǔ)償電路的示例的框圖。
[0011] 圖3是相位誤差補(bǔ)償電路的示例的晶體管級(jí)原理圖。
[0012]圖4是示出了示例性相位誤差校正電路的相移和控制電流與控制值之間的關(guān)系曲 線。
【具體實(shí)施方式】
[0013] 在下面的詳細(xì)說明中，通過示例方式闡述了許多具體細(xì)節(jié)，以便提供對(duì)有關(guān)的教 導(dǎo)的全面理解。然而，很顯然，在沒有這些細(xì)節(jié)的情況下，也可以實(shí)施本發(fā)明的教導(dǎo)。在其他 情況下，在沒有細(xì)節(jié)的情況下，以相對(duì)較高級(jí)別來描述眾所周知的方法、程序、組件、和/或 電路，以避免不必要地混淆本發(fā)明教導(dǎo)的各個(gè)方面。
[0014] 本申請(qǐng)公開的各種方法和電路涉及校正同相分量信號(hào)和正交分量信號(hào)，即，I和Q， 之間的相位誤差。在一個(gè)方面，本申請(qǐng)討論的電路能夠校正高頻的相位誤差，并且可以用在 例如本地振蕩器(LO)產(chǎn)生電路中。在一個(gè)方面，相位誤差補(bǔ)償電路使用I LO信號(hào)和Q LO信 號(hào)來提供相移信號(hào)。有利的是，本申請(qǐng)所討論的電路不需要任何電容性負(fù)載或R-C和門傳輸 延遲來校正相對(duì)相位誤差。
[0015] 圖1是根據(jù)一個(gè)示例性實(shí)施例的相位誤差補(bǔ)償電路的框圖。電路100包括乘法器電 路101和103?？梢越邮誌信號(hào)的互補(bǔ)本地振蕩器LOIP信號(hào)和LOIM信號(hào)，可以接收Q信號(hào)的互 補(bǔ)本地振蕩器LOQP信號(hào)和LOQM信號(hào)。Va和Vco可以是分別表不I信號(hào)和Q信號(hào)的相位校正量 的DC電壓。在一個(gè)實(shí)施例中，L0IP/UHM信號(hào)和L0QP/L0QM信號(hào)為差分信號(hào)對(duì)。
[0016]可以參照以下的角度和以及角度差的三角恒等式來理解電路100的運(yùn)算。如果存 在兩個(gè)(例如，差分的)輸入信號(hào)，則由下面的公式來提供差：
[0017] LOI = L0IP_L0IM = cos( ω t) 公式la
[0018] L0Q = L0QP-L0QM = sin(c〇t) 公式 lb
[0019] 在此，LOI信號(hào)的小相移診可以表示為：
[0020] LOI = LOIP-LOIM = cos(i^ +ψ). 公式 Ic
[0021] 使用三角恒等式，上述表達(dá)式可以改寫成以下的公式2:
[0022] cos(fi>f + 的=eos(_) e〇s_) sin.(尹） 公式 2
[0023] 對(duì)于小相移(例如，+10°至-10°范圍內(nèi)），t:〇s(p) 1。將J =Sin(P)代入，則公式2變成 以下的公式3:
[0024] cos(oJ + (p) - COii(OJi) - A公式3
[0025] 公式3表示可以通過從LOI中減去被縮放了的LOQ的量來獲得LOI的小相移，其中通 過對(duì)A求反正弦(arc s i ne (A))大概給出相移夕。類似地，通過向LOQ增加被縮放了的LOI的量 可以獲得LOQ的相移。
[0026]圖2是相位誤差補(bǔ)償電路的示例的框圖，該相位誤差補(bǔ)償電路包括乘法器電路201 和203、對(duì)應(yīng)的跨導(dǎo)電路(放大器)gm 205和208以及對(duì)應(yīng)的電阻Rlqad 212、214、216和218。圖2 的示例性實(shí)施例示出了實(shí)際實(shí)施方式，其中輸入信號(hào)為差分電壓對(duì)，并且首先分別施加給 跨導(dǎo)放大器& 205和208,以將輸入的I電壓信號(hào)和Q電壓信號(hào)改變成對(duì)應(yīng)的電流信號(hào)。
[0027]電路200是根據(jù)一個(gè)示例性實(shí)施例的相位誤差補(bǔ)償電路。其包括第一跨導(dǎo)gm電路 (例如，放大器)205，該第一跨導(dǎo)電路具有（i)配置為接收輸入信號(hào)LOIPin和LOIMin的差分輸 入端，以及（i i)差分輸出端。電路200還包括第二跨導(dǎo)gm電路208，其具有（i)配置為接收輸 入信號(hào)LOQPin和LOQMin的差分輸入端，以及（i i)差分輸出端。因此，該相位誤差補(bǔ)償電路20 0 可以包括用于Q信號(hào)的跨導(dǎo)放大器208和用于I信號(hào)的跨導(dǎo)放大器205,這兩個(gè)跨導(dǎo)放大器分 別將I信號(hào)和Q信號(hào)從可變電壓改變?yōu)榕c可變電壓成正比的可變電流。
[0028]電路200包括第一乘法器電路201和第二乘法器電路203。例如，電路200示出了第 一乘法器電路201，其具有配置為接收差分控制信號(hào)Vci的差分輸入端。第一乘法器電路201 包括與第一跨導(dǎo)電路205的差分輸出端和第二乘法器電路203的差分輸出端耦接的第二差 分輸入端。第一乘法器電路201包括與第二跨導(dǎo)電路208的差分輸出端親接的差分輸出端。 [0029]類似地，第二乘法器電路203包括配置為接收差分控制信號(hào)V cq的差分輸入端。第二 乘法器電路203包括與第二跨導(dǎo)電路208的差分輸出端和第一乘法器電路201的差分輸出端 耦接的第二差分輸入端。第二乘法器電路203包括與第一跨導(dǎo)電路205的差分輸出端耦接的 差分輸出端。
[0030] 因此，來自每個(gè)跨導(dǎo)放大器205、208的輸出信號(hào)電流的一部分可以分別通過其對(duì) 應(yīng)的乘法器電路201、203。在一個(gè)實(shí)施例中，每個(gè)放大器電路可以配置為電流衰減器。
[0031] 電路200包括第一差分負(fù)載Rlqad 212、214和第二差分負(fù)載Rlqad216、218,所有差分 節(jié)點(diǎn)共用被設(shè)置為適當(dāng)電壓電平(例如，Vcc、V DD、gnd等）的公共節(jié)點(diǎn)。第一差分負(fù)載包括第 一負(fù)載212和第二負(fù)載214,每個(gè)負(fù)載接收第二乘法器電路203的差分輸出LOIP qut和UHMout 的一個(gè)分量。類似地，第二差分負(fù)載包括第一負(fù)載216和第二負(fù)載218,每個(gè)負(fù)載接收第一乘 法器電路201的差分輸出LOQPqut^PLOQMqut^^-個(gè)分量。
[0032]因此，在電路200的示例中，乘法器201、203 (例如電流衰減器）的輸出與跨導(dǎo)電路 205、208的輸出信號(hào)至少部分地結(jié)合。在此，差分負(fù)載（即，Rlqad 212和Rlqad 214;以及Rload 216和Rumd 218)執(zhí)行求和運(yùn)算，將跨導(dǎo)電路的輸出信號(hào)與乘法器電路的輸出信號(hào)結(jié)合起 來。后面將參照?qǐng)D3詳細(xì)描述求和運(yùn)算。
[0033]因此，本申請(qǐng)中討論的相位誤差補(bǔ)償電路產(chǎn)生相位經(jīng)過校正的正交Q信號(hào)和對(duì)應(yīng) 的相位經(jīng)過校正的同相I信號(hào)。相位誤差補(bǔ)償電路200可以包括I乘法器電路201，1乘法器電 路201將第一跨導(dǎo)電路205提供的I信號(hào)與輸入信號(hào)Vq提供的I縮放常數(shù)相乘。還包括Q乘法 器電路203，Q乘法器電路203將第二跨導(dǎo)電路208提供的Q信號(hào)與輸入信號(hào)V cq提供的Q縮放常 數(shù)相乘。
[0034]電路200還可以包括對(duì)I信號(hào)和經(jīng)過縮放的Q信號(hào)求和的I加法器（例如，由負(fù)載 Rload 212和RL_ 214提供），和對(duì)Q信號(hào)和經(jīng)過縮放的I信號(hào)求和的Q加法器（例如，由負(fù)載 Rload 216和Rload 218提供）。在一個(gè)實(shí)施例中，每個(gè)縮放常數(shù)(例如，針對(duì)I和Q的）可以基本上 小于1。
[0035]在一個(gè)實(shí)施例中，相位誤差補(bǔ)償電路被配置為根據(jù)工藝技術(shù)和晶體管速度來產(chǎn)生 頻率為IOGHz或更高的相位經(jīng)過校正的Q信號(hào)和I信號(hào)。每個(gè)乘法器電路201和203可以包括 至少一對(duì)具有不同發(fā)射極面積的晶體管。如電路200所示，I信號(hào)和Q信號(hào)可以均為差分信 號(hào)，并且乘法器和負(fù)載(例如，加法器)可以均被配置為對(duì)差分信號(hào)進(jìn)行運(yùn)算。
[0036]圖3示出了根據(jù)一個(gè)示例性實(shí)施例的相位誤差補(bǔ)償電路300的晶體管級(jí)原理圖。電 路300包括彼此相似的"I側(cè)"和"Q側(cè)"。為了簡(jiǎn)潔起見，以"I側(cè)"為例對(duì)電路300的各方面進(jìn)行 討論，而不對(duì)"Q側(cè)"進(jìn)行重復(fù)討論。
[0037]例如，電路300示出了圖2的第一跨導(dǎo)電路205(即，位于圖3的"I側(cè)"），其包括與電 流源314耦接的具有公共節(jié)點(diǎn)（即，發(fā)射極）的兩個(gè)晶體管Q5(316)和Q6(318)。兩個(gè)晶體管Q5 (316)和Q6(318)的差分輸出端（即，集電極)耦接至它們對(duì)應(yīng)的乘法器電路。第一跨導(dǎo)電路 (即，放大器）的差分輸入端位于晶體管Q5(316)和Q6(318)的基極上，其中差分輸入端被配 置為以差分方式分別接收輸入信號(hào)LOIPin和LOIMin。換言之，"I側(cè)"的跨導(dǎo)電路(例如，放大 器）（在"Q側(cè)"情況相同）包括晶體管Q5 (316) /Q6 (318)的差分對(duì)，該差分對(duì)配置為向其相應(yīng) 的乘法器電路提供差分輸出。
[0038] 例如，圖3示出了每個(gè)放大器電路（圖2中的元件201和203)均包括兩對(duì)晶體管，每 對(duì)晶體管共用公共節(jié)點(diǎn)，該公共節(jié)點(diǎn)耦接至其對(duì)應(yīng)的跨導(dǎo)電路的輸出端。
[0039]在"I側(cè)"，第一乘法器電路包括第一對(duì)晶體管Ql(330)和Q2(332)，該第一對(duì)晶體管 共用耦接至第一跨導(dǎo)電路的晶體管Q5(316)的公共發(fā)射極。第一乘法器電路還包括第二對(duì) 晶體管Q4(334)和Q3(336)，該第二對(duì)晶體管共用耦接至第一跨導(dǎo)電路的晶體管Q6(318)的 公共發(fā)射極。在"I側(cè)"，晶體管Ql(330)和Q2(332)之間的發(fā)射極面積之比為N，并且晶體管Q3 (336)和Q4(334)之間的發(fā)射極面積之比為N，其中N大于1。在"Q側(cè)"的乘法器電路的發(fā)射極 面積之比與在"I側(cè)"的類似，如電路300以示例方式所示的那樣。
[0040]在一個(gè)實(shí)施例中，可以通過向預(yù)定負(fù)載施加單獨(dú)的控制電流來提供圖1和圖2的控 制輸入Vc1和Vcq。為此，相位誤差補(bǔ)償電路300以示例方式示出控制電路，該控制電路包括與 對(duì)應(yīng)的電流源Icq 306和ICI308耦接并且共用公共節(jié)點(diǎn)Vbias的電阻元件Rb 310和312。該控制 電路將控制電流Icq 306和Iq 308施加給它們對(duì)應(yīng)的串聯(lián)電阻Rb 310和312,以在節(jié)點(diǎn)Vq和 V1分別提供控制電壓。因此，節(jié)點(diǎn)Vq的電壓被施加給相位誤差補(bǔ)償電路300的"Q側(cè)"的晶體管 Q8(340)和Q10(342)的基極。節(jié)點(diǎn)電壓被施加給Q2(332)和Q4(334)的基極。
[00411 偏置電壓Vbias被施加給晶體管叭（330)、03(336)、07(338)和09(344)的基極。換句 話，偏置電壓Vbms被施加給乘法器電路的多個(gè)晶體管，這些晶體管的發(fā)射極面積為其對(duì)應(yīng) 的配對(duì)晶體管的發(fā)射極面積的N倍。偏置電壓V bias可被設(shè)置為使得乘法器電路的晶體管(例 如，電流衰減器晶體管)不處于飽和狀態(tài)。
[0042]鑒于以上的概述，提供相位誤差補(bǔ)償電路300的操作的示例是有益的。在電路300 的"I側(cè)"的操作期間，如果控制電流Iq為零，則晶體管Q2(332)和Ql(330)的基極之間的電壓 差基本上為零。類似地，晶體管Q4(334)和Q3(336)的基極之間的電壓差基本上為零。這是因 為在負(fù)載Rb 312上基本上沒有電壓降，從而使得電壓％基本上類似于VBIAS。在此，在晶體管 01(330)和02(332)之間分配的最大電流以及在晶體管03(336)和04(334)之間分配的最大 電流由比率N(即，成對(duì)晶體管的發(fā)射極面積之比)控制。
[0043]換句話說，當(dāng)控制電流Ici(流過電流源308)為零時(shí)，"I側(cè)"的跨導(dǎo)電路提供的電流 以最大比率N分配，并且這部分電流被路由至"Q側(cè)"的負(fù)載Rlqad 354和Rload 356〇 [0044]當(dāng)控制電流Iq(流過電流源308)與負(fù)載Rb 312的電阻的乘積大于5VT，其中Vt是晶 體管熱電壓(例如，在300K時(shí)大概為26mV)時(shí)，電流(即，由對(duì)應(yīng)的跨導(dǎo)電路提供的電流)的大 部分路由通過晶體管Ql(330)和Q3(336)。這是因?yàn)榫w管Ql(330)和Q3(336)基本上處于導(dǎo) 通狀態(tài)，而晶體管Q2(332)和Q4(334)分別在其基極節(jié)點(diǎn)上接收低得多的電壓，因此在其集 電極和發(fā)射極之間分別具有高得多的電阻路徑。
[0045]換句話說，當(dāng)控制電流Ia(流過電流源308)提供足夠電流以在負(fù)載Rb 312上提供 預(yù)定的電壓降時(shí)，"I側(cè)"的跨導(dǎo)電路提供的大部分電流被路由至負(fù)載Rl_ 350和Rlqad 352， 實(shí)際上沒有電流被路由至"Q側(cè)"的負(fù)載Rload 354和Rload 356〇
[0046]參照流過電流源306的控制電流Icq的電路300的"Q側(cè)"的操作類似于"I側(cè)"的操作， 因此為了簡(jiǎn)潔起見將不詳細(xì)描述這部分內(nèi)容。應(yīng)當(dāng)理解，在"Q側(cè)"，當(dāng)控制電流Icq(流過電流 源306)提供足夠的電流時(shí)，"Q側(cè)"的跨導(dǎo)電路提供的電流的大部分被路由至"Q側(cè)"的負(fù)載 Rload 354和Rlqad 356。而且，當(dāng)控制電流Icq為零時(shí)，在晶體管Q7(338)和Q8(340)之間分配的 最大電流以及在晶體管Q9 (344)和Q10 (342)之間分配的最大電流由比率N控制。那么，"Q側(cè)" 的跨導(dǎo)電路提供的電流以最大比率N分配，并且這部分電流被路由至"I側(cè)"的負(fù)載Rlqad 350 和Rlqad 352 〇
[0047] "I側(cè)"的乘法器電路(其被實(shí)現(xiàn)為電流衰減器Ql(330)和Q2(332))被配置為根據(jù)以 下公式4中提供的表達(dá)式對(duì)在晶體管Q5(316)的集電極輸出的來自跨導(dǎo)電路的電流進(jìn)行分 配：
[0048] Icqi/Icq2 = N exp(IciRb/Vt) 公式4
[0049] 類似地，"I側(cè)"的晶體管Q3 (336)和Q4 (334)可以對(duì)晶體管Q6 (318)的集電極處提供 的電流進(jìn)行分配。在"Q側(cè)"，晶體管Q7 (338)和Q8 (340)可以對(duì)來自對(duì)應(yīng)的跨導(dǎo)電路的由晶體 管叭2(322)提供的電流進(jìn)行分配。晶體管09(344)和叭0(342)可以對(duì)晶體管叭1(324)的集 電極處提供的電流進(jìn)行分配。
[0050] 在一個(gè)實(shí)施例中，為了獲得連續(xù)的相移與控制值的曲線，1?電流保持恒定而Icq電 流變化。在另一個(gè)實(shí)施例中，Icq電流保持恒定而Ici電流變化。稍后在圖4中以示例方式示出 該特性。
[0051] 圖4是示出了示例性相位誤差校正電路300的相移和控制電流與控制值之間的關(guān) 系曲線。Icq信號(hào)由虛線416表不，而Ici信號(hào)由實(shí)線418表不。例如，圖4不出了 Icq電流可以保 持恒定為預(yù)定的適當(dāng)值，而Ici電流逐漸增大。在這種情況下，相位從負(fù)PHmax變?yōu)榱?。圖4還示 出了 Ic1電流信號(hào)可以保持恒定為預(yù)定的適當(dāng)值，而Icq電流信號(hào)逐漸減小（例如，減小到 零），從而獲得從零到正PHmax的相移?？梢蕴鎿Q或者結(jié)合使用這些操作來實(shí)現(xiàn)期望的相移校 正。
[0052]在一個(gè)實(shí)施例中，由以下公式5控制以度為單位的最大相移校正：
[0053] PHmax= (18〇A)arcsin( 1/N) 公式 5
[0054]已經(jīng)討論的組件、步驟、特征、對(duì)象、好處和優(yōu)點(diǎn)僅僅為說明性的。它們中的任何一 個(gè)以及與之相關(guān)的討論的目的均不是為了以任何方式來限制保護(hù)范圍。還可以設(shè)想許多其 他實(shí)施方案。這些包括具有較少、附加、和/或不同組件、步驟、特征、對(duì)象、好處和/或優(yōu)點(diǎn)的 實(shí)施例。這些還包括組件和/或步驟以不同方式設(shè)置和/或排序的實(shí)施方式。例如，在沒有實(shí) 質(zhì)改變基本控制方法的情況下，本申請(qǐng)討論的任何信號(hào)可以被縮放、緩沖、縮放和緩沖，變 換為另一種模式(例如，電壓、電流、電荷、時(shí)間等），或者變換為另一種狀態(tài)(例如，從高到低 和從低到高）。因此，其目的在于本發(fā)明僅由所附的權(quán)利要求限定。
[0055] 例如，圖3的NPN晶體管可以由NMOS晶體管代替，用于進(jìn)行類似的電路操作，除了衰 減器電流分配公式將根據(jù)MOS器件而不是BJT的器件公式而得出以外。而且，可以代替NPN晶 體管而使用PNP晶體管。雖然本申請(qǐng)中討論的"負(fù)載"被示出為電阻器，但是還可以使用具有 電組的其他類型的器件(例如，雙極型器件和MOS器件）。
[0056] 例如，在圖3中，控制電流Ici和1^可以被施加到二極管預(yù)失真器負(fù)載上，而不是施 加到簡(jiǎn)單的電阻上，用以改變相移與控制電流響應(yīng)的關(guān)系。這可能會(huì)導(dǎo)致更加線性的相移 響應(yīng)與控制電流的關(guān)系。
[0057] 例如，在圖3中，控制電流I c I和I c q可以是電流源，而不是所繪制出的電流吸收器 (source sink)，或者在操作上可以是雙極的，從而產(chǎn)生的控制電壓Vci和Vcq可以呈現(xiàn)正值， 從而允許更大的最大相移。在該實(shí)施例中，正的電壓值可以定義為從Q2和Q4的基極到Ql和 Q3的基極，還可以定義為從Q8和QlO的基極到Q7和Q9的基極。
[0058] 除非另有說明，否則本說明書中的所有測(cè)量、值、等級(jí)、位置、大小、尺寸、以及其他 規(guī)格都是近似的，而不是精確的。其目的是具有與其涉及到的功能以及其所屬領(lǐng)域內(nèi)常規(guī) 手段一致的合理范圍。
[0059] 除了上面剛剛作出的聲明以外，已經(jīng)聲明的或闡明的內(nèi)容都不旨在或不應(yīng)該被解 釋為導(dǎo)致任何組件、步驟、特征、對(duì)象、益處、優(yōu)點(diǎn)或等同物奉獻(xiàn)給公眾，無論是否在權(quán)利要 求中進(jìn)行了列舉。
[0060] 本公開所引用的所有文章、專利、專利申請(qǐng)、以及其他出版物均通過引用方式并入 本文中。
[0061] 應(yīng)當(dāng)理解，除非本文已經(jīng)另外指出其特定含義，否則本文使用的術(shù)語和表達(dá)具有 普通的含義，這些普通含義與其相關(guān)調(diào)查和研究的各個(gè)領(lǐng)域中的術(shù)語和表達(dá)相符。諸如第 一、第二等的相關(guān)術(shù)語可僅僅用于將一個(gè)實(shí)體或行為與另一個(gè)實(shí)體或行為進(jìn)行區(qū)分，而不 必要求或暗示這些實(shí)體或行為之間的任何實(shí)際關(guān)系或順序。術(shù)語"包含"、"包含……的"及 其任何變形，當(dāng)在說明書或權(quán)利要求書中與要素的列表一起使用時(shí)，旨在表示所述列表不 是排他性的而是還可以包括其他要素。類似地，由"一個(gè)"、"一種"修飾的要素在沒有進(jìn)一步 限制的情況下不排除相同類型的其他要素的存在。
[0062] 提供本公開的摘要從而使得讀者能夠快速確定本技術(shù)公開的本質(zhì)。應(yīng)當(dāng)理解，摘 要的提供不是用于對(duì)權(quán)利要求的范圍或含義進(jìn)行解釋或限制。此外，上述詳細(xì)描述中，可以 看出，為了達(dá)到簡(jiǎn)化該公開的目的，在各個(gè)實(shí)施例中，各種特征被組合在一起。公開的這種 方法并不應(yīng)被解釋為表達(dá)出如下的意圖：即所主張的實(shí)施例需要比每個(gè)權(quán)利要求明確列舉 的更多的特征。相反，如所附權(quán)利要求表達(dá)的，創(chuàng)造性主題體現(xiàn)在少于單個(gè)公開的實(shí)施例的 所有特征。因此，在此將所附權(quán)利要求合并到詳細(xì)描述部分中，每個(gè)權(quán)利要求作為單獨(dú)主張 的主題而獨(dú)立存在。
【主權(quán)項(xiàng)】
1. 一種相位誤差補(bǔ)償電路，包括： 第一跨導(dǎo)電路，其具有差分輸入端和差分輸出端； 第二跨導(dǎo)電路，其具有差分輸入端和差分輸出端； 第一乘法器電路，其包括： 差分控制輸入端(Vci); 第二差分輸入端，其耦接到所述第一跨導(dǎo)電路的差分輸出端；以及 差分輸出端； 第二乘法器電路，其包括： 差分控制輸入端(Vcq); 第二差分輸入端，其耦接到所述第二跨導(dǎo)電路的差分輸出端；以及 差分輸出端； 第一差分負(fù)載，其包括第一負(fù)載和第二負(fù)載，該第一負(fù)載和該第二負(fù)載共同具有與所 述第二乘法器電路的差分輸出端耦接的差分輸入端，并且共用公共節(jié)點(diǎn)；以及 第二差分負(fù)載，其包括第一負(fù)載和第二負(fù)載，該第一負(fù)載和該第二負(fù)載共同具有與所 述第一乘法器電路的差分輸出端耦接的差分輸入端，并且共用所述公共節(jié)點(diǎn)。2. 根據(jù)權(quán)利要求1所述的相位誤差補(bǔ)償電路，其中， 所述第一跨導(dǎo)電路配置為將其差分輸入端的差分電壓信號(hào)變換成其差分輸出端的差 分電流信號(hào)；以及 所述第二跨導(dǎo)電路配置為將其差分輸入端的差分電壓信號(hào)變換成其差分輸出端的差 分電流信號(hào)。3. 根據(jù)權(quán)利要求2所述的相位誤差補(bǔ)償電路，其中，每個(gè)跨導(dǎo)電路包括兩個(gè)晶體管，所 述兩個(gè)晶體管具有與電流源耦接的公共節(jié)點(diǎn)。4. 根據(jù)權(quán)利要求3所述的相位誤差補(bǔ)償電路，其中，每個(gè)跨導(dǎo)電路的兩個(gè)晶體管是共用 公共發(fā)射極的雙極型晶體管，并且這兩個(gè)晶體管的集電極分別與這兩個(gè)晶體管對(duì)應(yīng)的乘法 器電路耦接。5. 根據(jù)權(quán)利要求1所述的相位誤差補(bǔ)償電路，其中，所述第一乘法器電路配置為將所述 第一跨導(dǎo)電路提供的差分電流信號(hào)與所述第一乘法器電路的差分控制輸入端處提供的第 一縮放常數(shù)相乘。6. 根據(jù)權(quán)利要求5所述的相位誤差補(bǔ)償電路，其中，所述第二乘法器電路配置為將所述 第二跨導(dǎo)電路提供的差分電流信號(hào)與所述第二乘法器電路的差分控制輸入端處提供的第 二縮放常數(shù)相乘。7. 根據(jù)權(quán)利要求6所述的相位誤差補(bǔ)償電路，其中，所述第一縮放常數(shù)和所述第二縮放 常數(shù)中的至少一個(gè)實(shí)質(zhì)上小于1。8. 根據(jù)權(quán)利要求1所述的相位誤差補(bǔ)償電路，其中，所述相位誤差補(bǔ)償電路配置為產(chǎn)生 頻率至少為IGHz的相位經(jīng)過校正的Q信號(hào)和I信號(hào)。9. 根據(jù)權(quán)利要求1所述的相位誤差補(bǔ)償電路，其中， 所述第一乘法器電路包括： 第一對(duì)晶體管，其具有與所述第一跨導(dǎo)電路的差分輸出的第一分量耦接的公共節(jié)點(diǎn)； 以及 第二對(duì)晶體管，其具有與所述第一跨導(dǎo)電路的差分輸出的第二分量耦接的公共節(jié)點(diǎn)； 以及 所述第二乘法器電路包括： 第一對(duì)晶體管，其具有與所述第二跨導(dǎo)電路的差分輸出的第一分量耦接的公共節(jié)點(diǎn)； 以及 第二對(duì)晶體管，其具有與所述第二跨導(dǎo)電路的差分輸出的第二分量耦接的公共節(jié)點(diǎn)。10. 根據(jù)權(quán)利要求9所述的相位誤差補(bǔ)償電路，其中，每個(gè)乘法器電路的第一對(duì)晶體管 和第二對(duì)晶體管包括發(fā)射極面積之比為N的雙極型晶體管，其中N大于1。11. 根據(jù)權(quán)利要求1所述的相位誤差補(bǔ)償電路，還包括控制電路，該控制電路配置為向 所述第一乘法器電路和所述第二乘法器電路的差分控制輸入端分別提供控制信號(hào)。12. 根據(jù)權(quán)利要求11所述的相位誤差補(bǔ)償電路，其中，所述控制電路包括： 第一電阻元件，其具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)，其中該第一節(jié)點(diǎn)耦接至基準(zhǔn)偏置電壓節(jié) 占. 第二電阻元件，其具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)，其中該第一節(jié)點(diǎn)耦接至所述基準(zhǔn)偏置電 壓節(jié)點(diǎn)； 第一電流源，其耦接至所述第一電阻元件的第二節(jié)點(diǎn)；以及 第二電流源，其耦接至所述第二電阻元件的第二節(jié)點(diǎn)。13. 根據(jù)權(quán)利要求12所述的相位誤差補(bǔ)償電路，其中， 每個(gè)乘法器電路均包括第一對(duì)雙極型晶體管和第二對(duì)雙極型晶體管，其中每對(duì)雙極型 晶體管具有公共發(fā)射極； 每對(duì)雙極型晶體管的第一雙極型晶體管的發(fā)射極面積為第二雙極型晶體管的發(fā)射極 面積的N倍，其中N大于1; 所述基準(zhǔn)偏置電壓節(jié)點(diǎn)耦接至每個(gè)乘法器電路的每個(gè)第一雙極型晶體管的基極； 所述控制電路的第一電阻元件的第二節(jié)點(diǎn)耦接至所述第二乘法器電路的每一個(gè)第二 雙極型晶體管；以及 所述控制電路的第二電阻元件的第二節(jié)點(diǎn)耦接至所述第一乘法器電路的每一個(gè)第二 雙極型晶體管。14. 根據(jù)權(quán)利要求1所述的相位誤差補(bǔ)償電路，其中， 所述第一差分負(fù)載配置為對(duì)來自所述第二乘法器電路的差分輸出端的電流的至少一 部分與來自所述第一跨導(dǎo)電路的差分輸出端的電流的至少一部分求和，以及 所述第二差分負(fù)載配置為對(duì)來自所述第一乘法器電路的差分輸出端的電流的至少一 部分與來自所述第二跨導(dǎo)電路的差分輸出端的電流的至少一部分求和。15. -種相位誤差補(bǔ)償電路，其配置為產(chǎn)生相位經(jīng)過校正的正交Q輸出信號(hào)和對(duì)應(yīng)的相 位經(jīng)過校正的同相I輸出信號(hào)，所述電路包括： 第一跨導(dǎo)電路，其配置為將與I輸入電壓信號(hào)相關(guān)的電壓信號(hào)變換成I電流信號(hào)； 第二跨導(dǎo)電路，其配置為將與Q輸入電壓信號(hào)相關(guān)的電壓信號(hào)變換成Q電流信號(hào)； 第一乘法器電路，其配置為將所述Q電流信號(hào)與Q縮放常數(shù)相乘以提供縮放后的Q信號(hào)； 第二乘法器電路，其配置為將所述I電流信號(hào)與I縮放常數(shù)相乘以提供縮放后的I信號(hào)； I加法器，其配置為對(duì)所述I電流信號(hào)與縮放后的Q信號(hào)求和；以及 Q加法器，其配置為對(duì)所述Q電流信號(hào)與縮放后的I信號(hào)求和。16. 根據(jù)權(quán)利要求15所述的相位誤差補(bǔ)償電路，其中，所述第一跨導(dǎo)電路和所述第二跨 導(dǎo)電路、所述第一乘法器電路和所述第二乘法器電路、以及所述I加法器和所述Q加法器配 置為對(duì)差分信號(hào)進(jìn)行運(yùn)算。17. -種用于對(duì)包括第一跨導(dǎo)電路和第二跨導(dǎo)電路、第一乘法器電路和第二乘法器電 路、以及第一負(fù)載和第二負(fù)載的電路的相位誤差進(jìn)行補(bǔ)償?shù)姆椒ǎ摲椒òㄒ韵虏襟E： 通過所述第一跨導(dǎo)電路將同相I電壓信號(hào)變換為I電流信號(hào)； 通過所述第二跨導(dǎo)電路將正交Q電壓信號(hào)變換為Q電流信號(hào)； 通過所述第一乘法器電路將所述Q電流信號(hào)與Q縮放常數(shù)相乘，以提供縮放后的Q信號(hào)； 通過所述第二乘法器電路將所述I電流信號(hào)與I縮放常數(shù)相乘，以提供縮放后的I信號(hào)； 通過所述第一負(fù)載對(duì)所述I電流信號(hào)與縮放后的Q信號(hào)求和；以及 通過所述第二負(fù)載對(duì)所述Q電流信號(hào)與縮放后的I信號(hào)求和。18. 根據(jù)權(quán)利要求17所述的方法，其中，以差分方式執(zhí)行每一步驟。19. 根據(jù)權(quán)利要求17所述的方法，其中，所述I縮放常數(shù)和所述Q縮放常數(shù)中的至少一個(gè) 實(shí)質(zhì)上小于1。20. 根據(jù)權(quán)利要求17所述的方法，還包括產(chǎn)生頻率至少為IGHz的相位經(jīng)過校正的Q信號(hào) 和I信號(hào)。
【文檔編號(hào)】H03L7/099GK105915213SQ201610105174
【公開日】2016年8月31日
【申請(qǐng)日】2016年2月25日
【發(fā)明人】約翰·佩里·邁爾斯
【申請(qǐng)人】凌力爾特公司