一種時鐘占空比校準電路的制作方法
【專利摘要】本發(fā)明涉及集成電路設(shè)計領(lǐng)域，公開了一種時鐘占空比校準電路。本發(fā)明中，公開了一種時鐘占空比校準電路，包括：脈沖發(fā)生器、脈寬調(diào)制器、觸發(fā)器、比較器和低通濾波器；脈沖發(fā)生器，輸入第一時鐘信號，輸出第二時鐘信號；第二時鐘信號的占空比小于50％；脈寬調(diào)制器，輸入第二時鐘信號和反饋信號，輸出第三時鐘信號；觸發(fā)器，輸入第三時鐘信號，輸出校準時鐘信號；低通濾波器，輸入校準時鐘信號，輸出第四時鐘信號；比較器，正端輸入第四時鐘信號，負端輸入?yún)⒖茧妷?，輸出反饋信號。本發(fā)明實施方式相對于現(xiàn)有技術(shù)而言，可以提升任意占空比輸入時鐘的占空比校準精度，輸出任意占空比時鐘，且電路結(jié)構(gòu)簡單，芯片面積小，抗工藝、溫度、電壓變化影響高。
【專利說明】
一種時鐘占空比校準電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及集成電路設(shè)計領(lǐng)域，特別涉及一種時鐘占空比校準電路?！颈尘凹夹g(shù)】
[0002]隨著電子技術(shù)的不斷發(fā)展，以及電子控制技術(shù)不斷的被應(yīng)用并控制各種各樣的電路系統(tǒng)。簡單的控制線路只能實現(xiàn)接通工作元件電路或切斷工作元件線路兩種情況，也就是開或關(guān)。但這種簡單的開關(guān)控制動作已經(jīng)不能夠滿足許多精確控制系統(tǒng)工作的要求。而且，出于對系統(tǒng)控制精度的要求和受到功耗限制等多種因素，大多數(shù)的元件已經(jīng)可以實現(xiàn)從漸開到漸閉的線型調(diào)控。這種漸開到漸閉的線性調(diào)控，就需要應(yīng)用到占空比控制。
[0003]在高速串行數(shù)據(jù)收發(fā)的時候，一般以降低工作時鐘頻率來降低功耗和噪聲，所以在發(fā)送器時鐘的上升沿和下降沿用來發(fā)送數(shù)據(jù)，同樣在接收器的上升沿和下降沿用來對數(shù)據(jù)進行采樣，這就要求時鐘的占空比必須保證為50%。50%占空比的時鐘廣泛的應(yīng)用于雙數(shù)據(jù)率(DDR)的靜態(tài)隨機存取存儲器SRAM，延遲鎖相環(huán)(DDL)電路，雙邊采樣的數(shù)模轉(zhuǎn)換電路，使得它在上升沿和下降沿能夠同時工作，提高信號的傳輸速率。如今在很多鎖相環(huán) (PLL)參考時鐘的倍頻率電路中，倍頻前必須將輸入的參考時鐘進行50%占空比的校準，從而使得倍頻以后的時鐘信號能夠作為鎖相環(huán)(PLL)的兩倍頻的參考時鐘，整體提高鎖相環(huán) (PLL)頻率綜合器的性能。在實現(xiàn)本發(fā)明過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中時鐘占空比校準電路系統(tǒng)設(shè)計復(fù)雜，占用芯片面積較大，此類校準電路的精準度易受工藝、溫度、電壓等影響， 并且只能調(diào)整較小范圍的占空比值進行校準，不可以進行任何時鐘占空比校準，大大限制了校準電路的實用性。
[0004]另外，現(xiàn)有技術(shù)存在一種在高速CMOS時鐘緩沖器下的脈寬控制循環(huán)電路，具體如圖1所示:
[0005]該方案將待調(diào)整的CKin，通過脈寬調(diào)整電路調(diào)整后將時鐘信號0(_送至電荷栗1 (CP1)和電容C1進行檢測，然后通過比較器與參考電壓進行比較，如果CKout的脈沖小于 50%，則延長C1的充電時間使電容C1上的電壓V。增加，直到V。的值大于參考電壓Vref，從而使 C3上電壓升高，從而調(diào)節(jié)脈寬調(diào)制電路，使占空比減小，這樣反復(fù)的進行檢測反饋，使得整個系統(tǒng)達到一個平衡，〇(_的輸出占空比為50%，整個占空比校準電路采用了閉環(huán)形式。但是此方案存在如下幾點缺陷:
[0006]1)此方案通過一個三級反相器構(gòu)成的環(huán)形振蕩器和電荷栗CP2以及充電電容C2產(chǎn)生代表50%占空比的參考電壓，這個方法產(chǎn)生的參考電壓一方面電路復(fù)雜，而且環(huán)形振蕩器必須通過小心的設(shè)計其上下PM0S管、匪0S的合理尺寸，保證得到一個占空比為50 %的時鐘，這個受工藝，溫度等的的影響會較大，直接影響占空比調(diào)整精度。
[0007]2)這個環(huán)形振蕩器在高頻條件下將消耗很大的功耗。
[0008]3)在鎖定狀態(tài)下，Vrrf由CP2的充、放電流和電流源的輸出阻抗共同決定，當電荷栗 CP2存在失配時，Vref可能被被筘位到電源或地，則環(huán)路將不能正常工作;另外這個結(jié)構(gòu)只能進行50%占空比的調(diào)整。
[0009]4)整體系統(tǒng)設(shè)計復(fù)雜，具有兩個電荷栗(CP1/CP2)，以及比較器有三個積分電容， 將占用較大的芯片面積。
[0010]現(xiàn)有技術(shù)還提供了一種純數(shù)字電路實現(xiàn)的占空比校準電路，具體如圖2所示:
[0011]采用數(shù)字開環(huán)式占空比校準電路其工作思路大致:輸入時鐘Clkin通過延遲鏈路 (由若干個延遲量為t的延遲單元級聯(lián)而成)，生成一系列等相位差的信號Clk[i]，Clk[i]上升沿激勵觸發(fā)器對(^^^進行采樣，通過組合邏輯可以判斷出cikinT降沿相對于延遲鏈路的位置，具體的信號變化如圖3所示。例如觸發(fā)器從左到右采樣結(jié)果依次為 11111111110000,則Clkin下降沿位于1到0的兩級延遲時鐘之間，此時將與Clkin下降沿位置相對應(yīng)的延遲時鐘(如圖3中的Clk[n+1])取反，然后分別對Clkir^/Clk[n+1]的上升沿、下降沿進行插相，假設(shè)理想的插相過程使插出的時鐘沿正好處于兩個被插沿的中間，則最終獲得的時鐘占空比將為50 %。
[0012]這一類結(jié)構(gòu)本身采用了開環(huán)形式，其建立速度很快，然而這一類技術(shù)中存在的缺陷是:
[0013]1)插相位置取決于反相器A、B的相對尺寸，易受工藝偏差的影響；
[0014]2)每個延時單元之間受工藝、溫度、電壓等的影響存在差異，很難保證延時時間的一致性，從而大大的影響了占空比校準精度。
[0015]3)插相過程僅在時鐘有限的上升或下降時間中進行，從而大大限制了其可調(diào)頻率和占空比，可調(diào)占空比范圍僅為±10%，大大限制了實用性。
【發(fā)明內(nèi)容】

[0016]本發(fā)明的目的在于提供一種時鐘占空比校準電路，使得電路結(jié)構(gòu)簡單，占用芯片面積較小，且輸出時鐘信號的占空比精度得到大大提升，提高校準電路的抗集成電路工藝、 溫度、電壓變化的影響。
[0017]為解決上述技術(shù)問題，本發(fā)明的實施方式提供了一種時鐘占空比校準電路，包括:
[0018]脈沖發(fā)生器、脈寬調(diào)制器、觸發(fā)器、比較器和低通濾波器；
[0019]脈沖發(fā)生器，輸入第一時鐘信號，輸出第二時鐘信號;第二時鐘信號的占空比小于 50% ；
[0020]脈寬調(diào)制器，輸入第二時鐘信號和反饋信號，輸出第三時鐘信號；
[0021]觸發(fā)器，輸入第三時鐘信號，輸出校準時鐘信號；
[0022]低通濾波器，輸入校準時鐘信號，輸出第四時鐘信號；
[0023]比較器，正端輸入第四時鐘信號，負端輸入?yún)⒖茧妷?，輸出反饋信號?br>[0024]本發(fā)明實施方式相對于現(xiàn)有技術(shù)而言，脈沖發(fā)生器對于以任意占空比輸入的時鐘信號，輸出占空比小于50%的時鐘信號，輸入該校準電路的時鐘信號的占空比是任意、可變大小數(shù)值的。脈寬調(diào)制器對輸入的時鐘信號和反饋信號進行脈寬調(diào)節(jié)，由于信號被不斷的反饋到脈寬調(diào)制器的一個輸入端，由此，輸入信號才被進行不斷地脈寬調(diào)節(jié)。并且脈寬調(diào)制器、觸發(fā)器、低通濾波器和比較器共同構(gòu)成一個閉環(huán)電路，閉環(huán)電路的結(jié)構(gòu)比較穩(wěn)定、勞固， 不容易受到外界的信號干擾，因此具有較強的魯棒性，并且閉環(huán)形式可以進行連續(xù)的校準， 使得不斷調(diào)節(jié)輸入的時鐘信號脈寬，逼近比較器輸出的反饋信號，直至建立平衡狀態(tài)，校準精度得到不斷提高。低通濾波器將高于截止頻率的時鐘信號過濾，減小輸出時鐘信號，降低輸出信號的幅度，減少高頻信號的干擾。本發(fā)明實施方式中校準電路即使輸入任意大小的占空比的時鐘信號，輸出的時鐘信號也會被校準為預(yù)定的占空比，且校準精度得到大大提升，電路同時減少了突變高頻信號的干擾，具有較強的魯棒性，同時，抗集成電路工藝、溫度、電壓變化的影響也得到了提高。
[0025]另外，脈沖發(fā)生器中，具體包括:延時單元和與非門；與非門的第一輸入端為脈沖發(fā)生器的輸入端，第二輸入端通過延時單元連接與非門的第一輸入端，與非門的輸出端作為脈沖發(fā)生器的輸出端;延時單元的延時時間小于第一時鐘信號的周期的1/2。根據(jù)占空比的計算公式，占空比為信號脈沖時間除以該信號的周期，延時單元延時時間小于第一時鐘信號的周期的1/2,即經(jīng)過與非門等一系列的邏輯運算，脈沖時間除以該信號的周期小于1/ 2,產(chǎn)生一個占空比小于50%的信號。脈沖發(fā)生器包括延時單元和與非門，延時單元和與非門組成固定的結(jié)構(gòu)形式，產(chǎn)生所需的占空比信號，結(jié)構(gòu)簡單，實現(xiàn)性好。
[0026]另外，與非門的第二輸入端通過至少一個第一反相器連接延時單元。延時單元進行信號延時后可以有多次反相操作，反相器可以作為緩存器，加強了電路的驅(qū)動能力。
[0027]另外，觸發(fā)器為施密特觸發(fā)器。施密特觸發(fā)器提高了脈寬調(diào)制器輸出信號的抗干擾能力，增強了信號的抗噪聲和抖動的能力，并且加強了脈寬調(diào)制器驅(qū)動能力。[〇〇28]另外，低通濾波器為電阻電容RC濾波器。RC濾波器將突高幅度的信號截止，通過幅度較小的信號，并且RC濾波器結(jié)構(gòu)簡單。
[0029]另外，參考電壓由工作電壓根據(jù)第一電阻和第二電阻分壓獲得;第一電阻的一端連接比較器的負端，另一端接地;第二電阻的一端連接比較器的負端，另一端連接工作電壓。反饋信號由低通濾波器輸出信號與電阻分壓得到的參考電壓通過反饋器進行比較，比較的結(jié)果反饋至脈寬調(diào)制器中進行脈寬調(diào)節(jié)，電阻分壓得到的參考電壓最終決定脈寬調(diào)制后的占空比，要產(chǎn)生不同值大小的占空比輸出信號，就要調(diào)整參考電壓的電壓值，工作電壓的值是固定不可變的，由兩個電阻分壓得到一個固定的參考電壓值。
[0030]另外，第二電阻為可變電阻。通過調(diào)節(jié)可變電阻阻值大小，改變電阻分壓的值的大小，即參考電壓的電壓值大小，使得占空比可調(diào)，從而使得輸出信號的占空比可以用戶所需調(diào)整，拓展本發(fā)明的應(yīng)用范圍。【附圖說明】
[0031]圖1是根據(jù)本發(fā)明【背景技術(shù)】中的一種在高速CMOS時鐘緩沖器下的脈寬控制循環(huán)電路的電路圖；
[0032]圖2是根據(jù)本發(fā)明【背景技術(shù)】中的一種純數(shù)字電路實現(xiàn)的占空比校準電路的電路圖；
[0033]圖3是根據(jù)本發(fā)明【背景技術(shù)】中的一種純數(shù)字電路實現(xiàn)的占空比校準電路的信號圖；
[0034]圖4是根據(jù)本發(fā)明第一實施方式的一種時鐘占空比校準電路的電路模塊圖；
[0035]圖5是根據(jù)本發(fā)明第一實施方式的一種時鐘占空比校準電路的電路圖；
[0036]圖6是根據(jù)本發(fā)明第一實施方式的一種脈沖發(fā)生器信號變化圖；
[0037]圖7是根據(jù)本發(fā)明第一實施方式的一種施密特觸發(fā)器的電路結(jié)構(gòu)圖；
[0038]圖8是根據(jù)本發(fā)明第二實施方式的固定阻值電阻分壓法得到的參考電壓電路結(jié)構(gòu)圖；
[0039]圖9是根據(jù)本發(fā)明第三實施方式的一種可調(diào)整電阻分壓得到的參考電壓電路結(jié)構(gòu)圖；
[0040]圖10是根據(jù)本發(fā)明第四實施方式的一種反相器的連接電路圖；
[0041]圖11是根據(jù)本發(fā)明第五實施方式的一種觸發(fā)器的電路結(jié)構(gòu)圖?！揪唧w實施方式】
[0042]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明的各實施方式進行詳細的闡述。然而，本領(lǐng)域的普通技術(shù)人員可以理解，在本發(fā)明各實施方式中， 為了使讀者更好地理解本申請而提出了許多技術(shù)細節(jié)。但是，即使沒有這些技術(shù)細節(jié)和基于以下各實施方式的種種變化和修改，也可以實現(xiàn)本申請各權(quán)利要求所要求保護的技術(shù)方案。
[0043]本發(fā)明的第一實施方式涉及一種時鐘占空比校準電路。電路模塊圖如圖4所示，具體包括:脈沖發(fā)生器、脈寬調(diào)制器、觸發(fā)器、比較器和低通濾波器;脈沖發(fā)生器，輸入第一時鐘信號CLK_in，輸出第二時鐘信號CLK_2;第二時鐘信號CLK_2的占空比小于50%;脈寬調(diào)制器，輸入第二時鐘信號CLK_2和反饋信號，輸出第三時鐘信號;觸發(fā)器，輸入第三時鐘信號， 輸出校準時鐘信號;低通濾波器，輸入所述校準時鐘信號，輸出第四時鐘信號；比較器，正端輸入第四時鐘信號，負端輸入?yún)⒖茧妷海敵龇答佇盘?。其中，輸出信號就是校準信號?br>[0044]具體的說，通過脈沖發(fā)生器內(nèi)部的特有結(jié)構(gòu)，可以實現(xiàn)不同的功能，從而限制了該脈沖發(fā)生信號器輸出的信號的特性。本實施方式中的脈沖發(fā)生信號對于輸入的任何占空比大小的時鐘信號CLK_in，總是產(chǎn)生一個占空比小于50%的時鐘信號CLK_2,并以此作為下一個器件的唯一輸入信號，確保了任意占空比值大小的輸入信號CLK_in對于該校準電路的結(jié)果是沒有影響的。
[0045]值得一提的是，本實施方式中的脈沖發(fā)生器，如圖5所示，具體包括:延時單元1和與非門3;與非門3的第一輸入端為脈沖發(fā)生器的輸入端，第二輸入端通過延時單元1連接與非門3的第一輸入端，與非門3的輸出端作為脈沖發(fā)生器的輸出端;延時單元1的延時時間小于第一時鐘信號的周期的1/2,并且與非門3的第二輸入端通過至少一個第一反相器2連接延時單元1。
[0046]其中，本領(lǐng)域技術(shù)人員可以理解，延時單元1是將輸入信號CLK_in按照一定的延時時間進行時間軸方向的平移，延時后的信號周期、頻率、占空比等性質(zhì)都不會發(fā)生改變，只是在時間方向上進行了平移。與非門3是一個數(shù)字電路的一種邏輯電路，對輸入的信號CKL_ 1先進行“與”運算，再進行“非”運算，例如若當與非門3的兩個輸入端都是高電平(用電位 “1”表示)，則輸入為低電平(用“0”表示)；若輸入端的兩個輸入信號至少有一個為低電平 (〇)，則輸出為高電平(1)。[〇〇47]延時單元1用于產(chǎn)生較小的移位信號，作為與非門3的一個輸入信號CKL_1，與非門 3通過將延遲單元1產(chǎn)生的信號與輸入信號CLK_in進行與非邏輯的運算，最終得到的結(jié)果為占空比小于50%的時鐘信號CLK_2,如圖6所示，給出了本實施方式的一種脈沖發(fā)生器信號變化圖。
[0048]根據(jù)占空比的計算公式，可以得知，占空比為信號脈沖時間除以該信號的周期，延時單元1延時時間小于第一時鐘信號的周期的1/2,即經(jīng)過與非門3等一系列的邏輯運算，脈沖時間除以該信號的周期小于1/2,由此，產(chǎn)生一個占空比小于50%的信號。延時單元1和與非門3組成固定的結(jié)構(gòu)形式，產(chǎn)生所需的占空比信號，結(jié)構(gòu)簡單，實現(xiàn)性好。
[0049]另外，本實施方式中與非門3的第二輸入端可以通過一個反相器2連接延時單元1， 該反相器2可以作為電路的緩存器，加強電路的驅(qū)動能力。此外，在實際應(yīng)用中，與非門3的第二輸入端可以通過多個反相器連接延時單元，如2個或3個，在此不再一一列舉。
[0050]還需說明的是，脈寬調(diào)制器是一種控制方脈沖寬度的儀器，可以有效地調(diào)節(jié)方波信號的寬度，進而控制了方波的占空比值的大小。脈寬調(diào)制器以脈沖發(fā)生器輸出端的占空比小于50%的時鐘輸出信號CLK_2作為一個輸入，以一個反饋信號作為另一個輸入，由于反饋信號的值被不斷的更新、輸入至該脈寬調(diào)制器，因此，輸入端的兩個輸入信號的脈寬被不斷的進行比較、調(diào)節(jié)。
[0051]本實施方式中的脈寬調(diào)制器為偽反相器，包括:第一 P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管PM0S管4和第一N溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管NM0S管5;第一PM0S管4的漏極接高電平，柵極接比較器的輸出端，源極接第一NM0S管5的漏極;第一NM0S管5的源極接地，柵極接脈沖發(fā)生器的輸出端。
[0052]具體的說，該偽反相器脈寬調(diào)制器的兩個輸入端分別連接脈沖發(fā)生器的輸出端和比較器的輸出端，即反饋信號，由于反饋的信號值不斷變化，因此該偽反相器脈寬調(diào)制器會對輸入端的兩個信號不斷的進行脈寬的調(diào)制，直至達到動態(tài)的平衡狀態(tài)為止，此時的兩個輸入信號的脈寬值也達到了最為逼近的狀態(tài)，校準電路得到了一個精準度更高的輸出信號。
[0053]由于在實際的數(shù)字系統(tǒng)中，包含大量的存儲單元，當控制信號被觸發(fā)或者輸入的信號達到某個閾值的條件，電路根據(jù)輸入信號改變相應(yīng)的輸出信號的狀態(tài)，這種需要觸發(fā)的儲存單元就叫做觸發(fā)器。本實施方式中的觸發(fā)器的輸入信號為脈寬調(diào)制器的輸出信號， 其與脈寬調(diào)制器“首尾相接”。根據(jù)該觸發(fā)器內(nèi)部的結(jié)構(gòu)或控制條件以及輸入信號，產(chǎn)生出相應(yīng)的輸出時鐘信號，具體的說，輸出時鐘信號就是校準信號。[〇〇54]值得一提的是，本實施方式中的觸發(fā)器為施密特觸發(fā)器6,如圖7所示，包括:三個 PM0S管和三個NM0S管，分別是第二PM0S管10、第三PM0S管11、第四PM0S管15、第二NM0S管12、 第三NM0S管13和第四NM0S管14;第二PM0S管10、第三PM0S管11、第二NM0S管12和第三NM0S管 13的柵極共同連接，作為施密特觸發(fā)器的輸入端;第二PM0S管10的漏極和第三PM0S管11的源極共同連接至第四NM0S管14的漏極;第二匪0S管12的漏極和第三NM0S管13的源極共同連接至第四PM0S管15的漏極;第四NM0S管14的源極接地，第四PM0S管15的漏極接高電平;第三 PM0S管11的源極和第二NM0S管12的漏極、第四PM0S管15的柵極和第四NM0S管14的柵極共同連接，作為施密特觸發(fā)器6的輸出端。
[0055]門電路有一個閾值電壓，當輸入電壓從低電平上升到閾值電壓或從高電平下降到閾值電壓時電路的狀態(tài)將發(fā)生變化。施密特觸發(fā)器是一種特殊的門電路，與普通的門電路不同，施密特觸發(fā)器有兩個閾值電壓，分別稱為正向閾值電壓(V+)和負向閾值電壓(V-)。在輸入信號從低電平上升到高電平并且到達V+時，輸出電壓狀態(tài)發(fā)生突變;輸入信號從高電平下降到低電平并且減少到V-時，輸出電壓狀態(tài)發(fā)生突變。
[0056]施密特觸發(fā)器被設(shè)計成阻止輸入電壓出現(xiàn)微小變化(低于某一閾值)而引起的輸出電壓的改變，提高施密特觸發(fā)器輸出信號的抗噪能力，并且利用施密特觸發(fā)器狀態(tài)轉(zhuǎn)換過程中的正反饋作用，可以把邊沿變化緩慢的周期性信號變換為邊沿很陡的矩形脈沖信號。經(jīng)過脈寬調(diào)制器的輸出信號可能會發(fā)生信號波形畸變，波形的上升沿明顯變緩，或當其他脈沖信號通過疊加到矩形脈沖信號時，信號上將出現(xiàn)附加的噪聲，無論出現(xiàn)上述中的哪種情況，都可以通過用施密特反相觸發(fā)器整形而得到比較理想的矩形脈沖波形。
[0057]低通濾波器是一種起到過濾信號效果的儀器，允許低于某一特定截止頻率的信號通過，但高于該特定截止頻率的信號則不能通過。由于低通濾波器對高頻信號有抑制作用， 所以常常用于濾除高頻的干擾信號。本實施方式中的低通濾波器連接觸發(fā)器，以觸發(fā)器的輸出信號，也就是校準信號，作為自身的輸入信號，針對觸發(fā)器中輸出的信號中帶有的高頻干擾信號，進行濾除，可以提高該校準電路的抗高頻信號干擾能力。[〇〇58] 值得一提的是，本實施方式中的低通濾波器為電阻電容RC濾波器。由于RC濾波器是比較常用的低通濾波器，并且RC濾波器的結(jié)構(gòu)非常簡單，只需要用到一個電阻R7、一個電容元件C8,從而降低了整個校準電路結(jié)構(gòu)的復(fù)雜程度，并且減小了電路芯片的占用面積。并且，RC濾波器可以減小輸入的鋸齒波，降低輸入鋸齒波的幅度。在實際應(yīng)用中，低通濾波器還可以是巴特沃斯濾波器或切比雪夫濾波器等。
[0059]比較器可以對兩個或多個數(shù)據(jù)進行比較，以確定它們的大小是否相等，或者確定它們之間的大小關(guān)系。本實施方式中的比較器9共有兩個輸入端，一個輸入端連接低通濾波器的輸出端，以低通濾波器的輸出信號作為輸入信號，另一個輸入端輸入一個參考電壓 vref，該參考電壓vref可以由技術(shù)人員依據(jù)經(jīng)驗設(shè)置。該比較器9的結(jié)果，作為一個反饋信號，輸入脈寬調(diào)制器，作為脈寬調(diào)制器的其中一個輸入信號。
[0060]本實施方式與現(xiàn)有技術(shù)相比，主要改進及其效果在于，脈寬調(diào)制器、觸發(fā)器、RC低通濾波器以及比較器彼此首尾相接，共同構(gòu)成了一個閉合的環(huán)路，環(huán)路中每個輸出信號都將作為下一個元器件的輸入信號或其中一個輸入信號。閉合電路中每個元器件之間存在的電路工藝、溫度、電壓等影響時一樣的，由于閉合電路的這一特殊的結(jié)構(gòu)，決定了其整個電路的抗集成電路工藝、溫度、電壓變化的影響得到了提升。并且閉合電路的結(jié)構(gòu)比較穩(wěn)定、 牢固，不容易受到外界的信號等因素干擾，因而具有較強的魯棒性。閉合電路比較器通過對比時鐘信號和參考的信號，不斷將反饋信號輸入到脈寬調(diào)節(jié)器中進行調(diào)節(jié)，直至建立了平衡狀態(tài)，平衡狀態(tài)下的輸入信號脈寬最為接近反饋信號，得以保證電路的精度得到不斷的提尚。[0061 ]本發(fā)明的第二實施方式涉及一種時鐘占空比校準電路，第二實施方式是在第一實施方式上做的改進，其主要改進之處在于:在本第二實施方式中，參考電壓vref由工作電壓根據(jù)第一電阻16和第二電阻17分壓獲得;第一電阻16的一端連接比較器的負端，另一端接地;第二電阻17的一端連接比較器的負端，另一端連接工作電壓;第一電阻16和第二電阻17 均為固定阻值的電阻，具體如圖8所示。
[0062]具體的說，本實施方式通過低通濾波器濾波后的輸出信號與電阻分壓得到的參考電壓vref在比較器中進行比較。比較的結(jié)果反饋至脈寬調(diào)制電路中進行脈寬調(diào)節(jié)，因此，最終脈寬調(diào)制后的占空比是由電阻分壓得到的參考電壓vref決定的，并且參考電壓vref可以由工作電壓VDD根據(jù)第一電阻Rd6和第二電阻R217分壓獲得，得到的參考電壓vref是按照第一電阻Rd6和第二電阻R217的阻值比例分配得來。例如，要得到占空比為25%的時鐘信號輸出，則可以采用Ri = 40K Q，R2 = 120K Q，可以得到心/他+辦)=40K/(40K+120K) =0 ? 25，最終可以得到輸出信號的占空比為25%。
[0063]根據(jù)要得到的占空比不同的輸出信號，可以相應(yīng)的選用不同阻值的電阻，從而得到任意占空比值得信號。[〇〇64]本發(fā)明第三實施方式涉及一種時鐘占空比校準電路，第三實施方式是對第二實施方式的優(yōu)化，主要優(yōu)化之處在于:在本發(fā)明第三實施方式中，參考電壓vref根據(jù)第四電阻 RU8和第三電阻R319的分壓獲得，如圖9所示，第四電阻R418的一端連接比較器的負端，另一端接地;第三電阻R319的一端連接比較器的負端，另一端連接工作電壓;第三電阻R319為可變電阻。[〇〇65] 具體的說，本實施方式通過第四電阻RU8與第三電阻R319分壓獲得參考電壓vref 并輸入到比較器元器件的輸入端負端，該參考電壓值vref將決定最終輸出時鐘信號脈寬調(diào)制后的占空比。例如，我們要實現(xiàn)占空比為50% (1:2)的時鐘信號輸出，那么我們可以采用 R3 = 40K Q，R4 = 40K Q，可以得到R4/ (R3+R4) = 40K/(40K+40K) = 0 ? 5，則參考電壓vref 為 1 / 2VDD，那么濾波后的鋸齒波和1/2VDD進行比較，方波信號通過RC濾波后的鋸齒波的平均值為Vav = VDD*占空比，這樣通過閉環(huán)環(huán)路不斷的進行比較逼近，使得濾波后的平均值電壓 Vav不斷的接近1/2VDD，最終在VDD*占空比=1/2VDD時建立平衡狀態(tài)，使得輸出信號的占空比為50%。同樣，如果我們想實現(xiàn)占空比為75%(3:4)，那么我么可以采用辦=401(/3，1?4 = 40K，即R4/ (R3+R4) = 40K/ (40K/3+40K) = 0.75，重復(fù)進行閉環(huán)環(huán)路的信號逼近，最終可以得到輸出信號的占空比為75%。[〇〇66]由于第三電阻R319為可變電阻，可以通過調(diào)節(jié)可變電阻R3,即第三電阻19的大小， 而不用手動的替換不同阻值大小的電阻，使得改變電阻分壓的值R4/(R3+R4)的大小，從而得到任意占空比校準的輸出信號，輸出信號的占空比可以根據(jù)用戶所需調(diào)整，拓展了本發(fā)明的應(yīng)用范圍。
[0067]本發(fā)明第四實施方式涉及一種時鐘占空比校準電路，第四實施方式是在第一實施方式上做的改進，主要改進之處在于:在本發(fā)明第四實施方式中，脈沖發(fā)生器和脈寬調(diào)制器之間連接第二反相器20，并且觸發(fā)器與濾波器之間連接第三反相器21，如圖10所示:
[0068]具體的說，反相器加入到脈沖發(fā)生器和脈寬調(diào)制器之間和觸發(fā)器與濾波器之間， 并沒有改變時鐘信號的原有屬性，該類可以被作為電路的緩存器，加強電路的驅(qū)動能力。 [〇〇69]值得一提的是，在實際應(yīng)用中，除了本實施方式中提到的既連接第二反相器20,又連接第三反相器21，還可以僅在觸發(fā)器與濾波器之間連接第三反相器21;或者僅在脈沖發(fā)生器和脈寬調(diào)制器之間連接第二反相器20。
[0070]本發(fā)明第五實施方式涉及一種時鐘占空比校準電路，第五實施方式與第一實施方式大致相同，主要區(qū)別之處在于:在本發(fā)明第五實施方式中，觸發(fā)器的結(jié)構(gòu)和第一實施方式中觸發(fā)器的結(jié)構(gòu)不同，如圖11所示，包括一個電壓源22,一個比較器23,一個第五電阻24和第六電阻25。
[0071]具體的說，電壓源22產(chǎn)生固定大小的電壓值％，并且該恒定電壓值h輸入到比較器 23輸入端負端，第五電阻R624與第六電阻R525對比較器23的輸出端電壓進行分壓，其中第六電阻R525的分壓電壓值將作為反饋電壓值返回到比較器23的輸入端正端，反饋電壓計算公式為[R5/(R5+R6)]*V。。由此，比較器有1個電壓值％的閾值限制，若反饋電壓值大于固定大小電壓值V:，則輸出電位為“1”；若反饋電壓值小于固定大小電壓值V:，則輸出電位為“0”。由此，可以實現(xiàn)矩形脈沖波形的輸出，并且減少因信號干擾而產(chǎn)生出的錯誤方波輸出。
[0072]值得一提的是，在實際應(yīng)用中，觸發(fā)器除了采用第一實施方式中的結(jié)構(gòu)，和本實施方式中的結(jié)構(gòu)，還可以采用其他結(jié)構(gòu)的施密特觸發(fā)器，在此不再一一列舉。
[0073]本領(lǐng)域的普通技術(shù)人員可以理解，上述各實施方式是實現(xiàn)本發(fā)明的具體實施例， 而在實際應(yīng)用中，可以在形式上和細節(jié)上對其作各種改變，而不偏離本發(fā)明的精神和范圍。
【主權(quán)項】
1.一種時鐘占空比校準電路，其特征在于，包括:脈沖發(fā)生器、脈寬調(diào)制器、觸發(fā)器、比 較器和低通濾波器；所述脈沖發(fā)生器，輸入第一時鐘信號，輸出第二時鐘信號;所述第二時鐘信號的占空比 小于50 %;所述脈寬調(diào)制器，輸入所述第二時鐘信號和反饋信號，輸出第三時鐘信號；所述觸發(fā)器，輸入所述第三時鐘信號，輸出校準時鐘信號；所述低通濾波器，輸入所述校準時鐘信號，輸出第四時鐘信號；所述比較器，正端輸入所述第四時鐘信號，負端輸入?yún)⒖茧妷海敵鏊龇答佇盘枴?.根據(jù)權(quán)利要求1所述的時鐘占空比校準電路，其特征在于，所述脈沖發(fā)生器中，具體 包括:延時單元和與非門；所述與非門的第一輸入端為所述脈沖發(fā)生器的輸入端，第二輸入端通過所述延時單元 連接所述與非門的第一輸入端，所述與非門的輸出端作為所述脈沖發(fā)生器的輸出端；所述延時單元的延時時間小于所述第一時鐘信號的周期的1/2。3.根據(jù)權(quán)利要求2所述的時鐘占空比校準電路，其特征在于，所述與非門的第二輸入端 通過至少一個第一反相器連接所述延時單元。4.根據(jù)權(quán)利要求1所述的時鐘占空比校準電路，其特征在于，所述脈寬調(diào)制器為偽反相 器。5.根據(jù)權(quán)利要求4所述的時鐘占空比校準電路，其特征在于，所述脈寬調(diào)制器具體包 括:第一 P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管PMOS管和第一 N溝道金屬氧化物半導(dǎo)體場效 應(yīng)晶體管NMOS管；所述第一 PMOS管的漏極接高電平，柵極接所述比較器的輸出端，源極接所述第一匪OS 管的漏極;所述第一 NMOS管的源極接地，柵極接所述脈沖發(fā)生器的輸出端。6.根據(jù)權(quán)利要求1所述的時鐘占空比校準電路，其特征在于，所述觸發(fā)器為施密特觸發(fā)器。7.根據(jù)權(quán)利要求6所述的時鐘占空比校準電路，其特征在于，所述施密特觸發(fā)器具體包 括:三個PMOS管和三個NMOS管，分別是第二PMOS管、第三PMOS管、第四PMOS管、第二NMOS管、 第三NMOS管和第四NMOS管；所述第二PMOS管、第三PMOS管、第二NMOS管和第三NMOS管的柵極共同連接，作為所述施 密特觸發(fā)器的輸入端；所述第二PMOS管的漏極和第三PMOS管的源極共同連接至所述第四W0S管的漏極;所述 第二匪0S管的漏極和第三NMOS管的源極共同連接至所述第四PMOS管的漏極;所述第四NMOS 管的源極接地，所述第四PMOS管的漏極接高電平；所述第三PMOS管的源極和所述第二NMOS管的漏極、所述第四PMOS管的柵極和所述第四 NMOS管的柵極共同連接，作為所述施密特觸發(fā)器的輸出端。8.根據(jù)權(quán)利要求1所述的時鐘占空比校準電路，其特征在于，所述低通濾波器為電阻電 容RC濾波器。9.根據(jù)權(quán)利要求1至8中任意一項所述的時鐘占空比校準電路，其特征在于，所述參考 電壓由工作電壓根據(jù)第一電阻和第二電阻分壓獲得；所述第一電阻的一端連接所述比較器的負端，另一端接地；所述第二電阻的一端連接所述比較器的負端，另一端連接工作電壓。10.根據(jù)權(quán)利要求9所述的時鐘占空比校準電路，其特征在于，所述第二電阻為可變電 阻。
【文檔編號】H03K3/017GK105958971SQ201610388948
【公開日】2016年9月21日
【申請日】2016年6月2日
【發(fā)明人】樓文峰, 凌宇, 謝循
【申請人】泰凌微電子（上海）有限公司