一種底極板采樣電路的制作方法
【專利摘要】本實(shí)用新型公開了一種底極板采樣電路，包括采樣電容、兩個(gè)NMOS開關(guān)管以及一個(gè)時(shí)鐘電路；第一NMOS開關(guān)管的源極或漏極之一與所述采樣電容的底極板相連接，另一端作為信號(hào)輸入端，第一NMOS開關(guān)管的柵極與時(shí)鐘電路輸出的時(shí)鐘信號(hào)一相連接，第二NMOS開關(guān)管的源極或漏極之一與所述采樣電容的上極板相連接，另一端接地，第二NMOS開關(guān)管的柵極與時(shí)鐘電路輸出的時(shí)鐘信號(hào)二相連接，所述采樣電容的上極板與所述第二NMOS開關(guān)管之間作為信號(hào)輸出端。本實(shí)用新型不僅電路結(jié)構(gòu)簡(jiǎn)單、面積小、速度快、線性度高等優(yōu)點(diǎn)，可適用于高精度開關(guān)電容模數(shù)轉(zhuǎn)換器，具有實(shí)用價(jià)值。
【專利說明】
_種底極板采樣電路
技術(shù)領(lǐng)域
[0001]本實(shí)用新型是涉及一種采樣電路，具體的，涉及一種底極板采樣電路，屬于電子電路領(lǐng)域。
【背景技術(shù)】
[0002]高精度模數(shù)轉(zhuǎn)換器(ADC)在數(shù)字電視、圖像處理和無線通信等方面都有著廣泛的應(yīng)用。高精度ADC要求采樣保持電路(SHA)有足夠的速度與精度，SHA是ADC的關(guān)鍵模塊之一，它的性能制約著高精度ADC的整體性能。SHA電路中由于MOS開關(guān)管固有的電荷注入效應(yīng)和時(shí)鐘饋通效應(yīng)，引起的誤差將會(huì)隨著信號(hào)輸入幅度的變化而變化，這樣就會(huì)造成SHA電路的非線性誤差。為了有效的消除采樣開關(guān)的電荷注入，利用電容的底極板采樣，上極板保持電荷，并且在采樣開關(guān)斷開前，先隔斷保持電荷與上極板的電荷通路，這種消除電荷注入與時(shí)鐘饋通的方法稱為底極板采樣。現(xiàn)有采樣電路存在線性度低等問題，不能滿足日益增長的需求。
【實(shí)用新型內(nèi)容】
[0003]針對(duì)現(xiàn)有技術(shù)存在的上述問題，本實(shí)用新型的目的是提供一種結(jié)構(gòu)簡(jiǎn)單、高速度、高線性度的底極板采樣電路。
[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案如下:
[0005]—種底極板采樣電路，包括采樣電容、兩個(gè)NMOS開關(guān)管以及一個(gè)時(shí)鐘電路；
[0006]第一NMOS開關(guān)管的源極或漏極之一與所述采樣電容的底極板相連接，另一端作為信號(hào)輸入端，第一匪OS開關(guān)管的柵極與時(shí)鐘電路輸出的時(shí)鐘信號(hào)一相連接，第二 NMOS開關(guān)管的源極或漏極之一與所述采樣電容的上極板相連接，另一端接地，第二 NMOS開關(guān)管的柵極與時(shí)鐘電路輸出的時(shí)鐘信號(hào)二相連接，所述采樣電容的上極板與所述第二 NMOS開關(guān)管之間作為信號(hào)輸出端。
[0007]作為一種實(shí)施方式，所述時(shí)鐘電路由邏輯門電路與MOS管組成，所述時(shí)鐘電路輸出的時(shí)鐘信號(hào)一相對(duì)于所述時(shí)鐘電路輸出的時(shí)鐘信號(hào)二具有一定延時(shí)。
[0008]作為一種實(shí)施方式，所述第一匪OS開關(guān)管的源極與所述信號(hào)輸入端相連接，所述第一匪OS開關(guān)管的漏極與所述采樣電容的底極板相連接;或者，所述第一WOS開關(guān)管的源極與所述采樣電容的底極板相連接，所述第一 NMOS開關(guān)管的漏極與所述信號(hào)輸入端相連接。
[0009]作為一種實(shí)施方式，所述第二匪OS開關(guān)管的源極與所述采樣電容的上極板相連接，所述第二匪OS開關(guān)管的漏極接地；或者，所述第二匪OS開關(guān)管的源極接地，所述第二NMOS開關(guān)管的漏極與所述采樣電容的上極板相連接。
[0010]作為一種實(shí)施方式，所述底極板采樣電路還包括運(yùn)算放大器，所述運(yùn)算放大器連接在所述信號(hào)輸出端。
[0011 ]相較于現(xiàn)有技術(shù)，本實(shí)用新型的有益技術(shù)效果在于:
[0012]本實(shí)用新型提供的一種底極板采樣電路，不僅電路結(jié)構(gòu)簡(jiǎn)單、面積小、速度快、線性度高等優(yōu)點(diǎn)，可適用于高精度開關(guān)電容模數(shù)轉(zhuǎn)換器，具有實(shí)用價(jià)值。
【附圖說明】
[0013]圖1為本實(shí)用新型提供的一種底極板采樣電路的結(jié)構(gòu)示意圖；
[0014]圖2為本實(shí)用新型提供的時(shí)鐘電路的結(jié)構(gòu)示意圖；
[0015]圖3為本實(shí)用新型提供的時(shí)鐘電路的輸出波形圖。
【具體實(shí)施方式】
[0016]以下結(jié)合附圖對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步詳細(xì)描述。
[0017]如圖1所示:本實(shí)施例提供的一種底極板采樣技術(shù)，包括采樣電容Cs、時(shí)鐘CKl、時(shí)鐘CKla及兩個(gè)NMOS開關(guān)管Ml、M2，所述采樣電容與運(yùn)算放大器的輸入端X相連接，其中第一NMOS開關(guān)管串接在信號(hào)輸入端與所述采樣電容之間，第二NMOS開關(guān)管串接在運(yùn)算放大器的輸入端X與地之間，且所述第一匪OS開關(guān)管的柵極與所述時(shí)鐘CKl相連接，所述第二匪OS開關(guān)管的柵極與所述時(shí)鐘CKla相連接。
[0018]在本實(shí)用新型中，兩個(gè)匪OS開關(guān)管的源極和漏極為串接在兩個(gè)部件之間，兩極的串接關(guān)系可互換，本實(shí)用新型對(duì)此不做限制。例如:
[0019]與所述信號(hào)輸入端Vin相連接的可以為第一匪OS開關(guān)管SI的源極，也可以為第一NMOS開關(guān)管SI的漏極;與其相對(duì)應(yīng)的是:與所述采樣電容C相連接的為第一 NMOS開關(guān)管的漏極，或者是所述第一NMOS開關(guān)管的源極。即:
[0020]當(dāng)所述第一匪OS開關(guān)管SI的源極與所述信號(hào)輸入端Vin相連接，則所述第一NMOS開關(guān)管Ml的漏極與所述采樣電容C相連接;或者，當(dāng)所述第一NMOS開關(guān)管Ml的源極與所述采樣電容C相連接，則所述第一 NMOS開關(guān)管Ml的漏極與所述信號(hào)輸入端Vin相連接。
[0021]當(dāng)所述第二匪OS開關(guān)管M2的源極與運(yùn)算放大器的輸入端X相連接，則所述第二NMOS開關(guān)管M2的漏極接地;或者，當(dāng)所述第二NMOS開關(guān)管M2的源極接地，則所述第二NMOS開關(guān)管M2的漏極與運(yùn)算放大器的輸入端X相連接。
[0022]兩個(gè)NMOS開關(guān)管的原理為:當(dāng)匪OS開關(guān)管柵極接高電平I時(shí)，源極與漏極導(dǎo)通；當(dāng)柵極接低電平O時(shí)，源極與漏極斷開。
[0023]時(shí)鐘產(chǎn)生電路如圖2所示:圖中一個(gè)PMOS管和兩個(gè)串接NMOS管實(shí)現(xiàn)倒相功能。當(dāng)CKin是上升沿時(shí)，A點(diǎn)電壓由I跳變至ljO，A點(diǎn)的O電平使Pl馬上導(dǎo)通，C跳變?yōu)镮，D點(diǎn)電平和B點(diǎn)電平都較A點(diǎn)延時(shí)2個(gè)門，輸出時(shí)鐘CKl和CKla的上升沿是同步的；當(dāng)CKin是下降沿時(shí)，A點(diǎn)電壓由O跳變到I，這時(shí)必須靠延遲了2個(gè)門的B點(diǎn)的高電平才能使N3導(dǎo)通，C電位被下拉為0，所以，0點(diǎn)電平較A點(diǎn)延時(shí)了4個(gè)門，而B點(diǎn)電平較A點(diǎn)延時(shí)2個(gè)門。最終使輸出時(shí)鐘CKla的下降沿比CKl的下降沿提前了 2個(gè)門的時(shí)間。
[0024]所述的兩個(gè)時(shí)鐘可由時(shí)鐘CKin經(jīng)如圖2所示的時(shí)鐘產(chǎn)生電路產(chǎn)生，所述的時(shí)鐘產(chǎn)生電路由若干個(gè)邏輯門電路和MOS管配合組成。時(shí)鐘CKI與時(shí)鐘CKIa的輸出波形圖如圖3所不O
[0025]本實(shí)用新型的工作原理如下:
[0026]控制第一匪OS開關(guān)管Ml的時(shí)鐘CKl的下降沿相對(duì)于CKla的下降沿有一定的延時(shí)。Vin是輸入的采樣信號(hào)，當(dāng)時(shí)鐘CKl、CKla為高時(shí)，信號(hào)電壓通過開關(guān)管Ml傳到采樣電容Cs上，電容的上極板接地電位，電容Cs的底極板電壓隨著信號(hào)電壓作相應(yīng)的變化，這是采樣功能。時(shí)鐘CKla先跳變?yōu)榈碗娖?，第二匪OS開關(guān)管M2截止，電容上極板和地之間的通路被截?cái)?，電容兩端的電壓差值始終保持不變，實(shí)質(zhì)上已經(jīng)完成了保持功能。隨著CKl變?yōu)榈碗娖?，第一NMOS開關(guān)管Ml關(guān)斷，可以發(fā)現(xiàn)，在這個(gè)采樣保持電路中，當(dāng)Ml關(guān)斷后，不管其溝道內(nèi)有多少電荷注入到電容上，在輸出X端的電壓始終保持不變。在MOS工藝中，MOS管的上極板的寄生電容比底極板要小得多，因此選用電容的底極板作為采樣極板，上極板作為電荷儲(chǔ)存極板。
[0027]最后有必要在此指出的是:以上所述僅為本實(shí)用新型較佳的【具體實(shí)施方式】，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種底極板采樣電路，其特征在于:包括采樣電容、兩個(gè)NMOS開關(guān)管以及一個(gè)時(shí)鐘電路； 第一 NMOS開關(guān)管的源極或漏極之一與所述采樣電容的底極板相連接，另一端作為信號(hào)輸入端，第一 NMOS開關(guān)管的柵極與時(shí)鐘電路輸出的時(shí)鐘信號(hào)一相連接，第二匪OS開關(guān)管的源極或漏極之一與所述采樣電容的上極板相連接，另一端接地，第二 NMOS開關(guān)管的柵極與時(shí)鐘電路輸出的時(shí)鐘信號(hào)二相連接，所述采樣電容的上極板與所述第二 NMOS開關(guān)管之間作為信號(hào)輸出端。2.根據(jù)權(quán)利要求1所述的底極板采樣電路，其特征在于:所述時(shí)鐘電路由邏輯門電路與MOS管組成，所述時(shí)鐘電路輸出的時(shí)鐘信號(hào)一相對(duì)于所述時(shí)鐘電路輸出的時(shí)鐘信號(hào)二具有一定延時(shí)。3.根據(jù)權(quán)利要求1所述的底極板采樣電路，其特征在于:所述第一NMOS開關(guān)管的源極與所述信號(hào)輸入端相連接，所述第一匪OS開關(guān)管的漏極與所述采樣電容的底極板相連接;或者，所述第一 NMOS開關(guān)管的源極與所述采樣電容的底極板相連接，所述第一匪OS開關(guān)管的漏極與所述信號(hào)輸入端相連接。4.根據(jù)權(quán)利要求1所述的底極板采樣電路，其特征在于:所述第二NMOS開關(guān)管的源極與所述采樣電容的上極板相連接，所述第二 NMOS開關(guān)管的漏極接地;或者，所述第二匪OS開關(guān)管的源極接地，所述第二 NMOS開關(guān)管的漏極與所述采樣電容的上極板相連接。5.根據(jù)權(quán)利要求1所述的底極板采樣電路，其特征在于:所述底極板采樣電路還包括運(yùn)算放大器，所述運(yùn)算放大器連接在所述信號(hào)輸出端。
【文檔編號(hào)】H03M1/54GK205453667SQ201620249805
【公開日】2016年8月10日
【申請(qǐng)日】2016年3月29日
【發(fā)明人】鄒睿
【申請(qǐng)人】上海工程技術(shù)大學(xué)