一種FDD系統(tǒng)GaN功率管的柵極偏置電路的制作方法
【專利摘要】本實用新型提供一種FDD系統(tǒng)GaN功率管的柵極偏置電路，其包括：包括：運算放大器U1、場效應晶體管U2、場效應晶體管U3、漏極PMOS場效應晶體管U4、48V轉+5V電源芯片U5,一個+5V轉?5V電源芯片U6、電位器R1以及電阻R2、R3、R4、R5、R6、R7、R8、R9。其中，U1、U5、U6和R1、R2、R3、R4構成柵極供電電路；U2、U3、U4、U6和R5、R6、R7、R8、R9構成漏極延時電路。本實用新型可實現(xiàn)給GaN功率管柵極提供負壓偏置，并保證柵壓先上電2毫秒后漏壓才能接通，保護GaN功率管不會因為柵壓過高而燒毀。
【專利說明】
一種FDD系統(tǒng)GaN功率管的柵極偏置電路
技術領域
[0001]本實用新型涉及移動通信領域，更具體說，它涉及一種FDD系統(tǒng)GaN功率管的柵極偏置電路。
【背景技術】
[0002]在無線通信系統(tǒng)中，射頻功率放大器是整個無線信號傳輸?shù)年P鍵器件，它的作用是將直流電源提供的功率轉化為射頻功率傳輸出去。功放模塊的效率和帶寬是衡量功率放大器性能的最重要的參數(shù)之一。
[0003]目前，在我們的移動通信產品中，對功率放大器提出了更高的要求，最重要的指標就是效率要高，帶寬要寬。GaN HEMT器件因為其截止頻率高，效率高，帶寬寬越來越受到人們的重視。但是和LDMOS不同，GaN HEMT需要負柵壓偏置，如果在未上柵壓或者柵壓為O而漏壓正常的情況下，哪怕Ims的時間也足夠讓GaN功率管燒毀。
[0004]本實用新型的內容是通過硬件電路實現(xiàn)GaN功率管的上電時序，保證只有在柵壓已經提供的情況下，漏壓延時至少2ms才能加到GaN功率管漏極，從而保護功率管。
【實用新型內容】
[0005]本實用新型的目的是克服現(xiàn)有技術中的不足，而提供一種FDD系統(tǒng)GaN功率管的柵極偏置電路。
[0006]本實用新型的目的是通過以下技術方案實現(xiàn)的。這種roD系統(tǒng)GaN功率管的模擬柵極偏置電路，包括:包括:運算放大器Ul、場效應晶體管U2、場效應晶體管U3、漏極PMOS場效應晶體管U4、48V轉+5V電源芯片U5，一個+5V轉-5V電源芯片U6、電位器Rl以及電阻R2、R3、尺4、1?5、1?6、1?7、1?8、1?9;其中，1]1、1]5、1]6和1?1、1?2、1?3、1?4構成柵極供電電路;1]2、1]3、1]4、1]6和1?5、R6、R7、R8、R9構成漏極延時電路。
[0007]所述偏置電路中，電源芯片U5輸入接48V，輸出為+5V;電源芯片U6輸入接+5V，輸出為-5V，電源芯片U6同時還設置一功能腳Ρ0Κ;電位器Rl，電阻R2與電源芯片U6的輸出-5V相連;運算放大器Ul同相輸入端與電位器Rl相連，反向輸入端與電阻R3、R4相連提供比例放大電路;運算放大器Ul輸出端給GaN功率管提供負的柵壓Vgs;電源芯片的功能腳POK通過電阻R5與場效應晶體管U2柵極相連，場效應晶體管U2源極接地，場效應晶體管U2漏極通過上拉電阻連接+5V，同時場效應晶體管U2漏極通過電阻R7與場效應晶體管U3柵極相連，場效應晶體管U3源級接地，場效應晶體管U3通過電阻R8、R9連接到48V，漏極PMOS場效應晶體管U4源級接48V，漏極PMOS場效應晶體管U4漏極輸出接VDD，漏極PMOS場效應晶體管U4柵極連接電阻R8、R9共用端。
[0008]本實用新型的有益效果是:該電路給GaN功率管柵極提供負壓偏置，并保證柵壓先上電2毫秒后漏壓才能接通，保護GaN功率管不會因為柵壓過高而燒毀。
【附圖說明】
[0009 ]圖1是本實用新型GaN功率管的柵極偏置電路。
【具體實施方式】
[0010]下面結合附圖和實施例對本實用新型做進一步描述。
[0011]如圖1所示，這種FDD系統(tǒng)GaN功率管的模擬柵極偏置電路，包括:包括:運算放大器U1、場效應晶體管U2、場效應晶體管U3、漏極PMOS場效應晶體管U4、48V轉+5V電源芯片U5，一個+5￥轉-5￥電源芯片1]6、電位器1?1以及電阻1?2、1?、1?4、1?5、1?6、1?7、1?8、1?9;其中，1]1、1]5、1]6和町、!?2、1?、1?4構成柵極供電電路;1]2、1]3、1]4、1]6和1?5、1?6、1?7、1?8、1?9構成漏極延時電路。
[0012]所述偏置電路中，電源芯片U5輸入接48V，輸出為+5V;電源芯片U6輸入接+5V，輸出為-5V，電源芯片U6同時還設置一功能腳Ρ0Κ;電位器Rl，電阻R2與電源芯片U6的輸出-5V相連;運算放大器Ul同相輸入端與電位器Rl相連，反向輸入端與電阻R3、R4相連提供比例放大電路;運算放大器Ul輸出端給GaN功率管提供負的柵壓Vgs;電源芯片的功能腳POK通過電阻R5與場效應晶體管U2柵極相連，場效應晶體管U2源極接地，場效應晶體管U2漏極通過上拉電阻連接+5V，同時場效應晶體管U2漏極通過電阻R7與場效應晶體管U3柵極相連，場效應晶體管U3源級接地，場效應晶體管U3通過電阻R8、R9連接到48V，漏極PMOS場效應晶體管U4源級接48V，漏極PMOS場效應晶體管U4漏極輸出接VDD，漏極PMOS場效應晶體管U4柵極連接電阻R8、R9共用端。
[0013]其實現(xiàn)過程如下:
[0014](I)48V上電瞬間，漏極PMOS場效應晶體管U4截止，VDD = O;電源芯片U5、U6未啟動，Vgs = O,功率管處于未上電狀態(tài)；
[0015](2)48V上電后，電源芯片U5輸出+5V，此時電源芯片U6輸入+5V，-5V從O開始逐漸降低到-5V。在-5V輸出電壓從OV下降到-4.75V時，POK輸出高電平5V。在輸出-4.75V時，POK =5V，運算放大器Ul導通，VGS已經產生負的電壓。但是此時，場效應晶體管U2導通，場效應晶體管U3截止，漏極PMOS場效應晶體管U4截止。VDD = 0，此時柵壓已經正常供電；
[0016](3)運算放大器當Ul輸出小于-4.75并逐步向-5V靠攏的時候，POK輸出低電平，此時柵極負電壓正常提供，場效應晶體管U2截止，場效應晶體管U3和漏極PMOS場效應晶體管U4 導通，VDD = 48V。
[0017]最后說明的是，以上優(yōu)選實施例僅用以說明本發(fā)明的技術方案而非限制，盡管通過上述優(yōu)選實施例已經對本發(fā)明進行了詳細的描述，但本領域技術人員應當理解，可以在形式上和細節(jié)上對其作出各種各樣的改變，而不偏離本發(fā)明權利要求書所限定的范圍。
【主權項】
1.一種roD系統(tǒng)GaN功率管的柵極偏置電路，其特征在于:包括:包括:運算放大器Ul、場效應晶體管U2、場效應晶體管U3、漏極PMOS場效應晶體管U4、48V轉+5V電源芯片U5，一個+5V轉-5V電源芯片U6、電位器Rl以及電阻R2、R3、R4、R5、R6、R7、R8、R9;其中，Ul、U5、U6和Rl、R2、R3、R4構成柵極供電電路；U2、U3、U4、U6和R5、R6、R7、R8、R9構成漏極延時電路。2.根據(jù)權利要求1所述的H)D系統(tǒng)GaN功率管的柵極偏置電路，其特征在于:所述偏置電路中，電源芯片U5輸入接48V，輸出為+5V;電源芯片U6輸入接+5V，輸出為-5V，電源芯片U6同時還設置一功能腳Ρ0Κ;電位器Rl，電阻R2與電源芯片U6的輸出-5V相連;運算放大器Ul同相輸入端與電位器Rl相連，反向輸入端與電阻R3、R4相連提供比例放大電路;運算放大器Ul輸出端給GaN功率管提供負的柵壓Vgs;電源芯片的功能腳POK通過電阻R5與場效應晶體管U2柵極相連，場效應晶體管U2源極接地，場效應晶體管U2漏極通過上拉電阻連接+5V，同時場效應晶體管U2漏極通過電阻R7與場效應晶體管U3柵極相連，場效應晶體管U3源級接地，場效應晶體管U3通過電阻R8、R9連接到48V，漏極PMOS場效應晶體管U4源級接48V，漏極PMOS場效應晶體管U4漏極輸出接VDD，漏極PMOS場效應晶體管U4柵極連接電阻R8、R9共用端。
【文檔編號】H03F1/52GK205509987SQ201521128015
【公開日】2016年8月24日
【申請日】2015年12月30日
【發(fā)明人】韓持宗, 吳超
【申請人】三維通信股份有限公司