一種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置的制造方法
【專利摘要】本實用新型公開了一種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置，具體涉及電子設(shè)備技術(shù)領(lǐng)域。其解決了對多路ADC進行校準的方式存在需要外接校準信號源及浪費時間、觀測有誤差等的不足。該內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置，包括數(shù)模轉(zhuǎn)換器(DAC)，數(shù)模轉(zhuǎn)換器的輸出端接入運算放大器，運算放大器通過通道電路連接模數(shù)轉(zhuǎn)換器(ADC)，模數(shù)轉(zhuǎn)換器連接可編程門陣列芯片(FPGA)，可編程門陣列芯片連接外設(shè)部件互連標準(PCI)接口芯片，外設(shè)部件互連標準接口芯片通過外設(shè)部件互連標準總線(PCI總線)連接CPU模塊。
【專利說明】
一種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和増益快速自校準裝置
技術(shù)領(lǐng)域
[0001]本實用新型涉及電子設(shè)備技術(shù)領(lǐng)域，具體涉及一種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置。
【背景技術(shù)】
[0002]在高速數(shù)據(jù)采集系統(tǒng)中，為了提高采樣率，通常采用多路模數(shù)轉(zhuǎn)換器(ADC)并行采樣的方式。通過集成化電路設(shè)計，可以將多路ADC封裝在一個芯片中。目前使用的高速ADC集成芯片，內(nèi)部一般均集成有多路的ADC。在使用時，通過對芯片控制寄存器進行配置，既可以將其內(nèi)部的多路ADC獨立使用，也可以將其內(nèi)部的多路ADC組合使用，使其工作在并行采樣方式，以提高采樣率。由于集成芯片內(nèi)部電路的誤差，或者工作環(huán)境的變化，多路ADC工作在并行采樣模式時，需要對多路ADC的偏置、增益進行校準，使其性能一致，才能達到理想的采樣效果，提尚系統(tǒng)性能。
[0003]目前使用的高速ADC集成芯片，對內(nèi)部的多路ADC均設(shè)計有單獨的偏置、增益配置寄存器，通過改變這些寄存器的數(shù)值，可以在一定范圍內(nèi)調(diào)節(jié)ADC的采樣數(shù)據(jù)。將ADC的采樣數(shù)據(jù)送到屏幕顯示，可以觀測到相應(yīng)的波形形狀。通過調(diào)節(jié)多路ADC的偏置、增益配置寄存器，觀測多路ADC對應(yīng)采樣數(shù)據(jù)的波形，使得多路ADC的采樣波形一致，從而對多路ADC進行校準，不僅浪費時間，而且由于觀測的誤差，使得性能并不能達到完全一致。
[0004]現(xiàn)有的數(shù)據(jù)采集系統(tǒng)基本原理為:如圖1所示，外部信號經(jīng)通道電路送入ADC的信號輸入端，ADC對輸入的信號進行采樣，采集模塊讀取并保存ADC的采樣數(shù)據(jù)，CPU模塊從采集模塊獲得ADC的采樣數(shù)據(jù)，進行相關(guān)處理后送屏幕進行顯示。
[0005]當高速集成ADC芯片內(nèi)部的多路ADC性能不一致時，對同一個信號輸入，經(jīng)多路ADC分別采樣后，送到屏幕上顯示的每一路ADC對應(yīng)波形的位置、幅度會有一定的誤差。特別地，如果將多路ADC組合使用工作在并行采樣模式時，因性能的不一致，將影響整個系統(tǒng)的性會K。
[0006]目前使用的高速ADC集成芯片，對內(nèi)部的多路ADC均設(shè)計有單獨的偏置、增益配置寄存器，通過改變這些寄存器的數(shù)值，可以在一定范圍內(nèi)調(diào)節(jié)ADC輸出的采樣數(shù)據(jù)的大小。對多路ADC偏置、增益的校準方法多采用外接均值為O的校準信號源，根據(jù)每一路ADC的采樣數(shù)據(jù)計算其平均值和幅度，調(diào)節(jié)每一路ADC的偏置、增益配置寄存器，使其平均值為O，幅度與輸入信號幅度一致，實現(xiàn)對多路ADC的偏置和增益的校準。
【實用新型內(nèi)容】
[0007]本實用新型的目的是針對現(xiàn)有的多路模數(shù)轉(zhuǎn)換器(ADC)采集系統(tǒng)中，通過調(diào)節(jié)多路ADC的偏置、增益配置寄存器，觀測多路ADC對應(yīng)采樣數(shù)據(jù)的波形，使得多路ADC的采樣波形一致，實現(xiàn)對多路ADC進行校準的方式校準，存在需要外接校準信號源及浪費時間、觀測有誤差等的不足，提出了一種能夠產(chǎn)生校準方波信號，讀取采樣數(shù)據(jù)之后，選取其中一路ADC的數(shù)值作為基準值，調(diào)節(jié)其余各路ADC的偏置、增益配置寄存器，使計算結(jié)果與基準值一致的一種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置。
[0008]本實用新型具體采用如下技術(shù)方案:
[0009]—種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置，包括數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器的輸出端接入運算放大器，運算放大器通過通道電路連接模數(shù)轉(zhuǎn)換器，模數(shù)轉(zhuǎn)換器連接可編程門陣列芯片，可編程門陣列芯片連接外設(shè)部件互連標準接口芯片，外設(shè)部件互連標準接口芯片通過外設(shè)部件互連標準總線連接CPU模塊。
[0010]優(yōu)選地，所述數(shù)模轉(zhuǎn)換器為14位的LTC2610芯片，接入的參考電壓為4.096V，能夠輸出的直流電壓的范圍為O?4.096V。
[0011]優(yōu)選地，所述運算放大器為AD8513芯片，所述數(shù)模轉(zhuǎn)換器的正端接入運算放大器。
[0012]優(yōu)選地，對所述可編程門陣列芯片定時0.5ms，向數(shù)模轉(zhuǎn)換器交替輸入數(shù)值6992、9392，控制數(shù)模轉(zhuǎn)換器交替輸出1.748V、2.348V的電壓。
[0013]優(yōu)選地，所述數(shù)模轉(zhuǎn)換器交替輸出的1.748V、2.348V的電壓經(jīng)運算放大器后輸出信號幅度為± 0.6V的方波。
[0014]本實用新型具有的有益效果是:該裝置自帶校準信號源，產(chǎn)生ΙΚΗζ、幅度可調(diào)的校準方波信號，此信號通過通道電路接入ADC芯片的信號輸入端，F(xiàn)PGA讀取并存儲ADC芯片的采樣數(shù)據(jù)，CPU通過PCI總線，以DMA傳輸方式從FPGA快速讀取ADC芯片的采樣數(shù)據(jù)后，計算得到集成ADC芯片內(nèi)部每一路ADC采樣數(shù)據(jù)的平均值、幅度，將其中的第一路ADC數(shù)值作為基準值，通過調(diào)節(jié)其余各路ADC的偏置、增益寄存器設(shè)置數(shù)值，使其采樣數(shù)據(jù)的平均值、幅度與基準值一致，在無需外接校準信號源的情況下，實現(xiàn)了對多路ADC的快速自校準，極大地提高了多路ADC校準的便利性;同時該裝置自帶校準信號源，無需外接校準信號源，使用方便，不受信號源的限制。
【附圖說明】
[0015]圖1為現(xiàn)有的數(shù)據(jù)采集系統(tǒng)基本原理框圖；
[0016]圖2為該內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置原理框圖；
[0017]圖3為校準方波信號產(chǎn)生原理圖；
[0018]圖4為內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置的校準流程圖。
【具體實施方式】
[0019]下面結(jié)合附圖和具體實施例對本實用新型的【具體實施方式】做進一步說明:
[0020]如圖2所示，一種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置，包括數(shù)模轉(zhuǎn)換器(DAC)，數(shù)模轉(zhuǎn)換器的輸出端接入運算放大器，運算放大器通過通道電路連接模數(shù)轉(zhuǎn)換器(ADC)，模數(shù)轉(zhuǎn)換器連接可編程門陣列芯片(FPGA)，可編程門陣列芯片連接外設(shè)部件互連標準(PCI)接口芯片，外設(shè)部件互連標準接口芯片通過外設(shè)部件互連標準總線(PCI總線)連接CHJ模塊。其中，模數(shù)轉(zhuǎn)換器可以用標號Dl標示，可編程門陣列芯片可以用標號D2標示，外設(shè)部件互連標準接口芯片可以用標號D3標示，CPU模塊可以用標號D4標示，數(shù)模轉(zhuǎn)換器可以用標號D5標示，運算放大器可以用標號D6標示。
[0021]如圖3所示，為校準方波信號產(chǎn)生原理圖。其中，數(shù)模轉(zhuǎn)換器為14位的LTC2610芯片，接入的參考電壓為4.096V，可輸出的直流電壓的范圍為O?4.096V，輸出電壓的計算公式為:V261q = K/214*4.096V，其中，K為寫入DAC的數(shù)值，范圍為十六進制數(shù)值O?3fff。運算放大器為AD8513芯片，數(shù)模轉(zhuǎn)換器的正端接入運算放大器，運算放大器的輸出電壓為:V8513 =(V26IQ* (R2+R3) -4.096*R3)/R2，本例中，電阻R2、R3相等，此時，運算放大器輸出的電壓為:V8513 = 2*V261-4.096。對可編程門陣列芯片定時0.5ms，向數(shù)模轉(zhuǎn)換器交替輸入數(shù)值6992、9392，數(shù)模轉(zhuǎn)換器交替輸出1.748V、2.348V的電壓。數(shù)模轉(zhuǎn)換器交替輸出的1.748V、2.348V的電壓經(jīng)運算放大器后輸出信號幅度為±0.6V的方波。
[0022]該內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置的工作原理為:校準源輸出ΙΚΗζ、幅度可調(diào)的校準方波信號，此信號經(jīng)通道電路后接入ADC芯片的信號輸入端，F(xiàn)PGA讀取并存儲ADC芯片的采樣數(shù)據(jù)，CPU通過PCI總線，以DMA(不經(jīng)過CPU干預，直接在外設(shè)與內(nèi)存儲器之間進行數(shù)據(jù)傳送)傳輸方式從FPGA快速讀取ADC芯片的采樣數(shù)據(jù)后，分離出每一路ADC的采樣數(shù)據(jù)，然后求取每一路ADC采樣數(shù)據(jù)的平均值和幅度，將其中一路ADC的數(shù)值作為基準值，調(diào)節(jié)其余各路ADC的偏置、增益配置寄存器，使其計算結(jié)果與基準值一致，從而實現(xiàn)對多路ADC偏置和增益的快速自校準。
[0023]如圖4所示，該內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置的校準步驟為:
[0024]一、設(shè)置Dl為并行采樣工作方式，初始化內(nèi)部多路ADC的偏置、增益寄存器為可配置范圍的中間值。
[0025]二、D4通過D3向D2發(fā)送啟動命令，D2開始接收并存儲Dl的采樣數(shù)據(jù)。
[0026]三、D2采集結(jié)束，通過D3發(fā)送中斷請求。
[0027]四、D4接收到采集結(jié)束中斷，通過D3的DMA方式快速讀取D2保存的采樣數(shù)據(jù)。
[0028]五、根據(jù)集成ADC并行工作方式的設(shè)置，得到內(nèi)部各路ADC的采樣數(shù)據(jù)。同時為了消除正、負電平切換時邊沿數(shù)據(jù)的影響，忽略這一段時間的采樣數(shù)據(jù)，僅使用正、負電平對應(yīng)時間段的采樣數(shù)據(jù)。
[0029]六、計算各路ADC采樣數(shù)據(jù)的平均值、幅度，并將第一路ADC的平均值、幅度作為基準值。
[0030]七、比較其余各路ADC的幅度與基準值的大小關(guān)系，若大于基準值，則調(diào)節(jié)對應(yīng)ADC的增益寄存器使幅度變小，若小于基準值，則反方向調(diào)節(jié)對應(yīng)ADC的增益寄存器使幅度變大。
[0031]八、比較其余各路ADC的平均值與基準值的大小關(guān)系，若大于基準值，則調(diào)節(jié)對應(yīng)ADC的偏置寄存器使平均值變小，若小于基準值，則反方向調(diào)節(jié)對應(yīng)ADC的偏置寄存器使平均值變大。
[0032]若幅度、平均值全部與基準值相等，則校準完成，否則返回步驟二，根據(jù)新設(shè)置的偏置、增益寄存器數(shù)值，啟動D2重新開始采集工作并進行校準計算。
[0033]當然，上述說明并非是對本實用新型的限制，本實用新型也并不僅限于上述舉例，本技術(shù)領(lǐng)域的技術(shù)人員在本實用新型的實質(zhì)范圍內(nèi)所做出的變化、改型、添加或替換，也應(yīng)屬于本實用新型的保護范圍。
【主權(quán)項】
1.一種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置，其特征在于，包括數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器的輸出端接入運算放大器，運算放大器通過通道電路連接模數(shù)轉(zhuǎn)換器，模數(shù)轉(zhuǎn)換器連接可編程門陣列芯片，可編程門陣列芯片連接外設(shè)部件互連標準接口芯片，外設(shè)部件互連標準接口芯片通過外設(shè)部件互連標準總線連接(PU模塊。2.如權(quán)利要求1所述的一種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置，其特征在于，所述數(shù)模轉(zhuǎn)換器為14位的LTC2610芯片，接入的參考電壓為4.096V，能夠輸出的直流電壓的范圍為O?4.096V。3.如權(quán)利要求1所述的一種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置，其特征在于，所述運算放大器為AD8513芯片，所述數(shù)模轉(zhuǎn)換器的正端接入運算放大器。4.如權(quán)利要求1所述的一種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置，其特征在于，對所述可編程門陣列芯片定時0.5ms，向數(shù)模轉(zhuǎn)換器交替輸入數(shù)值6992、9392，控制數(shù)模轉(zhuǎn)換器交替輸出1.748V、2.348V的電壓。5.如權(quán)利要求4所述的一種內(nèi)置的多路模數(shù)轉(zhuǎn)換器的偏置和增益快速自校準裝置，其特征在于，所述數(shù)模轉(zhuǎn)換器交替輸出的1.748V、2.348V的電壓經(jīng)運算放大器后輸出信號幅度為±0.6V的方波。
【文檔編號】H03M1/10GK205596099SQ201620328009
【公開日】2016年9月21日
【申請日】2016年4月19日
【發(fā)明人】向前, 劉洪慶, 張成森
【申請人】中國電子科技集團公司第四十研究所, 中國電子科技集團公司第四十一研究所