專利名稱：一種用于同步數(shù)字傳輸體系的e2接口裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于同步數(shù)字體系(SDH)的E2接口，更具體的是在SDH系統(tǒng)中提供E2(8.448Mbit/s)接口的裝置和方法。
背景技術(shù)：
目前SDH光傳輸設(shè)備在通信領(lǐng)域已得到非常廣泛的應(yīng)用，在傳輸層上已基本完全替代了原有的準(zhǔn)同步數(shù)字體系(PDH)設(shè)備，但在接入層上PDH接口仍比較多見，如E1、E3、T1、T3等接口。所以為了兼容PDH設(shè)備，國(guó)際電聯(lián)(ITU-T)定義了PDH業(yè)務(wù)在SDH設(shè)備中復(fù)用和映射的標(biāo)準(zhǔn)，即G.707標(biāo)準(zhǔn)，但該標(biāo)準(zhǔn)中只定義了T1(15544kbit/s)、E1(2048kbit/s)、T2(6312kbit/s)、E3(34368kbit/s)、T3(44736kbit/s)、E4(139264kbit/s)等PDH業(yè)務(wù)的映射路徑，并沒有定義E2(8448kbit/s)業(yè)務(wù)的映射路徑，也未指定可以裝E2業(yè)務(wù)的虛容器，這樣造成了E2業(yè)務(wù)無(wú)法在目前的SDH設(shè)備上直接使用。而E2接口作為是一種PDH接口，目前在軍網(wǎng)、電網(wǎng)等專用網(wǎng)絡(luò)和ATM、無(wú)線接入等設(shè)備中仍有部分應(yīng)用，因此當(dāng)這些專用通訊網(wǎng)和設(shè)備進(jìn)行數(shù)字化改造時(shí)，這部分E2接口將無(wú)法直接接入到SDH設(shè)備中，必須通過額外的設(shè)備進(jìn)行轉(zhuǎn)換才可能接入到SDH設(shè)備中，這樣既增加了改造成本，又因無(wú)法使用統(tǒng)一的網(wǎng)管進(jìn)行管理，無(wú)形中也增加了維護(hù)成本，組網(wǎng)配置上也不靈活，同時(shí)還可能因?yàn)闊o(wú)法保證E2業(yè)務(wù)的透明傳輸而破壞了業(yè)務(wù)的完整性。所以為了延長(zhǎng)這部分設(shè)備的使用壽命，減少改造和維護(hù)費(fèi)用，提出了E2接口設(shè)備繼續(xù)在同步數(shù)字傳輸體系中使用的要求，而目前各通信設(shè)備廠商現(xiàn)有的SDH同步數(shù)字傳輸網(wǎng)系統(tǒng)均不能提供這類接口，專利檢索也未能檢索到相應(yīng)的發(fā)明和裝置。

發(fā)明內(nèi)容
本發(fā)明的目的正是為了克服現(xiàn)有的E2接口設(shè)備在通訊網(wǎng)升級(jí)為數(shù)字傳輸時(shí)不能直接接入的缺點(diǎn)，提出一種E2業(yè)務(wù)在SDH同步數(shù)字傳輸網(wǎng)中傳輸?shù)慕涌谘b置及方法。在SDH同步數(shù)字傳輸網(wǎng)中為E2業(yè)務(wù)提供一條透明的傳輸通道。
本發(fā)明是這樣實(shí)現(xiàn)的所述用于同步數(shù)字傳輸體系的E2接口裝置包括微處理器控制電路、E2收接口電路、復(fù)用解復(fù)用電路、鎖相環(huán)電路、環(huán)回控制電路、映射解映射電路以及E2發(fā)接口電路。
微處理器控制電路接收網(wǎng)管維護(hù)終端的命令配置E2業(yè)務(wù)的上下時(shí)隙，并根據(jù)上下時(shí)隙和組網(wǎng)要求對(duì)各E2業(yè)務(wù)進(jìn)行線路側(cè)環(huán)回控制；同時(shí)該電路還監(jiān)視整個(gè)裝置的運(yùn)行狀態(tài)并將本裝置有關(guān)告警和性能等信息上報(bào)給網(wǎng)管維護(hù)終端；E2收接口電路完成E2業(yè)務(wù)收接口的隔離和75Ω阻抗匹配，并將線路接口E2業(yè)務(wù)的高密度雙極性(HDB3)碼轉(zhuǎn)換為雙軌的單極性碼，最后輸出給環(huán)回控制電路；復(fù)用解復(fù)用電路該電路的收方向接收環(huán)回控制電路輸出的雙軌單極性碼數(shù)據(jù)，從中恢復(fù)出8.448MHz的線路時(shí)鐘并進(jìn)行解碼，轉(zhuǎn)換成不歸零碼(NRZ碼)，再將4路的E2信號(hào)復(fù)用為1路E3(34368kbit/s)信號(hào)；發(fā)方向則將1路的E3(34368kbit/s)信號(hào)解復(fù)用為4路E2信號(hào)，并對(duì)4路E2信號(hào)進(jìn)行HDB3編碼，然后根據(jù)鎖相環(huán)電路提供的時(shí)鐘分別將4路HDB3編碼的E2信號(hào)以雙軌方式送出給E2發(fā)接口電路；鎖相環(huán)電路該電路配合復(fù)用解復(fù)用電路工作，根據(jù)復(fù)用解復(fù)用電路提供的鑒相結(jié)果調(diào)整自身的輸出頻率，使其盡可能與復(fù)用解復(fù)用電路需要的時(shí)鐘接近，從而平滑復(fù)用解復(fù)用電路輸出的E2信號(hào)，保證復(fù)用解復(fù)用電路的正常工作，防止其內(nèi)部數(shù)據(jù)緩沖溢出；環(huán)回控制電路該電路接收微處理器控制電路的配置，對(duì)收發(fā)的各路E2信號(hào)進(jìn)行有選擇的環(huán)回控制，控制類型包括線路側(cè)環(huán)回和終端側(cè)環(huán)回，其中終端側(cè)環(huán)回可用于診斷操作時(shí)使用，而線路側(cè)環(huán)回則既可以用于診斷操作，也可以在環(huán)網(wǎng)組網(wǎng)時(shí)完成多個(gè)站點(diǎn)E2業(yè)務(wù)的帶寬共享功能，防止出現(xiàn)多個(gè)E2業(yè)務(wù)必須捆綁傳輸?shù)那闆r；映射解映射電路該電路完成E3信號(hào)映射到VC-4虛容器中的功能，映射路徑符合G.707標(biāo)準(zhǔn)E3→C3→VC-3→TU-3→TUG-3→VC-4，對(duì)外可提供系統(tǒng)側(cè)接口；同時(shí)該電路也完成VC-4信號(hào)解映射到E3信號(hào)的功能，解映射路徑與映射路徑相反；E2發(fā)接口電路該電路完成發(fā)送側(cè)E2信號(hào)的驅(qū)動(dòng)、隔離和阻抗匹配，并將雙軌的單極性碼轉(zhuǎn)變?yōu)殡p極性HDB3碼。
一種用于同步數(shù)字傳輸體系的E2接口方法，包括以下步驟由微處理器控制電路對(duì)硬件部分進(jìn)行檢測(cè)，如發(fā)現(xiàn)某硬件電路有不正常的工作狀態(tài)，則發(fā)出告警，提醒用戶進(jìn)行更換；如自檢通過，則由微處理器控制電路通過串口將本板類型、版本等信息上報(bào)網(wǎng)管維護(hù)終端，并請(qǐng)求配置；網(wǎng)管維護(hù)終端接收單板請(qǐng)求，根據(jù)用戶設(shè)置下發(fā)時(shí)隙配置命令，由微處理器控制電路完成命令解釋，并對(duì)各硬件電路進(jìn)行相應(yīng)控制打開需使用的E2端口，線路側(cè)環(huán)回未使用的E2端口以及設(shè)置映射解映射電路所使用的VC-3時(shí)隙號(hào)；配置完畢，開始正常工作，檢測(cè)和上報(bào)告警和性能。
采用本發(fā)明所述的裝置可以讓原有的使用E2接口的PDH設(shè)備繼續(xù)在同步數(shù)字傳送網(wǎng)體系中使用，從而節(jié)省了用戶通信網(wǎng)絡(luò)的升級(jí)改造費(fèi)用；并提供基于SDH平臺(tái)的統(tǒng)一的網(wǎng)管對(duì)這部分E2業(yè)務(wù)進(jìn)行統(tǒng)一的調(diào)度、管理和監(jiān)測(cè)；本裝置所提供的線路側(cè)環(huán)回功能可使這部分E2業(yè)務(wù)在組網(wǎng)方面更為靈活，防止出現(xiàn)多個(gè)E2業(yè)務(wù)必須捆綁在一起傳輸?shù)那闆r；本裝置還保證了E2業(yè)務(wù)傳輸過程中的完整性和傳輸通道的透明性，即經(jīng)過本裝置傳輸后的目的端E2業(yè)務(wù)與源端的完全一樣，E2業(yè)務(wù)內(nèi)部的開銷比特也不會(huì)有任何變化。


圖1是本裝置的原理框圖。
圖2是本裝置組網(wǎng)時(shí)業(yè)務(wù)配置的方法。
圖3是本裝置工作流程圖。
具體實(shí)施例方式
下面結(jié)合附圖對(duì)本發(fā)明所述的技術(shù)方案做進(jìn)一步詳細(xì)的描述本發(fā)明裝置的原理框圖如圖1所示，包括微處理器控制電路1以8031單片機(jī)系統(tǒng)為控制電路核心，通過串口與網(wǎng)管維護(hù)終端通信，獲取本裝置配置信息，并對(duì)該配置信息進(jìn)行解析，分解成各個(gè)單元模塊的配置信息，從而對(duì)各單元電路分別進(jìn)行控制；同時(shí)監(jiān)測(cè)各單元電路的工作狀況，統(tǒng)計(jì)各種告警和性能計(jì)數(shù)，上報(bào)給網(wǎng)管維護(hù)終端；E2收接口電路2采用變壓器T1006和電阻網(wǎng)絡(luò)完成業(yè)務(wù)隔離和75Ω阻抗匹配的功能，使用厚膜電路HM9324完成雙極性HDB3碼轉(zhuǎn)換成單極性碼的功能，并進(jìn)行數(shù)據(jù)再生。外部輸入的E2業(yè)務(wù)通過本電路將被轉(zhuǎn)換后成雙軌的單極性信號(hào)輸出給環(huán)回控制電路；復(fù)用解復(fù)用電路3采用PDH E1/E2/E3復(fù)用解復(fù)用芯片GW7600完成該電路功能，主要包括雙軌單極性碼的E2信號(hào)的HDB3編解碼、E2信號(hào)的時(shí)鐘提取、8.448MHz時(shí)鐘鑒相輸出、4路E2信號(hào)與1路E3信號(hào)的復(fù)用解復(fù)用以及信號(hào)丟失告警檢測(cè)等功能。本電路接收環(huán)回控制電路輸出的4路雙軌單極性編碼的E2信號(hào)，對(duì)其進(jìn)行時(shí)鐘提取，即從HDB3編碼的E2信號(hào)中恢復(fù)中8.448MHz時(shí)鐘，再進(jìn)行HDB3的解碼，恢復(fù)出其中的E2數(shù)據(jù)，最后對(duì)4路NRZ的E2數(shù)據(jù)進(jìn)行復(fù)用，復(fù)用為一路34.368Mbit/s的NRZ碼的E3信號(hào)，將其輸出給映射解映射電路；同時(shí)本電路接收映射解映射電路輸出的NRZ碼的E3信號(hào)，將該E3信號(hào)解復(fù)用為4路8.448Mbit/s的E2信號(hào)，各E2信號(hào)的時(shí)鐘由各自的鎖相環(huán)電路控制，最后本電路對(duì)這些E2信號(hào)進(jìn)行HDB3的編碼，并將其以雙軌方式輸出給環(huán)回控制電路；鎖相環(huán)電路4本電路利用一個(gè)二階的低通濾波器和一個(gè)壓控晶振完成8.448MHz的鎖相功能。電路先將復(fù)用解復(fù)用電路的鑒相器輸出的鑒相脈沖輸入到低通濾波器進(jìn)行濾波，將鑒相脈沖濾成一相對(duì)比較穩(wěn)定的電平信號(hào)，再由該電平信號(hào)控制一個(gè)8.448MHz的壓控晶振，使其輸出調(diào)整后的E2時(shí)鐘給復(fù)用解復(fù)用電路，復(fù)用解復(fù)用電路中的鑒相器將對(duì)調(diào)整后的8.448MHz時(shí)鐘再次進(jìn)行鑒相，并再次輸出鑒相脈沖進(jìn)行調(diào)整，如此周而復(fù)始，保證了鎖相環(huán)電路輸出的時(shí)鐘基本上與復(fù)用解復(fù)用電路需要的8.448MHz時(shí)鐘一致；環(huán)回控制電路5本電路利用一片現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)實(shí)現(xiàn)所有E2信號(hào)的環(huán)回功能，包括線路側(cè)環(huán)回和終端側(cè)環(huán)回。該電路接收微處理器控制電路的配置，對(duì)每路E2信號(hào)都有兩個(gè)控制寄存器，分別控制線路側(cè)環(huán)回和終端側(cè)環(huán)回，當(dāng)線路側(cè)環(huán)回控制寄存器為1時(shí)，F(xiàn)PGA將復(fù)用解復(fù)用電路輸出的E2信號(hào)環(huán)回給復(fù)用解復(fù)用電路的輸入，實(shí)現(xiàn)線路側(cè)環(huán)回功能，否則FPGA將復(fù)用解復(fù)用電路輸出的E2信號(hào)直接發(fā)送給E2發(fā)接口電路，實(shí)現(xiàn)正常的SDH下E2業(yè)務(wù)功能；而當(dāng)終端側(cè)環(huán)回控制寄存器為1時(shí)，F(xiàn)PGA將E2收接口電路輸出的E2信號(hào)環(huán)回給E2發(fā)接口電路，實(shí)現(xiàn)終端側(cè)環(huán)回功能，否則FPGA將E2收接口電路輸出的E2信號(hào)直接發(fā)送給復(fù)用解復(fù)用電路的輸入端，實(shí)現(xiàn)正常的E2上SDH業(yè)務(wù)功能；映射解映射電路6采用單路E3映射芯片TXC03452實(shí)現(xiàn)該部分電路功能，完成一路E3信號(hào)與VC-4虛容器間的映射解映射功能，并進(jìn)行SDH相關(guān)的指針丟失(LOP)、告警指示信號(hào)(AIS)、遠(yuǎn)端缺陷指示(RDI)、未裝載(UNEQ)、凈荷失配(PLM)等告警和背景塊誤碼(BBE)、遠(yuǎn)端塊誤碼(FEBE)等性能的監(jiān)測(cè)。本電路先接收復(fù)用解復(fù)用電路輸出的NRZ碼的E3信號(hào)和時(shí)鐘，對(duì)其進(jìn)行填充、映射等處理，通過E3→C3→VC-3→TU-3→TUG-3→VC-4映射復(fù)用路徑將單路E3信號(hào)映射到VC-4虛容器中，具體的VC-3時(shí)隙號(hào)由微處理器控制電路指定，然后再將該VC-4信號(hào)輸出到系統(tǒng)側(cè)的上總線(ADD總線)上由系統(tǒng)其它模塊進(jìn)行進(jìn)一步處理；同時(shí)本電路接收系統(tǒng)側(cè)下總線(DROP總線)上的VC-4，按與映射相反的路徑從中解映射出E3信號(hào)，具體的VC-3時(shí)隙也由微處理器控制電路指定，然后將該E3信號(hào)和時(shí)鐘輸出給復(fù)用解復(fù)用電路；E2發(fā)接口電路7該電路由變壓器T1006、電阻網(wǎng)絡(luò)和74HC04組成，變壓器完成隔離功能，74HC04完成驅(qū)動(dòng)功能，電阻網(wǎng)絡(luò)則實(shí)現(xiàn)發(fā)接口的阻抗匹配功能。本電路接收環(huán)回控制電路輸出的雙軌單極性編碼的E2信號(hào)，通過74HC04驅(qū)動(dòng)后輸出給T1006，最后發(fā)送到75Ω銅軸頭，提供標(biāo)準(zhǔn)的E2業(yè)務(wù)接口。
圖2中站點(diǎn)A分別與站點(diǎn)B、C、D各有一路E2業(yè)務(wù)相通，站點(diǎn)D與站點(diǎn)E也有一路E2業(yè)務(wù)相通。本裝置通過微處理器控制電路和環(huán)回控制電路自動(dòng)對(duì)不在本站點(diǎn)上下的E2業(yè)務(wù)進(jìn)行線路側(cè)環(huán)回，完成了上述組網(wǎng)要求；E2業(yè)務(wù)的環(huán)上保護(hù)功能則由SDH系統(tǒng)提供的復(fù)用段保護(hù)實(shí)現(xiàn)，達(dá)到50mS的保護(hù)時(shí)間；本發(fā)明所述的E2接口裝置工作流程說明如下1、首先由微處理器控制電路對(duì)本裝置的硬件部分進(jìn)行檢測(cè)，如發(fā)現(xiàn)某硬件電路有不正常的工作狀態(tài)，則發(fā)出告警，提醒用戶進(jìn)行更換；2、如自檢通過，則由微處理器控制電路通過串口將本板類型、版本等信息上報(bào)網(wǎng)管維護(hù)終端，并請(qǐng)求配置；3、網(wǎng)管維護(hù)終端接收單板請(qǐng)求，根據(jù)用戶設(shè)置下發(fā)時(shí)隙配置命令，本裝置的微處理器控制電路完成命令解釋，并對(duì)各硬件電路進(jìn)行相應(yīng)控制打開本裝置需使用的E2端口，線路側(cè)環(huán)回本裝置未使用的E2端口以及設(shè)置映射解映射電路所使用的VC-3時(shí)隙號(hào)；4、配置完畢，本裝置開始正常工作，檢測(cè)和上報(bào)告警和性能。
權(quán)利要求
1一種用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于該裝置包括微處理器控制電路、E2收接口電路、復(fù)用解復(fù)用電路、鎖相環(huán)電路、環(huán)回控制電路、映射解映射電路以及E2發(fā)接口電路；所述微處理器控制電路，用于接收網(wǎng)管維護(hù)終端的命令配置E2業(yè)務(wù)的上下時(shí)隙，并根據(jù)上下時(shí)隙和組網(wǎng)要求對(duì)各E2業(yè)務(wù)進(jìn)行線路側(cè)環(huán)回控制；所述E2收接口電路，用于完成E2業(yè)務(wù)收接口的隔離和75Ω阻抗匹配，并將線路接口E2業(yè)務(wù)的高密度雙極性(HDB3)碼轉(zhuǎn)換為雙軌的單極性碼，最后輸出給環(huán)回控制電路；所述復(fù)用解復(fù)用電路，該電路的收方向接收環(huán)回控制電路輸出的雙軌單極性碼數(shù)據(jù)，從中恢復(fù)出8.448MHz的線路時(shí)鐘并進(jìn)行解碼，轉(zhuǎn)換成不歸零碼(NRZ碼)，再將4路的E2信號(hào)復(fù)用為1路E3(34368kbit/s)信號(hào)，該電路的發(fā)方向則將1路的E3(34368kbit/s)信號(hào)解復(fù)用為4路E2信號(hào)，并對(duì)4路E2信號(hào)進(jìn)行HDB3編碼，然后根據(jù)鎖相環(huán)電路提供的時(shí)鐘分別將4路HDB3編碼的E2信號(hào)以雙軌方式送出給E2發(fā)接口電路；所述鎖相環(huán)電路，該電路配合復(fù)用解復(fù)用電路工作，根據(jù)復(fù)用解復(fù)用電路提供的鑒相結(jié)果調(diào)整自身的輸出頻率，使其盡可能與復(fù)用解復(fù)用電路需要的時(shí)鐘接近，從而平滑復(fù)用解復(fù)用電路輸出的E2信號(hào)，保證復(fù)用解復(fù)用電路的正常工作，防止其內(nèi)部數(shù)據(jù)緩沖溢出；所述環(huán)回控制電路，該電路接收微處理器控制電路的配置，對(duì)收發(fā)的各路E2信號(hào)進(jìn)行有選擇的環(huán)回控制，包括線路側(cè)環(huán)回和終端側(cè)環(huán)回；所述映射解映射電路，該電路完成E3信號(hào)映射到VC-4虛容器中的功能，映射路徑符合G.707標(biāo)準(zhǔn)E3→C3→VC-3→TU-3→TUG-3→VC-4，對(duì)外可提供系統(tǒng)側(cè)接口；所述E2發(fā)接口電路，該電路完成發(fā)送側(cè)E2信號(hào)的驅(qū)動(dòng)、隔離和阻抗匹配，并將雙軌的單極性碼轉(zhuǎn)變?yōu)殡p極性HDB3碼。
2如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于所述微處理器控制電路，用于監(jiān)視整個(gè)裝置的運(yùn)行狀態(tài)并將有關(guān)告警和性能等信息上報(bào)給網(wǎng)管維護(hù)終端。
3如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于所述環(huán)回控制電路的終端側(cè)環(huán)回可用于診斷操作時(shí)使用；線路側(cè)環(huán)回則既可以用于診斷操作，也可以在環(huán)網(wǎng)組網(wǎng)時(shí)完成多個(gè)站點(diǎn)E2業(yè)務(wù)的帶寬共享功能，防止出現(xiàn)多個(gè)E2業(yè)務(wù)必須捆綁傳輸?shù)那闆r。
4如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于所述映射解映射電路，用于完成VC-4信號(hào)解映射到E3信號(hào)的功能，解映射路徑與映射路徑相反。
5如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于所述微處理器控制電路，采用8031單片機(jī)系統(tǒng)，通過串口與網(wǎng)管維護(hù)終端通信，獲取配置信息，并對(duì)該配置信息進(jìn)行解析，分解成各個(gè)單元模塊的配置信息，從而對(duì)各單元電路分別進(jìn)行控制。
6如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于所述微處理器控制電路，監(jiān)測(cè)各單元電路的工作狀況，統(tǒng)計(jì)各種告警和性能計(jì)數(shù)，上報(bào)給網(wǎng)管維護(hù)終端。
7如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于所述E2收接口電路，采用變壓器T1006和電阻網(wǎng)絡(luò)完成業(yè)務(wù)隔離和75Ω阻抗匹配；使用厚膜電路HM9324完成雙極性HDB3碼轉(zhuǎn)換成單極性碼，并進(jìn)行數(shù)據(jù)再生；將外部輸入的E2業(yè)務(wù)轉(zhuǎn)換后成雙軌的單極性信號(hào)輸出給環(huán)回控制電路。
8如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于所述復(fù)用解復(fù)用電路，采用PDH E1/E2/E3復(fù)用解復(fù)用芯片GW7600，包括雙軌單極性碼的E2信號(hào)的HDB3編解碼、E2信號(hào)的時(shí)鐘提取、8.448MHz時(shí)鐘鑒相輸出、4路E2信號(hào)與1路E3信號(hào)的復(fù)用解復(fù)用以及信號(hào)丟失告警檢測(cè)；接收環(huán)回控制電路輸出的4路雙軌單極性編碼的E2信號(hào)，對(duì)其進(jìn)行時(shí)鐘提取，即從HDB3編碼的E2信號(hào)中恢復(fù)中8.448MHz時(shí)鐘，再進(jìn)行HDB3的解碼，恢復(fù)出其中的E2數(shù)據(jù)，最后對(duì)4路NRZ的E2數(shù)據(jù)進(jìn)行復(fù)用，復(fù)用為一路34.368Mbit/s的NRZ碼的E3信號(hào)，將其輸出給映射解映射電路；將接收到的映射解映射電路輸出的NRZ碼的E3信號(hào)解復(fù)用為4路8.448Mbit/s的E2信號(hào)，各E2信號(hào)的時(shí)鐘由各自的鎖相環(huán)電路控制，對(duì)這些E2信號(hào)進(jìn)行HDB3的編碼，并將其以雙軌方式輸出給環(huán)回控制電路。
9如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于所述鎖相環(huán)電路，利用一個(gè)二階的低通濾波器和一個(gè)壓控晶振完成8.448MHz的鎖相；電路先將復(fù)用解復(fù)用電路的鑒相器輸出的鑒相脈沖輸入到低通濾波器進(jìn)行濾波，將鑒相脈沖濾成一相對(duì)比較穩(wěn)定的電平信號(hào)，再由該電平信號(hào)控制一個(gè)8.448MHz的壓控晶振，使其輸出調(diào)整后的E2時(shí)鐘給復(fù)用解復(fù)用電路，復(fù)用解復(fù)用電路中的鑒相器將對(duì)調(diào)整后的8.448MHz時(shí)鐘再次進(jìn)行鑒相，并再次輸出鑒相脈沖進(jìn)行調(diào)整，如此周而復(fù)始，保證了鎖相環(huán)電路輸出的時(shí)鐘基本上與復(fù)用解復(fù)用電路需要的8.448MHz時(shí)鐘一致。
10如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于所述環(huán)回控制電路，采用現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)實(shí)現(xiàn)所有E2信號(hào)的環(huán)回，包括線路側(cè)環(huán)回和終端側(cè)環(huán)回；接收微處理器控制電路的配置，對(duì)每路E2信號(hào)都有兩個(gè)控制寄存器，分別控制線路側(cè)環(huán)回和終端側(cè)環(huán)回；當(dāng)線路側(cè)環(huán)回控制寄存器為1時(shí)，F(xiàn)PGA將復(fù)用解復(fù)用電路輸出的E2信號(hào)環(huán)回給復(fù)用解復(fù)用電路的輸入，實(shí)現(xiàn)線路側(cè)環(huán)回，否則FPGA將復(fù)用解復(fù)用電路輸出的E2信號(hào)直接發(fā)送給E2發(fā)接口電路，實(shí)現(xiàn)正常的同步數(shù)字體系下E2業(yè)務(wù)；而當(dāng)終端側(cè)環(huán)回控制寄存器為1時(shí)，F(xiàn)PGA將E2收接口電路輸出的E2信號(hào)環(huán)回給E2發(fā)接口電路，實(shí)現(xiàn)終端側(cè)環(huán)回，否則FPGA將E2收接口電路輸出的E2信號(hào)直接發(fā)送給復(fù)用解復(fù)用電路的輸入端，實(shí)現(xiàn)正常的E2上同步數(shù)字體系業(yè)務(wù)。
11如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于所述映射解映射電路，采用單路E3映射芯片TXC03452實(shí)現(xiàn)，完成一路E3信號(hào)與MC-4虛容器間的映射解映射，并進(jìn)行SDH相關(guān)的指針丟失(LOP)、告警指示信號(hào)(AIS)、遠(yuǎn)端缺陷指示(RDI)、未裝載(UNEQ)、凈荷失配(PLM)等告警和背景塊誤碼(BBE)、遠(yuǎn)端塊誤碼(FEBE)等性能的監(jiān)測(cè)；先接收復(fù)用解復(fù)用電路輸出的NRZ碼的E3信號(hào)和時(shí)鐘，對(duì)其進(jìn)行填充、映射等處理，通過E3→C3→VC-3→TU-3→TUG-3→VC-4映射復(fù)用路徑將單路E3信號(hào)映射到VC-4虛容器中，具體的VC-3時(shí)隙號(hào)由微處理器控制電路指定，然后再將該VC-4信號(hào)輸出到系統(tǒng)側(cè)的上總線(ADD總線)上由系統(tǒng)其它模塊進(jìn)行進(jìn)一步處理；同時(shí)接收系統(tǒng)側(cè)下總線(DROP總線)上的VC-4，按與映射相反的路徑從中解映射出E3信號(hào)，具體的VC-3時(shí)隙也由微處理器控制電路指定，然后將該E3信號(hào)和時(shí)鐘輸出給復(fù)用解復(fù)用電路。
12如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口裝置，其特征在于所述E2發(fā)接口電路，由變壓器T1006、電阻網(wǎng)絡(luò)和74HC04組成，變壓器完成隔離，74HC04完成驅(qū)動(dòng)，電阻網(wǎng)絡(luò)則實(shí)現(xiàn)發(fā)接口的阻抗匹配；接收環(huán)回控制電路輸出的雙軌單極性編碼的E2信號(hào)，通過74HC04驅(qū)動(dòng)后輸出給T1006，最后發(fā)送到75Ω銅軸頭，提供標(biāo)準(zhǔn)的E2業(yè)務(wù)接口。
13如權(quán)利要求1所述用于同步數(shù)字傳輸體系的E2接口方法，包括以下步驟由微處理器控制電路對(duì)硬件部分進(jìn)行檢測(cè)，如發(fā)現(xiàn)某硬件電路有不正常的工作狀態(tài)，則發(fā)出告警，提醒用戶進(jìn)行更換；如自檢通過，則由微處理器控制電路通過串口將本板類型、版本等信息上報(bào)網(wǎng)管維護(hù)終端，并請(qǐng)求配置；網(wǎng)管維護(hù)終端接收單板請(qǐng)求，根據(jù)用戶設(shè)置下發(fā)時(shí)隙配置命令，由微處理器控制電路完成命令解釋，并對(duì)各硬件電路進(jìn)行相應(yīng)控制打開需使用的E2端口，線路側(cè)環(huán)回未使用的E2端口以及設(shè)置映射解映射電路所使用的VC-3時(shí)隙號(hào)；配置完畢，開始正常工作，檢測(cè)和上報(bào)告警和性能。
全文摘要
本發(fā)明涉及一種實(shí)現(xiàn)E2業(yè)務(wù)在SDH同步數(shù)字傳輸網(wǎng)中傳輸?shù)慕涌谘b置及方法。包括微處理器控制電路、E2收接口電路、復(fù)用解復(fù)用電路、鎖相環(huán)電路、環(huán)回控制電路、映射解映射電路以及E2發(fā)接口電路。本發(fā)明使得現(xiàn)有的E2接口設(shè)備在通訊網(wǎng)升級(jí)為數(shù)字傳輸時(shí)可直接接入，并提供基于SDH平臺(tái)的統(tǒng)一的網(wǎng)管對(duì)這部分E2業(yè)務(wù)進(jìn)行統(tǒng)一的調(diào)度、管理和監(jiān)測(cè)；所提供的線路側(cè)環(huán)回功能可使這部分E2業(yè)務(wù)在組網(wǎng)方面更為靈活，防止出現(xiàn)多個(gè)E2業(yè)務(wù)必須捆綁在一起傳輸?shù)那闆r；還保證了E2業(yè)務(wù)傳輸過程中的完整性和傳輸通道的透明性。
文檔編號(hào)H04L12/26GK1507239SQ02155129
公開日2004年6月23日 申請(qǐng)日期2002年12月10日 優(yōu)先權(quán)日2002年12月10日
發(fā)明者郁志勇 申請(qǐng)人:深圳市中興通訊股份有限公司