專利名稱：一種高線性度插值器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及集成電路領(lǐng)域，特別是一種高線性度插值器。
背景技術(shù)：
高線性度插值器在數(shù)據(jù)接收_發(fā)送系統(tǒng)中廣泛應(yīng)用，例如數(shù)據(jù)采樣，頻率抖動(dòng)生成(括頻ssc)等功能模塊。在不同數(shù)字配置字情況下，線性插值器產(chǎn)生均勻多相時(shí)鐘，高性能的數(shù)據(jù)接收_發(fā)送系統(tǒng)要求這些時(shí)鐘有極高的線性度與一致性。簡(jiǎn)單介紹插值器工作原理如圖l，輸入Ain， Bin同源時(shí)鐘分別經(jīng)過不同延遲得到，在相位上相差①，表現(xiàn)為時(shí)間延遲tDelay。插值器另有一相位控制字輸入KK0:X〉，該輸入控制字控制插值單元輸
出信號(hào)相位量，其中x g n[i， + )，當(dāng)控制字ra〈o:x〉由最小值(0，……，0)變化至最
大值(1，……，1)過程中，插值器輸出由前相位Ain均勻變化至后相位Bin，變換步長(zhǎng)為
①/2(x+1)。 傳統(tǒng)的插值器雖然可以對(duì)版圖進(jìn)行精確對(duì)稱與匹配控制，可以消除空間上的差異，但由于高速狀態(tài)時(shí)輸入信號(hào)通過輸入管寄生電容耦合至輸出(如圖2所示)，使得插值器輸入端2信號(hào)由于相位的差異即時(shí)間上的差異相互之間產(chǎn)生串?dāng)_，惡化插值輸出線性
度，使得相位變化非均勻，且由控制字ra〈o:x〉最小值(0，……，0)變化至最大值(1，……，1)過程中，插值器輸出時(shí)前相位Ain并不能完全切換至后相位Bin。[0004] 因此，傳統(tǒng)插值器線性度較差，限制了其應(yīng)用。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種高線性度插值器電路，不僅消除了插值器輸入端2信號(hào)由于相位的差異相互之間產(chǎn)生的串?dāng)_，而且極大增加了插值輸出線性度，使得相位變化趨于均勻，提高了插值器電路的應(yīng)用。[0006] 本實(shí)用新型的技術(shù)方案如下 —種高線性度插值器電路，其特征在于在插值單元(MixerCell)漏電路徑上設(shè)置與輸入相位控制字相關(guān)的可控開關(guān)，修正了由于插值器輸入端兩對(duì)參考差分信號(hào)因固有時(shí)間上差異而產(chǎn)生的串?dāng)_，極大提高了插值輸出結(jié)果線性度。 所述電路為X+l位寬插值器，包括X+l個(gè)插值單元MixerCe11〈0〉，
MixerCe11〈1〉，......，MixerCell〈X〉，其中X > 0 ;X+1個(gè)插值單元并行共輸出，共地連接，輸
出共同連接至輸出負(fù)載，輸出端送出插值信號(hào)INTout。 輸入?yún)⒖枷辔籄in、 Bin送至每一個(gè)插值單元的輸入口 ，相位控制字即插相控制字總線分別將單bit控制信號(hào)送至對(duì)應(yīng)插值單元，即ra〈0>/LEN〈0>至MixerCell〈0〉，ra〈1〉/LEN〈1>至MixerCe11〈1〉， ......， PH〈X〉/LEN〈X〉至MixerCell〈X〉。 所述每個(gè)插值單元分別通過A信號(hào)通路與B信號(hào)通路對(duì)輸入信號(hào)Ain、Bin進(jìn)行處理，A信號(hào)通路從上至下由A路負(fù)載開關(guān)、A路輸入放大器和A路電流沉開關(guān)級(jí)連，B信號(hào)通路從上至下由B路負(fù)載開關(guān)、B路輸入放大器和B路電流沉開關(guān)級(jí)連；A信號(hào)通路與B信號(hào)
3通路的上端共同連接輸出負(fù)載，輸出信號(hào)INTout，下端共同連接至帶有使能功能的電流沉的上端，所述電流沉下端接地。 或者，所述每個(gè)插值單元分別通過A信號(hào)通路與B信號(hào)通路對(duì)輸入信號(hào)Ain、 Bin進(jìn)行處理，A信號(hào)通路從上至下由A路電流源開關(guān)、A路輸入放大器和A路負(fù)載開關(guān)級(jí)連，B信號(hào)通路從上至下由B路電流源開關(guān)、B路輸入放大器和B路負(fù)載開關(guān)級(jí)連；A信號(hào)通路與B信號(hào)通路上端共同連接至帶有使能功能的電流源的下端，所述電流源上端接電源，A信號(hào)通路與B信號(hào)通路下端共同連接至輸出負(fù)載，輸出信號(hào)INTout。[0012] 本發(fā)明的工作原理如下 正常工作時(shí)，插值器輸入?yún)⒖枷辔籄in、Bin，輸入的Ain、Bin同源時(shí)鐘分別經(jīng)過不同延遲得到，在相位上Ain落后BinA①，即cDBin-OAin= A①，表現(xiàn)為時(shí)間延遲tDelay，即TriseB(n)-TriseA(n) = tDelay (TriseA (n) ， TriseB (n)分別表示Ain、 Bin第n個(gè)上升沿出現(xiàn)時(shí)刻；通過信號(hào)通路負(fù)載開關(guān)，避免了在高速狀態(tài)下由于插值單元輸入放大器寄生電容的存在而將輸入信號(hào)耦合至輸出，消除了插值器輸入端2信號(hào)由于相位的差異即時(shí)間上的差異相互之間產(chǎn)生串?dāng)_，極大增加了插值輸出線性度，使得相位變化趨于均勻，在插值相位控制字ra〈o:x〉最小值(0，……，O)變化至最大值(l，……，l)過程中，插值器輸出由前相位Ain通過2(x+"步進(jìn)，每步長(zhǎng)0/2(x+1)均勻換至后相位Bin。[0014] 本實(shí)用新型的有益效果如下 不僅消除了插值器輸入端2信號(hào)由于相位的差異相互之間產(chǎn)生的串?dāng)_，而且極大增加了插值輸出線性度，使得相位變化趨于均勻，提高了插值器電路的應(yīng)用。

圖1為插值器工作原理示意圖 圖2為背景技術(shù)中傳統(tǒng)值插值器插值單元示意圖 圖3為本實(shí)用新型插值器電路結(jié)構(gòu)示意圖 圖4為本實(shí)用新型插值器電路結(jié)構(gòu)示意圖 圖5為本實(shí)用新型插值器插值單元示意圖 圖6為本實(shí)用新型插值器插值單元示意圖
具體實(shí)施方式—種高線性度插值器電路，在插值單元(MixerCell)漏電路徑上設(shè)置與輸入相位控制字相關(guān)的可控開關(guān)，修正了由于插值器輸入端兩對(duì)參考差分信號(hào)因固有時(shí)間上差異而產(chǎn)生的串?dāng)_，極大提高了插值輸出結(jié)果線性度。 如圖3-4所示，所述電路為X+l位寬插值器，包括X+l個(gè)插值單元MixerCe11〈0〉，
MixerCe11〈1〉，......，MixerCell〈X〉，其中X > 0 ;X+1個(gè)插值單元并行共輸出，共地連接，輸
出共同連接至輸出負(fù)載，輸出端送出插值信號(hào)INTout。 輸入?yún)⒖枷辔籄in、 Bin送至每一個(gè)插值單元的輸入口 ，相位控制字即插相控制字總線分別將單bit控制信號(hào)送至對(duì)應(yīng)插值單元，即ra〈0>/LEN〈0>至MixerCell〈0〉，ra〈1〉/LEN〈1>至MixerCe11〈1〉， ......， PH〈X〉/LEN〈X〉至MixerCell〈X〉。 如圖5所示，所述每個(gè)插值單元分別通過A信號(hào)通路與B信號(hào)通路對(duì)輸入信號(hào)
4Ain、 Bin進(jìn)行處理，A信號(hào)通路從上至下由A路負(fù)載開關(guān)、A路輸入放大器和A路電流沉開關(guān)級(jí)連，B信號(hào)通路從上至下由B路負(fù)載開關(guān)、B路輸入放大器和B路電流沉開關(guān)級(jí)連；A信號(hào)通路與B信號(hào)通路的上端共同連接輸出負(fù)載，輸出信號(hào)INTout，下端共同連接至帶有使能功能的電流沉的上端，所述電流沉下端接地。 或者如圖6所示，所述每個(gè)插值單元分別通過A信號(hào)通路與B信號(hào)通路對(duì)輸入信號(hào)Ain、Bin進(jìn)行處理，A信號(hào)通路從上至下由A路電流源開關(guān)、A路輸入放大器和A路負(fù)載開關(guān)級(jí)連，B信號(hào)通路從上至下由B路電流源開關(guān)、B路輸入放大器和B路負(fù)載開關(guān)級(jí)連；A信號(hào)通路與B信號(hào)通路上端共同連接至帶有使能功能的電流源的下端，所述電流源上端接電源，A信號(hào)通路與B信號(hào)通路下端共同連接至輸出負(fù)載，輸出信號(hào)INTout。[0027] 本發(fā)明的工作原理如下 正常工作時(shí)，插值器輸入?yún)⒖枷辔籄in、Bin，輸入的Ain、Bin同源時(shí)鐘分別經(jīng)過不同延遲得到，在相位上Ain落后BinA①，即cDBin-OAin= A①，表現(xiàn)為時(shí)間延遲tDelay，即TriseB(n)-TriseA(n) = tDelay (TriseA (n) ， TriseB (n)分別表示Ain、 Bin第n個(gè)上升沿出現(xiàn)時(shí)刻；通過信號(hào)通路負(fù)載開關(guān)，避免了在高速狀態(tài)下由于插值單元輸入放大器寄生電容的存在而將輸入信號(hào)耦合至輸出，消除了插值器輸入端2信號(hào)由于相位的差異即時(shí)間上的差異相互之間產(chǎn)生串?dāng)_，極大增加了插值輸出線性度，使得相位變化趨于均勻，在插值相位控制字ra〈o:x〉最小值(0，……，O)變化至最大值(l，……，l)過程中，插值器輸出由前相位Ain通過2(x+"步進(jìn)，每步長(zhǎng)0/2(x+1)均勻換至后相位Bin。 本實(shí)用新型還可用于可變位寬差值器，從而實(shí)現(xiàn)高線性度，且可變位寬的差值器。
權(quán)利要求一種高線性度插值器電路，其特征在于在每個(gè)插值單元MixerCell漏電路徑上設(shè)置與輸入相位控制字相關(guān)的可控開關(guān)。
2. 根據(jù)權(quán)利要求1所述的一種高線性度插值器電路，其特征在于所述高線性度插值器電路為X+l位寬插值器，包括X+1個(gè)插值單元MixerCell 0， MixerCell 1，……，MixerCell X，其中X > 0 ;所述X+1個(gè)插值單元并行共輸出，共地連接，輸出共同連接至輸出信號(hào)為INTout的輸出負(fù)載。
3. 根據(jù)權(quán)利要求1或2所述的一種高線性度插值器電路，其特征在于所述每個(gè)插值單元包括對(duì)輸入信號(hào)Ain、 Bin分別進(jìn)行處理的A信號(hào)通路與B信號(hào)通路，A信號(hào)通路從上至下由A路負(fù)載開關(guān)、A路輸入放大器和A路電流沉開關(guān)級(jí)連，B信號(hào)通路從上至下由B路負(fù)載開關(guān)、B路輸入放大器和B路電流沉開關(guān)級(jí)連；所述A信號(hào)通路與B信號(hào)通路的上端共同連接輸出信號(hào)為INTout的輸出負(fù)載，A信號(hào)通路與B信號(hào)通路的下端共同連接至帶有使能功能的電流沉的上端，所述電流沉下端接地。
4. 根據(jù)權(quán)利要求1或2所述的一種高線性度插值器電路，其特征在于所述每個(gè)插值單元包括對(duì)輸入信號(hào)Ain、 Bin分別進(jìn)行處理的A信號(hào)通路與B信號(hào)通路，A信號(hào)通路從上至下由A路電流源開關(guān)、A路輸入放大器和A路負(fù)載開關(guān)級(jí)連，B信號(hào)通路從上至下由B路電流源開關(guān)、B路輸入放大器和B路負(fù)載開關(guān)級(jí)連；A信號(hào)通路與B信號(hào)通路上端共同連接至帶有使能功能的電流源的下端，所述電流源上端接電源，A信號(hào)通路與B信號(hào)通路下端共同連接至輸出信號(hào)為INTout的輸出負(fù)載。
專利摘要本實(shí)用新型公開了一種高線性度插值器電路，其特征在于在插值單元(MixerCell)漏電路徑上設(shè)置與輸入相位控制字相關(guān)的可控開關(guān)；本實(shí)用新型不僅修正了由于插值器輸入端兩對(duì)參考差分信號(hào)因固有時(shí)間上差異而產(chǎn)生的串?dāng)_，而且極大增加了插值輸出線性度，使得相位變化趨于均勻，提高了插值器電路的應(yīng)用。
文檔編號(hào)H04B1/00GK201504239SQ20092008307
公開日2010年6月9日 申請(qǐng)日期2009年8月3日 優(yōu)先權(quán)日2009年8月3日
發(fā)明者全勇, 張子澈, 武國(guó)勝 申請(qǐng)人:四川和芯微電子股份有限公司