本申請涉及計算機(jī)，尤其涉及一種數(shù)據(jù)管理方法、裝置、存儲介質(zhì)及電子設(shè)備。

背景技術(shù)：

1、現(xiàn)如今，隨著電子科學(xué)技術(shù)的不斷發(fā)展，為了減少電子設(shè)備的開發(fā)時間和成本，采用芯粒技術(shù)進(jìn)行半導(dǎo)體器件設(shè)計，而為了提高芯粒的數(shù)據(jù)處理能力，降低芯粒之間的數(shù)據(jù)傳輸?shù)难舆t是亟待解決的問題。

技術(shù)實現(xiàn)思路

1、本申請實施例提供一種數(shù)據(jù)管理方法、裝置、存儲介質(zhì)及電子設(shè)備，可以根據(jù)載荷輸入端口的優(yōu)先級確定輪詢順序，并根據(jù)輪詢順序依次將各載荷輸入端口的傳輸數(shù)據(jù)基于輸出端口輸出，實現(xiàn)對負(fù)載均衡電路的結(jié)構(gòu)優(yōu)化，根據(jù)載荷輸入端口的優(yōu)先級，適應(yīng)性的調(diào)整各載荷輸入端口的傳輸數(shù)據(jù)的輸出順序，進(jìn)而提高了多數(shù)據(jù)輸入端口電路的負(fù)載均衡能力并降低數(shù)據(jù)傳輸延時。

2、第一方面，本申請實施例提供一種數(shù)據(jù)管理方法，所述方法應(yīng)用于負(fù)載均衡電路，所述負(fù)載均衡電路包括輸出端口、仲裁器和至少一個載荷輸入端口，所述方法包括：

3、獲取各所述載荷輸入端口的優(yōu)先級，基于所述優(yōu)先級確定所述負(fù)載均衡電路對應(yīng)的傳輸周期，所述傳輸周期用于傳輸各所述載荷輸入端口的數(shù)據(jù)，所述傳輸周期包括有各所述載荷輸入端口對應(yīng)的傳輸時隙；

4、采用所述仲裁器基于各所述優(yōu)先級對所述傳輸時隙進(jìn)行排序，得到各所述載荷輸入端口對應(yīng)的輪詢順序和端口遍歷方式，所述輪詢順序中各所述傳輸時隙交替排列；

5、采用所述仲裁器基于所述輪詢順序和所述端口遍歷方式對各所述載荷輸入端口進(jìn)行輪詢，基于所述輸出端口依次輸出各所述載荷輸入端口的傳輸數(shù)據(jù)。

6、第二方面，本申請實施例提供一種數(shù)據(jù)管理裝置，裝置包括：

7、周期獲取單元，用于獲取各載荷輸入端口的優(yōu)先級，基于所述優(yōu)先級確定負(fù)載均衡電路對應(yīng)的傳輸周期，所述傳輸周期用于傳輸各所述載荷輸入端口的數(shù)據(jù)，所述傳輸周期包括有各所述載荷輸入端口對應(yīng)的傳輸時隙；

8、順序生成單元，用于采用仲裁器基于各所述優(yōu)先級對所述傳輸時隙進(jìn)行排序，得到各所述載荷輸入端口對應(yīng)的輪詢順序和端口遍歷方式，所述輪詢順序中各所述傳輸時隙交替排列；

9、采用所述仲裁器基于所述輪詢順序和所述端口遍歷方式對各所述載荷輸入端口進(jìn)行輪詢，基于輸出端口依次輸出各所述載荷輸入端口的傳輸數(shù)據(jù)。

10、第三方面，本申請實施例提供一種計算機(jī)存儲介質(zhì)，計算機(jī)存儲介質(zhì)存儲有多條指令，指令適于由處理器加載并執(zhí)行上述的方法的步驟。

11、第四方面，本申請實施例提供一種電子設(shè)備，包括存儲器，用于存儲可執(zhí)行程序代碼；

12、處理器，用于從所述存儲器中調(diào)用并運行所述可執(zhí)行程序代碼，使得所述設(shè)備執(zhí)行上述的方法。

13、在本申請實施例中，通過獲取各載荷輸入端口的優(yōu)先級，根據(jù)優(yōu)先級對傳輸時隙進(jìn)行排序得到輪詢順序，采用仲裁器基于輪詢順序?qū)Ω鬏d荷輸入端口進(jìn)行輪詢，并基于輸出端口依次輸出各載荷輸入端口的傳輸數(shù)據(jù)，從而根據(jù)載荷輸入端口的優(yōu)先級確定輪詢順序，并根據(jù)輪詢順序依次將各載荷輸入端口的傳輸數(shù)據(jù)基于輸出端口輸出，實現(xiàn)對負(fù)載均衡電路的結(jié)構(gòu)優(yōu)化，根據(jù)載荷輸入端口的優(yōu)先級，適應(yīng)性的調(diào)整各載荷輸入端口的傳輸數(shù)據(jù)的輸出順序，進(jìn)而提高了多數(shù)據(jù)輸入端口電路的負(fù)載均衡能力并降低數(shù)據(jù)傳輸延時。

技術(shù)特征：

1.一種數(shù)據(jù)管理方法，其特征在于，所述方法應(yīng)用于負(fù)載均衡電路，所述負(fù)載均衡電路包括輸出端口、仲裁器和至少一個載荷輸入端口，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，各所述載荷輸入端口設(shè)置對應(yīng)的寄存器；

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述仲裁器包括狀態(tài)機(jī)和選擇電路，各所述載荷輸入端口設(shè)置對應(yīng)的緩存器；

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述采用所述狀態(tài)機(jī)基于所述輪詢順序和所述端口遍歷方式確定所述傳輸周期中當(dāng)前時隙對應(yīng)的目標(biāo)輸入端口，包括：

5.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述采用所述狀態(tài)機(jī)基于所述選擇電路和所述輸出端口輸出所述目標(biāo)輸入端口的傳輸數(shù)據(jù)，包括：

6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述負(fù)載均衡電路包括數(shù)據(jù)輸入端口，所述方法還包括：

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，各所述數(shù)據(jù)輸入端口設(shè)置有寄存器，所述寄存器包括軟件配置寄存器和硬件寄存器，所述硬件寄存器用于向所述仲裁器提供各所述數(shù)據(jù)輸入端口對應(yīng)的優(yōu)先級和工作狀態(tài)；

8.一種數(shù)據(jù)管理裝置，其特征在于，所述裝置包括：

9.一種計算機(jī)存儲介質(zhì)，所述計算機(jī)存儲介質(zhì)存儲有多條指令，所述指令適于由處理器加載并執(zhí)行如權(quán)利要求1～7中任意一項所述方法的步驟。

10.一種電子設(shè)備，其特征在于，所述設(shè)備包括：

技術(shù)總結(jié)
本申請公開了一種數(shù)據(jù)管理方法、裝置、存儲介質(zhì)及電子設(shè)備，其中方法應(yīng)用于負(fù)載均衡電路，負(fù)載均衡電路包括輸出端口、仲裁器和至少一個載荷輸入端口，方法包括：獲取各載荷輸入端口的優(yōu)先級，基于優(yōu)先級確定負(fù)載均衡電路對應(yīng)的傳輸周期，傳輸周期用于傳輸各載荷輸入端口的數(shù)據(jù)，傳輸周期包括各載荷輸入端口對應(yīng)的傳輸時隙，采用仲裁器基于各優(yōu)先級對傳輸時隙進(jìn)行排序，得到各載荷輸入端口的輪詢順序和端口遍歷方式，輪詢順序中各傳輸時隙交替排列，采用仲裁器基于輪詢順序和端口遍歷方式對各載荷輸入端口進(jìn)行輪詢，基于輸出端口依次輸出各載荷輸入端口的傳輸數(shù)據(jù)。采用本申請，提高了多數(shù)據(jù)輸入端口電路的負(fù)載均衡能力并降低數(shù)據(jù)傳輸延時。

技術(shù)研發(fā)人員：劉小成,曾亮,張渠
受保護(hù)的技術(shù)使用者：北京超摩科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/9/12