存儲(chǔ)器控制模塊與方法以及糾錯(cuò)碼編/解碼電路與方法
【專利摘要】本發(fā)明公開存儲(chǔ)器控制模塊與方法以及糾錯(cuò)碼編/解碼電路與方法。存儲(chǔ)器控制模塊包含：一暫存單元、一糾錯(cuò)碼單元以及一讀寫控制單元。暫存單元用來(lái)暫存一目標(biāo)數(shù)據(jù)。糾錯(cuò)碼單元包含多個(gè)第一編碼器及一第二編碼器；第一編碼器對(duì)該目標(biāo)數(shù)據(jù)進(jìn)行編碼運(yùn)算以產(chǎn)生多組第一奇偶校驗(yàn)位，該多組第一奇偶校驗(yàn)位具有至少兩種長(zhǎng)度；第二編碼器對(duì)該目標(biāo)數(shù)據(jù)及該多組第一奇偶校驗(yàn)位進(jìn)行編碼運(yùn)算，以產(chǎn)生一組第二奇偶校驗(yàn)位。讀寫控制單元將該目標(biāo)數(shù)據(jù)、該多組第一奇偶校驗(yàn)位及該組第二奇偶校驗(yàn)位轉(zhuǎn)換成該存儲(chǔ)器模塊的數(shù)據(jù)格式。
【專利說(shuō)明】
存儲(chǔ)器控制模塊與方法以及糾錯(cuò)碼編/解碼電路與方法
技術(shù)領(lǐng)域
[0001]本發(fā)明是關(guān)于存儲(chǔ)器控制模塊與方法以及糾錯(cuò)碼編/解碼電路與方法，尤其是關(guān)于使用LDPC碼編/解碼器與多個(gè)碼長(zhǎng)度不相等的BCH碼編/解碼器串接的存儲(chǔ)器控制模塊與方法以及糾錯(cuò)碼編/解碼電路與方法。【背景技術(shù)】
[0002]糾錯(cuò)碼(Error-Correcting Code, ECC)廣泛地應(yīng)用于與數(shù)字?jǐn)?shù)據(jù)相關(guān)的系統(tǒng)或裝置中，例如通訊系統(tǒng)、儲(chǔ)存裝置等，其中又以BCH(Bose-Chaudhur1-Hocquenghem)碼及 LDPC (Low Density Parity Check,，低密度奇偶校驗(yàn))碼較為常見。圖1A為公知應(yīng)用一個(gè) LDPC編碼器與多個(gè)BCH編碼器串接(concatenat1n)的糾錯(cuò)碼的編碼端。ECC編碼電路 100包含n個(gè)BCH編碼器110-1?110-n，以及LDPC編碼器120,每個(gè)BCH編碼器110具有相同的碼長(zhǎng)度。BCH編碼器110對(duì)目標(biāo)數(shù)據(jù)D0編碼后產(chǎn)生數(shù)據(jù)D1，其包含目標(biāo)數(shù)據(jù)D0及多組BCH碼奇偶校驗(yàn)位(parity check bit)，每組BCH碼奇偶校驗(yàn)位對(duì)應(yīng)一個(gè)BCH編碼器 110。之后LDPC編碼器120再將數(shù)據(jù)D1編碼后產(chǎn)生數(shù)據(jù)D2,其包含目標(biāo)數(shù)據(jù)D0、多組BCH 碼奇偶校驗(yàn)位及一組LDPC碼奇偶校驗(yàn)位。圖1B為對(duì)應(yīng)圖1A的糾錯(cuò)碼的解碼端。ECC解碼電路150包含n個(gè)BCH解碼器160-1?160-n，以及LDPC解碼器170,同樣的，BCH解碼器 160具有相同的碼長(zhǎng)度，且碼長(zhǎng)度與BCH編碼器110的碼長(zhǎng)度相同。LDPC解碼器170接收數(shù)據(jù)D2’(對(duì)應(yīng)數(shù)據(jù)D2,但可能有若干錯(cuò)誤比特)，并依據(jù)其中的該組LDPC碼奇偶校驗(yàn)位對(duì)錯(cuò)誤比特進(jìn)行修正，之后產(chǎn)生數(shù)據(jù)D1’。n個(gè)BCH解碼器160分別對(duì)數(shù)據(jù)D1’進(jìn)行解碼，以修正殘余的錯(cuò)誤比特。最后可得到數(shù)據(jù)D0’，如果所有的錯(cuò)誤比特都獲得修正，則數(shù)據(jù)D0’ 將等于目標(biāo)數(shù)據(jù)DO。
[0003]LDPC碼的缺點(diǎn)為其在誤比特率(bit error rate, BER)對(duì)應(yīng)信號(hào)噪聲比 (signal-to-noise rat1, SNR)的關(guān)系圖上有錯(cuò)誤地板區(qū)(error floor reg1n)的存在， 其代表LDPC碼的糾錯(cuò)能力受到限制。因此ECC解碼電路150使用多個(gè)具有不同特性但碼長(zhǎng)度相同的BCH解碼器160,以提高修正殘余的錯(cuò)誤比特的機(jī)率。如此設(shè)計(jì)除了降低誤比特率之外，還可使LDPC碼的錯(cuò)誤地板區(qū)變得較不明顯。然而每個(gè)BCH編碼器110或BCH解碼器160所使用的碼長(zhǎng)度固定，亦即每個(gè)BCH編碼器110或BCH解碼器160處理相同長(zhǎng)度的 BCH碼奇偶校驗(yàn)位，限制了 ECC編/解碼電路的效能。
【發(fā)明內(nèi)容】

[0004]鑒于現(xiàn)有技術(shù)的不足，本發(fā)明的一目的在于提供一種存儲(chǔ)器控制模塊與方法以及糾錯(cuò)碼編/解碼電路與方法。
[0005]本發(fā)明公開了一種存儲(chǔ)器控制模塊，用來(lái)控制一存儲(chǔ)器模塊，包含:一暫存單元、 一糾錯(cuò)碼單元以及一讀寫控制單元。暫存單元用來(lái)暫存一目標(biāo)數(shù)據(jù)；糾錯(cuò)碼單元，親接該暫存單元，包含多個(gè)第一編碼器及一第二編碼器；第一編碼器對(duì)該目標(biāo)數(shù)據(jù)進(jìn)行編碼運(yùn)算以產(chǎn)生多組第一奇偶校驗(yàn)位，該多組第一奇偶校驗(yàn)位具有至少兩種長(zhǎng)度；第二編碼器，耦接該些第一編碼器，用來(lái)對(duì)該目標(biāo)數(shù)據(jù)及該多組第一奇偶校驗(yàn)位進(jìn)行編碼運(yùn)算，以產(chǎn)生一組第二奇偶校驗(yàn)位。讀寫控制單元耦接該糾錯(cuò)碼單元，用來(lái)將該目標(biāo)數(shù)據(jù)、該多組第一奇偶校驗(yàn)位及該組第二奇偶校驗(yàn)位轉(zhuǎn)換成該存儲(chǔ)器模塊的數(shù)據(jù)格式。
[0006]本發(fā)明另公開了一種控制方法，用于控制一存儲(chǔ)器模塊，包含:暫存一目標(biāo)數(shù)據(jù)； 使用一第一編碼方法對(duì)該目標(biāo)數(shù)據(jù)進(jìn)行編碼運(yùn)算以產(chǎn)生多組第一奇偶校驗(yàn)位，其中該多組第一奇偶校驗(yàn)位具有至少兩種長(zhǎng)度；使用一第二編碼方法對(duì)該目標(biāo)數(shù)據(jù)進(jìn)行編碼運(yùn)算，以產(chǎn)生一組第二奇偶校驗(yàn)位；以及將該目標(biāo)數(shù)據(jù)、該多組第一奇偶校驗(yàn)位及該組第二奇偶校驗(yàn)位轉(zhuǎn)換成該存儲(chǔ)器模塊的數(shù)據(jù)格式。
[0007]本發(fā)明另公開了一種糾錯(cuò)碼解碼電路，包含:一第一解碼器，依據(jù)一組第一奇偶校驗(yàn)位對(duì)一目標(biāo)數(shù)據(jù)執(zhí)行一 LDPC碼解碼運(yùn)算；以及多個(gè)第二解碼器，耦接該第一解碼器，依據(jù)多組第二奇偶校驗(yàn)位對(duì)該目標(biāo)數(shù)據(jù)執(zhí)行一以BCH碼為基礎(chǔ)的解碼運(yùn)算；其中，該些第二解碼器具有至少兩種碼長(zhǎng)度。
[0008]本發(fā)明另公開了一種糾錯(cuò)碼解碼方法，包含:依據(jù)一組第一奇偶校驗(yàn)位對(duì)一目標(biāo)數(shù)據(jù)執(zhí)行一 LDPC碼解碼運(yùn)算；以及依據(jù)多組第二奇偶校驗(yàn)位對(duì)該目標(biāo)數(shù)據(jù)執(zhí)行一以BCH碼為基礎(chǔ)的解碼運(yùn)算；其中，該多組第二奇偶校驗(yàn)位具有至少兩種長(zhǎng)度。
[0009]本發(fā)明的存儲(chǔ)器控制模塊與方法以及糾錯(cuò)碼編/解碼電路與方法使用不同碼長(zhǎng)度的BCH碼編/解碼器來(lái)實(shí)作BCH碼的編/解碼運(yùn)算，相較于公知的糾錯(cuò)碼編/解碼電路， 本發(fā)明有較低的誤比特率。
[0010]有關(guān)本發(fā)明的特征、實(shí)作與功效，茲配合附圖作實(shí)施例詳細(xì)說(shuō)明如下?！靖綀D說(shuō)明】
[0011]圖1A及圖1B為公知應(yīng)用一個(gè)LDPC編碼器與多個(gè)BCH編碼器串接的糾錯(cuò)碼的編碼端與解碼端；
[0012]圖2為本發(fā)明的存儲(chǔ)器控制模塊的功能方塊圖；
[0013]圖3為本發(fā)明糾錯(cuò)碼單元214的細(xì)部功能方塊圖；
[0014]圖4為本發(fā)明的存儲(chǔ)器模塊的控制方法的流程圖；
[0015]圖5為本發(fā)明糾錯(cuò)碼單元所產(chǎn)生的數(shù)據(jù)D2的結(jié)構(gòu)示意圖；
[0016]圖6為通訊系統(tǒng)的發(fā)射端或接收端的功能方塊圖；
[0017]圖7為本發(fā)明糾錯(cuò)碼解碼方法的流程圖；
[0018]圖8為本發(fā)明與公知方法應(yīng)用于存儲(chǔ)器時(shí)的誤塊率與原始誤比特率的關(guān)系圖；
[0019]圖9為本發(fā)明糾錯(cuò)碼單元214的另一實(shí)施方式的細(xì)部功能方塊圖；
[0020]圖10為本發(fā)明的存儲(chǔ)器模塊的控制方法的另一實(shí)施方式的流程圖；以及
[0021]圖11為本發(fā)明糾錯(cuò)碼解碼方法的另一實(shí)施方式的流程圖。
[0022]其中，附圖標(biāo)記說(shuō)明如下:
[0023]100 ECC編碼電路
[0024]110、314 BCH 編碼器
[0025]120、316 LDPC 編碼器
[0026]150 ECC解碼電路
[0027]160、364 BCH 解碼器
[0028]170、366 LDPC 解碼器
[0029]210存儲(chǔ)器控制模塊
[0030]212暫存單元
[0031]214糾錯(cuò)碼單元
[0032]216讀寫控制單元
[0033]220存儲(chǔ)器模塊
[0034]310糾錯(cuò)碼編碼電路
[0035]312BCH編碼模塊
[0036]313、363 控制單元
[0037]360、960糾錯(cuò)碼解碼電路
[0038]362BCH解碼模塊
[0039]610基帶電路
[0040]620調(diào)制/解調(diào)制單元
[0041]630天線
[0042]810、820、830、840 曲線
[0043]S410 ?S490、S710 ?S760、S1010 ?S1060、S1110 ?S1170 步驟【具體實(shí)施方式】
[0044]以下說(shuō)明內(nèi)容的技術(shù)用語(yǔ)參照本技術(shù)領(lǐng)域的習(xí)慣用語(yǔ)，如本說(shuō)明書對(duì)部分用語(yǔ)有加以說(shuō)明或定義，該部分用語(yǔ)的解釋以本說(shuō)明書的說(shuō)明或定義為準(zhǔn)。
[0045]本發(fā)明的公開內(nèi)容包含存儲(chǔ)器控制模塊與方法以及糾錯(cuò)碼編/解碼電路與方法， 能夠降低誤比特率。在實(shí)施為可能的前提下，本技術(shù)領(lǐng)域技術(shù)人員能夠依本說(shuō)明書的公開內(nèi)容來(lái)選擇等效的元件或步驟來(lái)實(shí)現(xiàn)本發(fā)明，亦即本發(fā)明的實(shí)施并不限于后敘的實(shí)施例。 由于本發(fā)明的存儲(chǔ)器控制模塊以及糾錯(cuò)碼編/解碼電路所包含的部分元件單獨(dú)而言可能為已知元件，因此在不影響該裝置發(fā)明的充分公開及可實(shí)施性的前提下，以下說(shuō)明對(duì)于已知元件的細(xì)節(jié)將予以節(jié)略。此外，本發(fā)明的存儲(chǔ)器模塊的控制方法以及糾錯(cuò)碼編/解碼方法可以是軟件及/或固件的形式，在不影響該方法發(fā)明的充分公開及可實(shí)施性的前提下， 以下方法發(fā)明的說(shuō)明將著重于步驟內(nèi)容而非硬件。
[0046]存儲(chǔ)器于存取數(shù)據(jù)時(shí)容易受到溫度、電壓等環(huán)境因素的影響，而造成數(shù)據(jù)錯(cuò)誤，因此常利用ECC編/解碼方法來(lái)減少數(shù)據(jù)的錯(cuò)誤率。圖2為本發(fā)明的存儲(chǔ)器控制模塊的功能方塊圖。存儲(chǔ)器控制模塊210用來(lái)控制存儲(chǔ)器模塊220的數(shù)據(jù)存取，包含暫存單元212、糾錯(cuò)碼單元214以及讀寫控制單元216。存儲(chǔ)器模塊220例如是快閃存儲(chǔ)器(flash memory)、 固態(tài)硬盤(Solid State Drive, SSD)等的存儲(chǔ)器模塊。目標(biāo)數(shù)據(jù)可能經(jīng)由PCI (Peripheral Component Interconnect)總線、PCI Express 總線、串行 ATA(Serial ATA, Serial Advanced Technology Attachment)總線或通用串行總線(Universal Serial Bus, USB)等接口傳輸至存儲(chǔ)器控制模塊210。將目標(biāo)數(shù)據(jù)寫入存儲(chǔ)器模塊220時(shí)，目標(biāo)數(shù)據(jù)先暫存在暫存單元212,之后再經(jīng)由糾錯(cuò)碼單元214計(jì)算出該目標(biāo)數(shù)據(jù)的奇偶校驗(yàn)位。奇偶校驗(yàn)位連同該目標(biāo)數(shù)據(jù)經(jīng)由讀寫控制單元216轉(zhuǎn)換成存儲(chǔ)器模塊220的信號(hào)格式，而后寫入該存儲(chǔ)器模塊220。讀出時(shí)，讀寫控制單元216從存儲(chǔ)器模塊220讀取數(shù)據(jù)，讀取的數(shù)據(jù)包含該現(xiàn)有儲(chǔ)存的目標(biāo)數(shù)據(jù)以及該些奇偶校驗(yàn)位。讀取的數(shù)據(jù)可能受噪聲、溫度及存儲(chǔ)器模塊220本身的誤差影響而出現(xiàn)錯(cuò)誤。目標(biāo)數(shù)據(jù)及奇偶校驗(yàn)位經(jīng)讀寫控制單元216轉(zhuǎn)換格式后，由糾錯(cuò)碼單元214依據(jù)奇偶校驗(yàn)位對(duì)數(shù)據(jù)進(jìn)行糾錯(cuò)運(yùn)算。更正后的目標(biāo)數(shù)據(jù)先暫存于暫存單元 212再輸出。
[0047]圖3為本發(fā)明糾錯(cuò)碼單元214的細(xì)部功能方塊圖，以及圖4為本發(fā)明的存儲(chǔ)器模塊的控制方法的流程圖。糾錯(cuò)碼單元214包含糾錯(cuò)碼編碼電路310及糾錯(cuò)碼解碼電路360。 糾錯(cuò)碼編碼電路310在將數(shù)據(jù)寫入存儲(chǔ)器模塊220的程序中對(duì)數(shù)據(jù)進(jìn)行糾錯(cuò)碼編碼運(yùn)算， 其包含BCH編碼模塊312及LDPC編碼器316。BCH編碼模塊312包含控制單元313及k個(gè) (k>l) BCH編碼器314。現(xiàn)有暫存于暫存單元212中的目標(biāo)數(shù)據(jù)D0 (步驟S410)進(jìn)入BCH編碼模塊312后，由多個(gè)BCH編碼器314對(duì)該目標(biāo)數(shù)據(jù)進(jìn)行編碼運(yùn)算以產(chǎn)生多組BCH碼奇偶校驗(yàn)位(步驟S420)。在此步驟中，控制單元313依據(jù)BCH編碼器314的碼長(zhǎng)度將目標(biāo)數(shù)據(jù) D0分割，使每個(gè)BCH編碼器314接收到對(duì)應(yīng)自己的碼長(zhǎng)度的數(shù)據(jù)量。此處，碼長(zhǎng)度代表一個(gè) BCH編碼器314處理的數(shù)據(jù)量加上所產(chǎn)生的奇偶校驗(yàn)位的長(zhǎng)度；舉例來(lái)說(shuō)，假設(shè)一個(gè)BCH編碼器314所處理的原始數(shù)據(jù)的數(shù)據(jù)量為16384比特，其更正能力為120比特，則根據(jù)BCH編 /解碼器的特征:N+mX T彡2m(N為原始數(shù)據(jù)的數(shù)據(jù)量，m為BCH編/解碼器的階數(shù)，T為BCH 編/解碼器的更正能力)，階數(shù)m = 15。因此可得此BCH編碼器314的奇偶校驗(yàn)位的長(zhǎng)度為 15X120 = 1800比特，亦即該BCH編碼器314的碼長(zhǎng)度等于16384+1800 = 18184比特。不同碼長(zhǎng)度的BCH編碼器314代表其各自所處理的原始數(shù)據(jù)長(zhǎng)度或是所產(chǎn)生的奇偶校驗(yàn)位的長(zhǎng)度不同。此k個(gè)BCH編碼器314具有至少兩種碼長(zhǎng)度。其中一實(shí)施為該k個(gè)BCH編碼器 314的碼長(zhǎng)度皆不相同；在其他的實(shí)施例中，其中的兩個(gè)碼長(zhǎng)度可以相同(此時(shí)k>2)。因此控制單元313依據(jù)各BCH編碼器314的碼長(zhǎng)度將目標(biāo)數(shù)據(jù)D0分割；舉例來(lái)說(shuō)，BCH編碼模塊312包含4個(gè)BCH編碼器314,其能夠處理的原始數(shù)據(jù)的長(zhǎng)度分別為:1024比特、2048比特、4096比特及8192比特，因此一個(gè)數(shù)據(jù)長(zhǎng)度為15360比特的目標(biāo)數(shù)據(jù)D0便會(huì)被分割成這四個(gè)長(zhǎng)度的數(shù)據(jù)。每個(gè)BCH編碼器314完成編碼后產(chǎn)生各自的奇偶校驗(yàn)位(PB1、PB2、…、 PBk)，最后該k組奇偶校驗(yàn)位及目標(biāo)數(shù)據(jù)D0由控制單元313組合成數(shù)據(jù)D1后，傳送至LDPC 編碼器316。之后LDPC編碼器316對(duì)數(shù)據(jù)D1編碼，產(chǎn)生相對(duì)應(yīng)的奇偶校驗(yàn)位(PBL)(步驟 S430)。最后所有數(shù)據(jù)組合成數(shù)據(jù)D2 (包含目標(biāo)數(shù)據(jù)D0、k組BCH編碼器314所產(chǎn)生的奇偶校驗(yàn)位PB1?PBk以及LDPC編碼器316所產(chǎn)生的奇偶校驗(yàn)位PBL)輸出，數(shù)據(jù)D2則由讀寫控制單元216轉(zhuǎn)換為存儲(chǔ)器模塊220的數(shù)據(jù)格式(步驟S440)。
[0048]糾錯(cuò)碼解碼電路360在將數(shù)據(jù)讀出存儲(chǔ)器模塊220的程序中對(duì)數(shù)據(jù)進(jìn)行糾錯(cuò)碼解碼運(yùn)算，其包含BCH解碼模塊362及LDPC解碼器366。BCH解碼模塊362包含控制單元363 及k個(gè)BCH解碼器364。讀取數(shù)據(jù)時(shí)讀寫控制單元216先依據(jù)存儲(chǔ)器模塊220的儲(chǔ)存內(nèi)容產(chǎn)生數(shù)據(jù)D2’(步驟S450)，數(shù)據(jù)D2’再經(jīng)由LDPC解碼器366解碼。數(shù)據(jù)D2’大致上與數(shù)據(jù)D2的內(nèi)容相同，但可能有若干比特出現(xiàn)錯(cuò)誤。LDPC解碼器366依據(jù)數(shù)據(jù)D2’中的該組 LDPC碼奇偶校驗(yàn)位PBL來(lái)對(duì)數(shù)據(jù)D2’的其他部分(對(duì)應(yīng)目標(biāo)數(shù)據(jù)D0及該多組BCH碼奇偶校驗(yàn)位PB1?PBk，但可能有若干錯(cuò)誤比特)解碼，解碼后產(chǎn)生數(shù)據(jù)D1’(步驟S460)。數(shù)據(jù)D1’包含經(jīng)過(guò)LDPC解碼器366解碼的目標(biāo)數(shù)據(jù)D0’及該多組BCH碼奇偶校驗(yàn)位PB1? PBk?？刂茊卧?63判斷解碼后的目標(biāo)數(shù)據(jù)D0’是否已經(jīng)沒有錯(cuò)誤比特，可以是依據(jù)目標(biāo)數(shù)據(jù)D0’的本身作判斷，或是依據(jù)LDPC解碼器366所另外傳遞的控制信號(hào)(圖未示，用以指示目標(biāo)數(shù)據(jù)DO’是否仍有錯(cuò)誤比特)作判斷(步驟S470)。如果已經(jīng)沒有錯(cuò)誤比特，則控制單元363將數(shù)據(jù)D1’中的該多組BCH碼奇偶校驗(yàn)位PB1?PBk去除后，輸出目標(biāo)數(shù)據(jù)DO’(實(shí)質(zhì)上等于目標(biāo)數(shù)據(jù)D0)，則完成糾錯(cuò)碼的編/解碼程序(步驟S480及步驟S485);如果仍有錯(cuò)誤比特，則控制單元363選擇其中一個(gè)BCH解碼器364,令其依據(jù)相對(duì)應(yīng)的一組BCH碼奇偶校驗(yàn)位PBx (1 < x < k)對(duì)數(shù)據(jù)D1’中除了 BCH碼奇偶校驗(yàn)位PB1?PBk的部分進(jìn)行BCH 碼解碼運(yùn)算(步驟S490)。之后控制單元363再將BCH碼解碼運(yùn)算后的數(shù)據(jù)連同BCH碼奇偶校驗(yàn)位PB1?PBk組合成反饋數(shù)據(jù)DF，傳送給LDPC解碼器366。LDPC解碼器366再次依據(jù)LDPC碼的奇偶校驗(yàn)位PBL對(duì)反饋數(shù)據(jù)DF進(jìn)行解碼，以重新生成數(shù)據(jù)D1’(步驟S460)。
[0049]雖然在相同的奇偶校驗(yàn)位下LDPC碼相對(duì)于BCH碼有較好的更正能力，但LDPC碼無(wú)法保證所有的錯(cuò)誤比特皆能夠得到更正，這也就是地板區(qū)存在的原因。相對(duì)的，BCH編碼器314為一種保證糾錯(cuò)碼，若錯(cuò)誤的比特?cái)?shù)在其更正能力的范圍內(nèi)，則能保證該些錯(cuò)誤的比特一定能夠被更正。本發(fā)明除了藉由串接的BCH碼編/解碼器及LDPC碼編/解碼器來(lái)提升數(shù)據(jù)的正確性之外，其中多BCH編碼器314及BCH解碼器364更設(shè)計(jì)為具有不同的碼長(zhǎng)度。在步驟S490中，使用BCH解碼模塊362解碼時(shí)，依據(jù)BCH解碼器364的碼長(zhǎng)度的順序選取對(duì)應(yīng)的BCH解碼器364進(jìn)行解碼。舉例來(lái)說(shuō)，假設(shè)BCH解碼器364-1?364-k的碼長(zhǎng)度由小至大排列(BCH解碼器364-1的碼長(zhǎng)度最小，而BCH解碼器364-k的碼長(zhǎng)度最大)， 第一次使用BCH碼解碼時(shí)，使用碼長(zhǎng)度最小的BCH解碼器364-1進(jìn)行解碼，之后再依序遞增碼長(zhǎng)度。如此設(shè)計(jì)的原因在于，錯(cuò)誤的比特可以在數(shù)次的遞回解碼的過(guò)程中被依序解回，使錯(cuò)誤比特得到更正的成功率大幅提高。相對(duì)的，如果是公知般使用相同長(zhǎng)度的BCH碼編/ 解碼器，則每個(gè)BCH碼編/解碼器有可能在相同的數(shù)據(jù)大小中累積太多錯(cuò)誤比特而造成全數(shù)的BCH碼解碼器皆無(wú)法更正錯(cuò)誤比特的情形。上述選取BCH解碼器364的順序(亦即參考多組BCH碼奇偶校驗(yàn)位PB1?PBk的順序)不限于碼長(zhǎng)度由小到大，亦可由大到小或其他預(yù)先定義的順序。
[0050]—般而言，存儲(chǔ)器模塊220對(duì)奇偶校驗(yàn)位有長(zhǎng)度限制，因此在本發(fā)明中，BCH編碼器314的多組奇偶校驗(yàn)位PB1?PBk的長(zhǎng)度的總和加上LDPC編碼器316的奇偶校驗(yàn)位PBL 的長(zhǎng)度后的總比特?cái)?shù)，應(yīng)小于等于存儲(chǔ)器模塊220所提供的奇偶校驗(yàn)位的長(zhǎng)度(對(duì)一次的存/取操作而言)。再者，如前所述，在同樣的奇偶校驗(yàn)位長(zhǎng)度下，LDPC碼的更正能力較BCH 碼佳。因此在一個(gè)實(shí)施例中，可以設(shè)計(jì)為讓LDPC碼的奇偶校驗(yàn)位PBL的長(zhǎng)度超過(guò)數(shù)據(jù)D2 的所有奇偶校驗(yàn)位的一半，也就是數(shù)據(jù)D2中LDPC碼的奇偶校驗(yàn)位PBL的長(zhǎng)度超過(guò)所有BCH 碼的奇偶校驗(yàn)位PB1?PBk的長(zhǎng)度總和。圖5為本發(fā)明糾錯(cuò)碼單元所產(chǎn)生的數(shù)據(jù)D2的結(jié)構(gòu)示意圖。在此假設(shè)BCH編碼模塊312包含4個(gè)BCH編碼器314 (同理BCH解碼模塊362 包含4個(gè)BCH解碼器364)。數(shù)據(jù)D2包含數(shù)據(jù)1?數(shù)據(jù)4 (其組合即為數(shù)據(jù)D0)以及5組奇偶校驗(yàn)位1?5。奇偶校驗(yàn)位1?4分別為對(duì)應(yīng)數(shù)據(jù)1?4的BCH碼的奇偶校驗(yàn)位，奇偶校驗(yàn)位5設(shè)計(jì)為L(zhǎng)DPC碼的奇偶校驗(yàn)位。在一個(gè)實(shí)施例中，數(shù)據(jù)1?數(shù)據(jù)4的長(zhǎng)度分別為 1024比特、2048比特、4096比特及8192比特(即數(shù)據(jù)D0的長(zhǎng)度為1024+2048+4096+8192 =15360比特)，因此其所對(duì)應(yīng)的BCH碼編/解碼器的階數(shù)分別為11、12、13及14。并且假設(shè)每個(gè)BCH碼編/解碼器的糾錯(cuò)能力為3比特，則奇偶校驗(yàn)位1?4的長(zhǎng)度分別為33比特、 36比特、39比特及42比特(總和為33+36+39+42 = 150比特)。奇偶校驗(yàn)位5為1064比特，大于奇偶校驗(yàn)位1?4的長(zhǎng)度總和。其中數(shù)據(jù)1?4及奇偶校驗(yàn)位1?4的組合即為數(shù)據(jù)Dl。
[0051]本發(fā)明的糾錯(cuò)碼單元214除了可以應(yīng)用于存儲(chǔ)器模塊之外，亦可應(yīng)用于采用BCH 碼及LDPC碼的通訊系統(tǒng)。圖6為通訊系統(tǒng)的發(fā)射端或接收端的功能方塊圖。糾錯(cuò)碼單元 214應(yīng)用于發(fā)射端時(shí)，基帶電路610所產(chǎn)生的目標(biāo)數(shù)據(jù)由糾錯(cuò)碼單元214編碼后(此時(shí)糾錯(cuò)碼單元214可以只包含糾錯(cuò)碼編碼電路310)，再交由調(diào)制/解調(diào)制單元620調(diào)制后(此時(shí)調(diào)制/解調(diào)制單元620可以只包含調(diào)制電路)，由天線630送出。對(duì)應(yīng)于發(fā)射端的應(yīng)用， 本發(fā)明的糾錯(cuò)碼編碼方法，其流程與圖4的步驟S420?S440類似，差別在于步驟S440由執(zhí)行數(shù)據(jù)格式的轉(zhuǎn)換改為執(zhí)行信號(hào)調(diào)制。另一方面，當(dāng)糾錯(cuò)碼單元214應(yīng)用于接收端時(shí)， 其糾錯(cuò)碼解碼方法的流程圖如圖7所示。調(diào)制/解調(diào)制單元620由天線630接收射頻信號(hào)并解調(diào)制(此時(shí)調(diào)制/解調(diào)制單元620可以只包含解調(diào)制電路)后產(chǎn)生目標(biāo)數(shù)據(jù)(步驟 S710)，再由糾錯(cuò)碼單元214進(jìn)行解碼運(yùn)算(此時(shí)糾錯(cuò)碼單元214可以只包含糾錯(cuò)碼解碼電路360)。目標(biāo)數(shù)據(jù)同樣包含發(fā)射端所傳輸?shù)挠嵪⒉糠?、一組LDPC碼的奇偶校驗(yàn)位PBL及多組BCH碼的奇偶校驗(yàn)位PB1?PBk。LDPC解碼器366依據(jù)該組LDPC碼的奇偶校驗(yàn)位PBL 對(duì)目標(biāo)數(shù)據(jù)進(jìn)行LDPC碼解碼運(yùn)算(步驟S720)。之后控制單元363檢查是否已經(jīng)沒有任何錯(cuò)誤比特(步驟S730)，若沒有，則移除目標(biāo)數(shù)據(jù)中所有奇偶校驗(yàn)位的部分后輸出完成解碼的訊息部分，并結(jié)束解碼程序(步驟S740、步驟S750);如果還有錯(cuò)誤比特存在，則BCH解碼模塊362對(duì)訊息的部分進(jìn)行以BCH碼為基礎(chǔ)的解碼運(yùn)算(步驟S760)?？刂茊卧?63選擇 BCH解碼器364的順序可參考前述的實(shí)施例，并且目標(biāo)數(shù)據(jù)的結(jié)構(gòu)可參考圖5,其細(xì)節(jié)不再重復(fù)贅述。請(qǐng)注意，通訊系統(tǒng)常用一種名為里德-所羅門碼(Reed-solomon codes)的編/ 解碼運(yùn)算，事實(shí)上里德-所羅門碼為BCH碼的其中一個(gè)特例，所以糾錯(cuò)碼單元214亦適用于里德-所羅門碼的運(yùn)算。
[0052]圖8為本發(fā)明與公知方法應(yīng)用于存儲(chǔ)器時(shí)的誤塊率(Block Error Rate，BLER)與原始誤比特率(Raw BER)的關(guān)系圖。在圖中，愈靠近左邊的曲線代表有較佳的糾錯(cuò)能力，同時(shí)代表存儲(chǔ)器有更久的使用壽命。曲線810為單純使用LDPC碼編/解碼器的曲線，曲線 840為單純使用BCH碼編/解碼器(更正能力T= 123比特)的曲線。如前所述，一般而言 LDPC碼的更正能力較BCH碼佳，但是曲線810在圖上呈現(xiàn)地板區(qū)(即圖中誤塊率約為10-5 的轉(zhuǎn)折處)。曲線830實(shí)際上為兩條幾近疊合的曲線，其中之一代表使用多個(gè)碼長(zhǎng)度相等的 BCH碼編/解碼器與LDPC碼編/解碼器串接的結(jié)果，其效果相當(dāng)近似使用單一 BCH碼編/ 解碼器(更正能力T = 187比特)的曲線，也就是說(shuō)使用多個(gè)碼長(zhǎng)度相等的BCH碼編/解碼器與LDPC碼編/解碼器串接比單純使用BCH碼編/解碼器(更正能力T = 123比特)的效果來(lái)得好。曲線820實(shí)際上為兩條幾近疊合的曲線，其中的一代表使用多個(gè)碼長(zhǎng)度不相等的BCH碼編/解碼器與LDPC碼編/解碼器串接的結(jié)果，其效果相當(dāng)近似使用單一 BCH碼編/解碼器(更正能力T = 208比特)的曲線，也就是說(shuō)使用多個(gè)碼長(zhǎng)度不相等的BCH碼編/解碼器與LDPC碼編/解碼器串接比使用多個(gè)碼長(zhǎng)度相等的BCH碼編/解碼器與LDPC 碼編/解碼器串接的效果來(lái)得好。另外，對(duì)應(yīng)本發(fā)明的曲線在誤塊率約為10-5的位置處沒有地板區(qū)，代表本發(fā)明可改善LDPC碼的受限的糾錯(cuò)能力。
[0053]本發(fā)明在解碼運(yùn)算時(shí)亦可以先執(zhí)行BCH碼的解碼運(yùn)算再執(zhí)行LDPC碼的解碼運(yùn)算。 圖9為本發(fā)明糾錯(cuò)碼單元214的另一實(shí)施方式的細(xì)部功能方塊圖，圖10為其相對(duì)應(yīng)的存儲(chǔ)器模塊的控制方法的流程圖。編碼時(shí)，暫存的目標(biāo)數(shù)據(jù)(步驟S410)先經(jīng)由BCH編碼模塊312編碼(步驟S420)，再經(jīng)由糾錯(cuò)碼編碼電路310的LDPC編碼器316編碼(步驟S430)， 之后的步驟S440與圖4相同。解碼時(shí)，從存儲(chǔ)器模塊220讀出數(shù)據(jù)后(步驟S450)，先利用糾錯(cuò)碼解碼電路960的BCH解碼模塊362以一順序?qū)?shù)據(jù)D2’解碼(步驟S1010)。第一次解碼時(shí)，控制單元363控制所有的BCH解碼器364對(duì)數(shù)據(jù)D2’進(jìn)行解碼。如果解碼完的數(shù)據(jù)已經(jīng)正確(意即無(wú)錯(cuò)誤比特)(步驟S1020)，則BCH解碼模塊362去除數(shù)據(jù)D2’中的多組BCH碼奇偶校驗(yàn)位，并且LDPC解碼器366去除數(shù)據(jù)D1’中的該組LDPC碼奇偶校驗(yàn)位后，輸出完成解碼的數(shù)據(jù)(步驟S1030)，然后結(jié)束解碼流程(步驟S1040)。然而如果經(jīng)步驟S1010解碼完的數(shù)據(jù)仍有錯(cuò)誤比特(步驟S1020)，則先對(duì)BCH碼區(qū)塊進(jìn)行數(shù)據(jù)處理(意即先更正BCH碼所能更正的錯(cuò)誤)(步驟S1050)以得到數(shù)據(jù)D1’，再由LDPC解碼器366對(duì)數(shù)據(jù)D1’解碼產(chǎn)生反饋數(shù)據(jù)DF (步驟S1060)。之后BCH解碼模塊362再次對(duì)反饋數(shù)據(jù)進(jìn)行解碼(步驟S1010)。此時(shí)控制單元363依據(jù)步驟S490中所述的順序依序使用BCH解碼器 364進(jìn)行解碼。因此步驟S1010所述的順序包含第一次解碼時(shí)使用全部的BCH解碼器364 進(jìn)行解碼，以及之后的迭代(iterat1n)運(yùn)算中所依循的順序。圖11為應(yīng)用于通訊系統(tǒng)的接收端時(shí)，糾錯(cuò)碼解碼方法的另一實(shí)施方式的流程圖。解調(diào)制后的數(shù)據(jù)(步驟S1110)，先進(jìn)行以BCH碼為基礎(chǔ)的解碼運(yùn)算(步驟S1120)，再進(jìn)行LDPC碼解碼運(yùn)算(步驟S1170)。圖 11流程的操作細(xì)節(jié)可以由圖10的流程得知，故不再贅述。前述的實(shí)施例中先執(zhí)行BCH碼解碼運(yùn)算再執(zhí)行LDPC碼解碼運(yùn)算的好處在于，其一，一般而言BCH碼的解碼速度比LDPC碼來(lái)得快，所以若解碼程序一次即解碼成功，步驟S1010 (或步驟S1120)所花費(fèi)的時(shí)間比步驟 S460 (或步驟S720)來(lái)得短；其二，整體解碼程序的終止條件由BCH碼的解碼程序決定，可有效減輕錯(cuò)誤地板區(qū)的影響。
[0054]由于本技術(shù)領(lǐng)域技術(shù)人員可藉由圖2、圖3及圖6的裝置發(fā)明的公開內(nèi)容來(lái)了解圖 4及圖7的方法發(fā)明的實(shí)施細(xì)節(jié)與變化以及由圖2、圖6及圖9的裝置發(fā)明的公開內(nèi)容來(lái)了解圖10及圖11的方法發(fā)明的實(shí)施細(xì)節(jié)與變化，因此，為避免贅文，在不影響該方法發(fā)明的公開要求及可實(shí)施性的前提下，重復(fù)的說(shuō)明在此予以節(jié)略。請(qǐng)注意，前揭附圖中，元件的形狀、尺寸、比例以及步驟的順序等僅為示意，供本技術(shù)領(lǐng)域技術(shù)人員了解本發(fā)明之用，非用以限制本發(fā)明。另外，于實(shí)施為可能的前提下，本領(lǐng)域技術(shù)人員可依本發(fā)明的公開內(nèi)容及自身的需求選擇性地實(shí)施任一實(shí)施例的部分或全部技術(shù)特征，或者選擇性地實(shí)施多個(gè)實(shí)施例的部分或全部技術(shù)特征的組合，藉此增加本發(fā)明實(shí)施時(shí)的彈性。再者，前揭實(shí)施例雖以存儲(chǔ)器及通訊系統(tǒng)為例，然此并非對(duì)本發(fā)明的限制，本領(lǐng)域技術(shù)人員可依本發(fā)明的公開適當(dāng)?shù)貙⒈景l(fā)明應(yīng)用于其它需要糾錯(cuò)碼編碼及/或解碼的裝置與系統(tǒng)。
[0055]雖然本發(fā)明的實(shí)施例如上所述，然而該些實(shí)施例并非用來(lái)限定本發(fā)明，本技術(shù)領(lǐng)域技術(shù)人員可依據(jù)本發(fā)明的明示或隱含的內(nèi)容對(duì)本發(fā)明的技術(shù)特征施以變化，凡此種種變化均可能屬于本發(fā)明所尋求的專利保護(hù)范疇，換言之，本發(fā)明的專利保護(hù)范圍須視本說(shuō)明書的權(quán)利要求所界定者為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一存儲(chǔ)器控制模塊，用來(lái)控制一存儲(chǔ)器模塊，包含: 一暫存單元，用來(lái)暫存一目標(biāo)數(shù)據(jù)； 一糾錯(cuò)碼單元，耦接該暫存單元，包含 多個(gè)第一編碼器，用來(lái)對(duì)該目標(biāo)數(shù)據(jù)進(jìn)行編碼運(yùn)算以產(chǎn)生多組第一奇偶校驗(yàn)位，其中所述多組第一奇偶校驗(yàn)位具有至少兩種長(zhǎng)度；以及 一第二編碼器，耦接所述多個(gè)第一編碼器，用來(lái)對(duì)該目標(biāo)數(shù)據(jù)進(jìn)行編碼運(yùn)算，以產(chǎn)生一組第二奇偶校驗(yàn)位；以及 一讀寫控制單元，耦接該糾錯(cuò)碼單元，用來(lái)將該目標(biāo)數(shù)據(jù)、所述多組第一奇偶校驗(yàn)位及該組第二奇偶校驗(yàn)位轉(zhuǎn)換成該存儲(chǔ)器模塊的數(shù)據(jù)格式。2.如權(quán)利要求1所述的存儲(chǔ)器控制模塊，其中該讀寫控制單元依據(jù)該存儲(chǔ)器模塊的儲(chǔ)存內(nèi)容產(chǎn)生一讀取數(shù)據(jù)，該讀取數(shù)據(jù)包含一中間數(shù)據(jù)、所述多組第一奇偶校驗(yàn)位及該組第二奇偶校驗(yàn)位，并且該糾錯(cuò)碼單元還包含: 多個(gè)第一解碼器，用來(lái)依據(jù)所述多組第一奇偶校驗(yàn)位對(duì)該中間數(shù)據(jù)進(jìn)行解碼運(yùn)算，以修正該中間數(shù)據(jù)的錯(cuò)誤比特；以及 一第二解碼器，耦接所述多個(gè)第一解碼器，用來(lái)依據(jù)該組第二奇偶校驗(yàn)位對(duì)該中間數(shù)據(jù)進(jìn)行解碼運(yùn)算，以修正該中間數(shù)據(jù)的錯(cuò)誤比特。3.如權(quán)利要求2所述的存儲(chǔ)器控制模塊，其中該第二解碼器早于所述多個(gè)第一解碼器對(duì)該中間數(shù)據(jù)進(jìn)行運(yùn)算。4.如權(quán)利要求2所述的存儲(chǔ)器控制模塊，其中所述多個(gè)第一解碼器早于該第二解碼器對(duì)該中間數(shù)據(jù)進(jìn)行運(yùn)算。5.如權(quán)利要求2所述的存儲(chǔ)器控制模塊，還包含: 一控制單元，耦接所述多個(gè)第一解碼器，用來(lái)依據(jù)一順序控制所述多個(gè)第一解碼器的解碼順序。6.如權(quán)利要求5所述的存儲(chǔ)器控制模塊，其中該順序?yàn)橐罁?jù)所述多個(gè)第一解碼器的碼長(zhǎng)度順序。7.如權(quán)利要求1所述的存儲(chǔ)器控制模塊，其中所述多個(gè)第一編碼器執(zhí)行BCH碼的編碼運(yùn)算，該第二編碼器執(zhí)行LDPC碼的編碼運(yùn)算。8.如權(quán)利要求1所述的存儲(chǔ)器控制模塊，其中該存儲(chǔ)器模塊具有一存儲(chǔ)器容量，所述多組第一奇偶校驗(yàn)位及該組第二奇偶校驗(yàn)位的長(zhǎng)度的總和與該存儲(chǔ)器容量有關(guān)。9.如權(quán)利要求8所述的存儲(chǔ)器控制模塊，其中該存儲(chǔ)器模塊為快閃存儲(chǔ)器模塊。10.如權(quán)利要求1所述的存儲(chǔ)器控制模塊，其中所述多組第一奇偶校驗(yàn)位的長(zhǎng)度的總和小于該組第二奇偶校驗(yàn)位的長(zhǎng)度。11.一種控制方法，用于控制一存儲(chǔ)器模塊，包含: 暫存一目標(biāo)數(shù)據(jù)； 使用一第一編碼方法對(duì)該目標(biāo)數(shù)據(jù)進(jìn)行編碼運(yùn)算以產(chǎn)生多組第一奇偶校驗(yàn)位，其中所述多組第一奇偶校驗(yàn)位具有至少兩種長(zhǎng)度； 使用一第二編碼方法對(duì)該目標(biāo)數(shù)據(jù)進(jìn)行編碼運(yùn)算，以產(chǎn)生一組第二奇偶校驗(yàn)位；以及將該目標(biāo)數(shù)據(jù)、所述多組第一奇偶校驗(yàn)位及該組第二奇偶校驗(yàn)位轉(zhuǎn)換成該存儲(chǔ)器模塊的數(shù)據(jù)格式。12.如權(quán)利要求11所述的控制方法，還包含: 依據(jù)該存儲(chǔ)器模塊的儲(chǔ)存內(nèi)容產(chǎn)生一讀取數(shù)據(jù)，該讀取數(shù)據(jù)包含一中間數(shù)據(jù)、所述多組第一奇偶校驗(yàn)位及該組第二奇偶校驗(yàn)位； 使用一第一解碼方法并依據(jù)所述多組第一奇偶校驗(yàn)位對(duì)該中間數(shù)據(jù)進(jìn)行解碼運(yùn)算，以修正該中間數(shù)據(jù)的錯(cuò)誤比特；以及 使用一第二解碼方法并依據(jù)該組第二奇偶校驗(yàn)位對(duì)該中間數(shù)據(jù)進(jìn)行解碼運(yùn)算，以修正該中間數(shù)據(jù)的錯(cuò)誤比特。13.如權(quán)利要求12所述的控制方法，其中該第一解碼方法早于該第二解碼方法對(duì)該中間數(shù)據(jù)進(jìn)行運(yùn)算。14.如權(quán)利要求12所述的控制方法，其中該第二解碼方法早于該第一解碼器對(duì)該中間數(shù)據(jù)進(jìn)行運(yùn)算。15.如權(quán)利要求12所述的控制方法，還包含: 依據(jù)一順序參考所述多組第一奇偶校驗(yàn)位，以對(duì)該中間數(shù)據(jù)進(jìn)行解碼運(yùn)算。16.如權(quán)利要求15所述的控制方法，其中該順序?yàn)橐罁?jù)所述多組第一奇偶校驗(yàn)位的長(zhǎng)度順序。17.如權(quán)利要求11所述的控制方法，其中該第一編碼方法對(duì)應(yīng)BCH碼的編碼運(yùn)算，該第二編碼方法對(duì)應(yīng)LDPC碼的編碼運(yùn)算。18.如權(quán)利要求11所述的控制方法，其中該存儲(chǔ)器模塊具有一存儲(chǔ)器容量，所述多組第一奇偶校驗(yàn)位及該組第二奇偶校驗(yàn)位的長(zhǎng)度的總和與該存儲(chǔ)器容量有關(guān)。19.如權(quán)利要求18所述的控制方法，其中該存儲(chǔ)器模塊為快閃存儲(chǔ)器模塊。20.如權(quán)利要求11所述的控制方法，其中所述多組第一奇偶校驗(yàn)位的長(zhǎng)度的總和小于該組第二奇偶校驗(yàn)位的長(zhǎng)度。21.一種糾錯(cuò)碼解碼電路，包含: 一第一解碼器，依據(jù)一組第一奇偶校驗(yàn)位對(duì)一目標(biāo)數(shù)據(jù)執(zhí)行一 LDPC碼解碼運(yùn)算；以及 多個(gè)第二解碼器，耦接該第一解碼器，依據(jù)多組第二奇偶校驗(yàn)位對(duì)該目標(biāo)數(shù)據(jù)執(zhí)行一以BCH碼為基礎(chǔ)的解碼運(yùn)算； 其中，所述多個(gè)第二解碼器具有至少兩種碼長(zhǎng)度。22.如權(quán)利要求21所述的糾錯(cuò)碼解碼電路，其中該第一解碼器早于所述多個(gè)第二解碼器對(duì)該目標(biāo)數(shù)據(jù)進(jìn)行運(yùn)算。23.如權(quán)利要求21所述的糾錯(cuò)碼解碼電路，其中所述多個(gè)第二解碼器早于該第一解碼器對(duì)該目標(biāo)數(shù)據(jù)進(jìn)行運(yùn)算。24.如權(quán)利要求21所述的糾錯(cuò)碼解碼電路，還包含: 一控制單元，耦接所述多個(gè)第二解碼器，用來(lái)依據(jù)一順序控制所述多個(gè)第二解碼器的解碼順序。25.如權(quán)利要求24所述的糾錯(cuò)碼解碼電路，其中該順序?yàn)橐罁?jù)所述多個(gè)第二解碼器的碼長(zhǎng)度順序。26.如權(quán)利要求21所述的糾錯(cuò)碼解碼電路，其中所述多組第二奇偶校驗(yàn)位的長(zhǎng)度的總和小于該組第一奇偶校驗(yàn)位的長(zhǎng)度。27.如權(quán)利要求21所述的糾錯(cuò)碼解碼電路用于一無(wú)線通訊系統(tǒng)的接收端，且所述多個(gè)第二解碼器執(zhí)行一里德-所羅門碼解碼運(yùn)算。28.一種糾錯(cuò)碼解碼方法，包含: 依據(jù)一組第一奇偶校驗(yàn)位對(duì)一目標(biāo)數(shù)據(jù)執(zhí)行一 LDPC碼解碼運(yùn)算；以及 依據(jù)多組第二奇偶校驗(yàn)位對(duì)該目標(biāo)數(shù)據(jù)執(zhí)行一以BCH碼為基礎(chǔ)的解碼運(yùn)算； 其中，所述多組第二奇偶校驗(yàn)位具有至少兩種長(zhǎng)度。29.如權(quán)利要求28所述的糾錯(cuò)碼解碼方法，其中該LDPC碼解碼運(yùn)算早于該以BCH碼為基礎(chǔ)的解碼運(yùn)算執(zhí)行。30.如權(quán)利要求28所述的糾錯(cuò)碼解碼方法，其中該以BCH碼為基礎(chǔ)的解碼運(yùn)算早于該LDPC碼解碼運(yùn)算執(zhí)行。31.如權(quán)利要求28所述的糾錯(cuò)碼解碼方法，還包含: 依據(jù)一順序使用所述多組第二奇偶校驗(yàn)位，以進(jìn)行該以BCH碼為基礎(chǔ)的解碼運(yùn)算。32.如權(quán)利要求31所述的糾錯(cuò)碼解碼方法，其中該順序?yàn)橐罁?jù)所述多組第二奇偶校驗(yàn)位的長(zhǎng)度順序。33.如權(quán)利要求28所述的糾錯(cuò)碼解碼方法，其中所述多組第二奇偶校驗(yàn)位的長(zhǎng)度的總和小于該組第一奇偶校驗(yàn)位的長(zhǎng)度。34.如權(quán)利要求28所述的糾錯(cuò)碼解碼方法用于一無(wú)線通訊系統(tǒng)的接收端，且該以BCH碼為基礎(chǔ)的解碼運(yùn)算為一里德-所羅門碼解碼運(yùn)算。
【文檔編號(hào)】H04L1/00GK105991230SQ201510090521
【公開日】2016年10月5日
【申請(qǐng)日】2015年2月28日
【發(fā)明人】謝欣霖, 王嗣鈞
【申請(qǐng)人】瑞昱半導(dǎo)體股份有限公司