網(wǎng)絡設(shè)備的流控方法和流控裝置以及網(wǎng)絡設(shè)備的制造方法
【專利摘要】本發(fā)明公開了一種網(wǎng)絡設(shè)備的流控方法和裝置以及網(wǎng)絡設(shè)備?；诒景l(fā)明，接口板的邏輯裝置可以將出方向上的數(shù)據(jù)以太報文的發(fā)送完成信息封裝在流控以太報文上報，流控以太報文可以被主板的以太交換芯片轉(zhuǎn)發(fā)至主板的邏輯裝置，主板的邏輯裝置通過對流控以太報文的解析能夠得到所述的發(fā)送完成信息、并封裝在流控消息中寫入主板的內(nèi)存供主板的CPU即時讀取，使主板的CPU能夠及時感知出方向上的數(shù)據(jù)以太報文是否發(fā)生擁塞，從而有利于準確實現(xiàn)網(wǎng)絡設(shè)備出方向上的QOS。而且，本發(fā)明還能夠避免發(fā)送完成信息的上報影響數(shù)據(jù)以太報文的傳送，并實現(xiàn)CPU對數(shù)據(jù)以太報文的發(fā)送和接收的松耦合。
【專利說明】
網(wǎng)絡設(shè)備的流控方法和流控裝置以及網(wǎng)絡設(shè)備
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及網(wǎng)絡技術(shù)，特別涉及網(wǎng)絡設(shè)備的流控方法、網(wǎng)絡設(shè)備的流控裝置、以及網(wǎng)絡設(shè)備。
【背景技術(shù)】
[0002]網(wǎng)絡設(shè)備可以采用以太總線架構(gòu)，并且，在以太總線架構(gòu)中，主板的CPU與主板的以太交換芯片之間的以太數(shù)據(jù)通道、主板的以太交換芯片與接口板的邏輯裝置之間的以太數(shù)據(jù)通道、以及接口板的邏輯裝置與接口板的接口芯片之間的接口數(shù)據(jù)通道可能會存在物理帶寬相互不匹配的情況。
[0003]因此，網(wǎng)絡設(shè)備容易在出方向上發(fā)生數(shù)據(jù)報文的擁塞。若主板的CPU無法及時感知前述擁塞及前述擁塞的解除，則難以準確實現(xiàn)網(wǎng)絡設(shè)備出方向上的Q0S(Quality ofService，服務質(zhì)量)。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明的實施例提供了一種網(wǎng)絡設(shè)備的流控方法、一種網(wǎng)絡設(shè)備的流控裝置、以及網(wǎng)絡設(shè)備。
[0005]在一個實施例中，一種網(wǎng)絡設(shè)備的流控方法應用于網(wǎng)絡設(shè)備的接口板的邏輯裝置中，并且，所述流控方法包括:
[0006]依據(jù)發(fā)送緩存隊列中被送出的數(shù)據(jù)以太報文，構(gòu)造包含發(fā)送完成信息的流控以太報文；
[0007]將所述流控以太報文在入方向上優(yōu)先于接收緩存隊列中的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道。
[0008]可選地，所述流控方法進一步在所述流控以太報文中填充所述接口板的接口板標識、以及在所述出方向上完成發(fā)送的數(shù)據(jù)以太報文對應的邏輯通道標識。
[0009]在另一個實施例中，一種網(wǎng)絡設(shè)備的流控方法應用于網(wǎng)絡設(shè)備的主板的邏輯裝置中，并且，所述流控方法包括:
[0010]從主板的以太交換芯片接收流控以太報文；
[0011]從所述流控以太報文中解析得到發(fā)送完成信息；
[0012]構(gòu)造包含所述發(fā)送完成信息的流控消息；
[0013]將所述流控消息寫入主板的CPU的內(nèi)存。
[0014]可選地，所述流控方法以DMA的方式向所述內(nèi)存寫入所述流控消息。
[0015]可選地，所述流控方法進一步以中斷的方式通知所述CPU從所述內(nèi)存讀取所述流控消息。
[0016]可選地，所述流控方法進一步依據(jù)所述流控以太報文中的接口板標識和邏輯通道標識，將所述流控消息寫入至所述內(nèi)存中對應的發(fā)送完成隊列中。
[0017]在又一個實施例中，一種網(wǎng)絡設(shè)備的流控方法應用于網(wǎng)絡設(shè)備的主板的CPU中，并且，所述流控方法包括:
[0018]當網(wǎng)絡設(shè)備的接口板中維護的發(fā)送緩存隊列的狀態(tài)為非滿時，將出方向上的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道；
[0019]當所述發(fā)送緩存隊列的狀態(tài)為滿時，將出方向上的數(shù)據(jù)以太報文送入QOS隊列中緩存，直至所述發(fā)送緩存隊列的狀態(tài)變?yōu)榉菨M；
[0020]當從主板的邏輯裝置接收到讀取內(nèi)存的通知時，從所述內(nèi)存中讀取流控消息；
[0021]以及，依據(jù)在出方向上對送入以太數(shù)據(jù)通道的數(shù)據(jù)以太報文的統(tǒng)計、以及所述流控消息中的發(fā)送完成信息維護所述發(fā)送緩存隊列的狀態(tài)。
[0022]可選地，所述流控方法以輪詢的方式或響應中斷的方式從所述內(nèi)存中讀取流控消息。
[0023]可選地，所述流控方法依據(jù)從所述內(nèi)存中的發(fā)送完成隊列中讀取的所述流控消息，維護對應的所述發(fā)送緩存隊列的狀態(tài)。
[0024]在一個實施例中，一種網(wǎng)絡設(shè)備的流控裝置應用于網(wǎng)絡設(shè)備的接口板的邏輯裝置中，并且，所述流控裝置包括:
[0025]報文構(gòu)造模塊，依據(jù)發(fā)送緩存隊列中被送出的數(shù)據(jù)以太報文，構(gòu)造包含發(fā)送完成信息的流控以太報文；
[0026]報文上送模塊，將所述流控以太報文在入方向上優(yōu)先于接收緩存隊列中的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道。
[0027]可選地，所述報文構(gòu)造模塊進一步在所述流控以太報文中填充所述接口板的接口板標識、以及在所述出方向上完成發(fā)送的數(shù)據(jù)以太報文對應的邏輯通道標識。
[0028]在另一個實施例中，一種網(wǎng)絡設(shè)備的流控裝置應用于網(wǎng)絡設(shè)備的主板的邏輯裝置中，并且，所述流控裝置包括:
[0029]報文接收模塊，從主板的以太交換芯片接收流控以太報文；
[0030]報文解析模塊，從所述流控以太報文中解析得到發(fā)送完成信息；
[0031]消息構(gòu)造模塊，構(gòu)造包含所述發(fā)送完成信息的流控消息；
[0032]消息上報模塊，將所述流控消息寫入主板的CPU的內(nèi)存。
[0033]可選地，所述消息上報模塊以DMA的方式向所述內(nèi)存寫入所述流控消息。
[0034]可選地，所述消息上報模塊進一步以中斷的方式通知所述CPU從所述內(nèi)存讀取所述流控消息。
[0035]可選地，所述消息上報模塊進一步依據(jù)所述流控以太報文中的接口板標識和邏輯通道標識，將所述流控消息寫入至所述內(nèi)存中對應的發(fā)送完成隊列中。
[0036]在又一個實施例中，一種網(wǎng)絡設(shè)備的流控裝置應用于網(wǎng)絡設(shè)備的主板的CPU中，并且，所述流控裝置包括:
[0037]發(fā)送驅(qū)動模塊，當網(wǎng)絡設(shè)備的接口板中維護的發(fā)送緩存隊列的狀態(tài)為非滿時，將出方向上的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道；
[0038]QOS緩存模塊，當所述發(fā)送緩存隊列的狀態(tài)為滿時，將出方向上的數(shù)據(jù)以太報文送AQOS隊列中緩存，直至所述發(fā)送緩存隊列的狀態(tài)變?yōu)榉菨M；
[0039]內(nèi)存讀取模塊，當從主板的邏輯裝置接收到讀取內(nèi)存的通知時，從所述內(nèi)存中讀取流控消息；
[0040]隊列維護模塊，依據(jù)在出方向上對送入以太數(shù)據(jù)通道的數(shù)據(jù)以太報文的統(tǒng)計、以及所述流控消息中的發(fā)送完成信息維護所述發(fā)送緩存隊列的狀態(tài)。
[0041]可選地，所述內(nèi)存讀取模塊以輪詢的方式或響應中斷的方式從所述內(nèi)存中讀取流控消息。
[0042]可選地，所述隊列維護模塊依據(jù)從所述內(nèi)存中的發(fā)送完成隊列中讀取的所述流控消息，維護對應的所述發(fā)送緩存隊列的狀態(tài)。
[0043]在一個實施例中，一種網(wǎng)絡設(shè)備，包括接口板和主板，所述接口板具有第一邏輯裝置，所述主板具有CPU、內(nèi)存、以太交換芯片、以及第二邏輯裝置；
[0044]所述第一邏輯裝置和所述CPU之間形成有途經(jīng)所述以太交換芯片的以太數(shù)據(jù)通道，并且，所述第一邏輯裝置中維護有發(fā)送緩存隊列和接收緩存隊列；
[0045]所述第一邏輯裝置依據(jù)發(fā)送緩存隊列中被送出的數(shù)據(jù)以太報文，構(gòu)造包含發(fā)送完成信息的流控以太報文，以及，將所述流控以太報文在入方向上優(yōu)先于接收緩存隊列中的數(shù)據(jù)以太報文送入所述以太數(shù)據(jù)通道；
[0046]所述第二邏輯裝置從所述以太交換芯片接收所述流控以太報文，從所述流控以太報文中解析得到發(fā)送完成信息、并構(gòu)造包含所述發(fā)送完成信息的流控消息，以及，將所述流控消息寫入主板的CPU的內(nèi)存；
[0047]所述CPU在所述發(fā)送緩存隊列的狀態(tài)為非滿時，將出方向上的數(shù)據(jù)以太報文送入所述以太數(shù)據(jù)通道；在所述發(fā)送緩存隊列的狀態(tài)為滿時，將出方向上的數(shù)據(jù)以太報文送入QOS隊列中緩存，直至所述發(fā)送緩存隊列的狀態(tài)變?yōu)榉菨M；在從所述第二邏輯裝置接收到讀取內(nèi)存的通知時，從所述內(nèi)存中讀取流控消息；以及，依據(jù)在出方向上對送入以太數(shù)據(jù)通道的數(shù)據(jù)以太報文的統(tǒng)計、以及所述流控消息中的發(fā)送完成信息維護所述發(fā)送緩存隊列的狀態(tài)。
[0048]可選地，所述第一邏輯裝置進一步在所述流控以太報文中填充所述接口板的接口板標識、以及在所述出方向上完成發(fā)送的數(shù)據(jù)以太報文對應的邏輯通道標識；所述第二邏輯裝置進一步依據(jù)所述流控以太報文中的接口板標識和邏輯通道標識，將所述流控消息寫入至所述內(nèi)存中對應的發(fā)送完成隊列中；以及，所述流控方法依據(jù)從所述內(nèi)存中的發(fā)送完成隊列中讀取的所述流控消息，維護對應的所述發(fā)送緩存隊列的狀態(tài)。
[0049]可選地，所述第二邏輯裝置以DMA的方式向所述內(nèi)存寫入所述流控消息。
[0050]可選地，所述CPU以輪詢的方式從所述內(nèi)存讀取所述流控消息；或者，所述第二邏輯裝置進一步以中斷的方式通知所述CPU從所述內(nèi)存讀取所述流控消息，所述CPU以響應中斷的方式讀取所述流控消息。
[0051]由此可見，接口板的邏輯裝置可以將出方向上的數(shù)據(jù)以太報文的發(fā)送完成信息封裝在流控以太報文中上報，流控以太報文可以被主板的以太交換芯片轉(zhuǎn)發(fā)至主板的邏輯裝置，主板的邏輯裝置通過對流控以太報文的解析能夠得到所述的發(fā)送完成信息、并封裝在流控消息中寫入主板的內(nèi)存供主板的CPU即時讀取，使主板的CPU能夠及時感知出方向上的數(shù)據(jù)以太報文是否發(fā)生擁塞，從而有利于準確實現(xiàn)網(wǎng)絡設(shè)備出方向上的Q0S。而且，發(fā)送完成信息的上報不占用CPU與以太交換芯片之間的以太數(shù)據(jù)通道，以避免影響數(shù)據(jù)以太報文的傳送；以及，CPU對出方向數(shù)據(jù)以太報文的發(fā)送完成信息的處理與對入方向的數(shù)據(jù)以太報文的處理相互獨立，以實現(xiàn)CPU對數(shù)據(jù)以太報文的發(fā)送和接收的松耦合。
【附圖說明】
[0052]圖1為一個實施例中的網(wǎng)絡設(shè)備的示例性結(jié)構(gòu)示意圖；
[0053]圖2為圖1中示出的第一邏輯裝置的原理圖；
[0054]圖3為圖1和圖2中示出的流控以太報文的有效數(shù)據(jù)段的示意圖；
[0055]圖4為圖1中示出的第二邏輯裝置的原理圖；
[0056]圖5為圖1中示出的流控消息的示意圖；
[0057]圖6為圖1中示出的流控消息在內(nèi)存中的存放方式的示意圖；
[0058]圖7為圖1中示出的CPU的原理圖；
[0059]圖8為一個實施例中的網(wǎng)絡設(shè)備的流控方法的流程示意圖；
[0060]圖9為另一個實施例中的網(wǎng)絡設(shè)備的流控方法的流程示意圖；
[0061]圖10為又一個實施例中的網(wǎng)絡設(shè)備的流控方法的流程示意圖；
[0062]圖11為一個實施例中的網(wǎng)絡設(shè)備的流控裝置的結(jié)構(gòu)示意圖；
[0063]圖12為另一個實施例中的網(wǎng)絡設(shè)備的流控裝置的結(jié)構(gòu)示意圖；
[0064]圖13為又一個實施例中的網(wǎng)絡設(shè)備的流控裝置的結(jié)構(gòu)示意圖；
[0065]圖14為如圖13所示流控裝置的一種實現(xiàn)方式的示意圖。
【具體實施方式】
[0066]為使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對本發(fā)明進一步詳細說明。
[0067]請參見圖1，在一個實施例中，網(wǎng)絡設(shè)備100可以采用以太總線架構(gòu)，并包括接口板11和主板12。接口板11具有接口芯片111和第一邏輯裝置112，并且，主板12具有CPU121、以太交換芯片122、內(nèi)存123、以及第二邏輯裝置124。
[0068]接口芯片111可以為網(wǎng)絡設(shè)備100提供外部接口，并處理通過外部接口收發(fā)的報文。例如，接口芯片111提供的外部接口可以連接(Wide Area Network，廣域網(wǎng))，相應地，接口芯片111提供的外部接口可以稱為WAN接口。其中，這里所述的WAN接口可以是ADSL (Asymmetric Digital Subscriber Line，非對稱數(shù)字用戶線路)接口和總線、采用TDM(Time Divis1n Multiplexing，時分復用)技術(shù)的 E1/T1 接口和總線、Consle (串口 )接口和總線、或P0S(Packet over SONET/SDH, S0NET/SDH承載包)接口。另外，接口芯片111還通過接口總線131連接第一邏輯裝置11。
[0069]以太交換芯片122分別與第一邏輯裝置112和CPU 121通過以太總線132和133連接。
[0070]內(nèi)存123通過內(nèi)存總線141連接CPU 121。
[0071]第二邏輯裝置124 通過例如 PC1-E (Peripheral ComponentInterconnect-Express，擴展外設(shè)部件互連標準)總線等1/0總線142連接CPU 121，并且，第二邏輯裝置124還通過以太總線130與以太交換芯片123連接。相應地，CPU 121可訪問內(nèi)存123，并且，第二邏輯裝置124可以通過CPU 121以DMA (Direct Memory Access，直接內(nèi)存訪問)方式訪問內(nèi)存123。其中，這里所述的DMA方式是指:CPU 121中承載有連接內(nèi)存總線141、并對應內(nèi)存123的內(nèi)存控制器，CPU 121中還承載有連接PC1-E總線142、并對應第二邏輯裝置124的PC1-E控制器，當?shù)诙壿嬔b置124以DMA方式訪問內(nèi)存123時，CPU 121中的PC1-E控制器可以將訪問命令傳遞給內(nèi)存控制器、以實現(xiàn)對內(nèi)存123的直接訪問。
[0072]在網(wǎng)絡設(shè)備100的出方向上，從CPU 121發(fā)出的數(shù)據(jù)以太報文通過以太總線133、以太交換芯片122、以及以太總線132傳輸至第一邏輯裝置112。
[0073]在網(wǎng)絡設(shè)備100的入方向上，第一邏輯裝置112發(fā)出的數(shù)據(jù)以太報文通過以太總線132、以太交換芯片122、以及以太總線133傳輸至CPU 121。
[0074]S卩，以太交換芯片122與第一邏輯裝置112和CPU 121之間的以太總線132和133主要承擔數(shù)據(jù)以太報文的傳輸，因此，以太總線132和133可以被視為以太數(shù)據(jù)通道，并且，可以認為，第一邏輯裝置112與CPU 121之間形成有途經(jīng)以太交換芯片122的以太數(shù)據(jù)通道。另外，以太數(shù)據(jù)通道可以多塊接口板復用，并且，接口板可以在邏輯上形成多條邏輯通道，即，以太數(shù)據(jù)通道可以被邏輯上劃分出的多條邏輯通道復用。
[0075]請參見圖1并同時結(jié)合圖2，第一邏輯裝置112中維護有出方向上的發(fā)送緩存隊列
21、以及入方向上的接收緩存隊列22。
[0076]在出方向上，來自CPU 121的數(shù)據(jù)以太報文40緩存在發(fā)送緩存隊列21中，并且，發(fā)送緩存隊列21中的數(shù)據(jù)以太報文40被轉(zhuǎn)換為外部接口報文40’后，通過接口總線131向接口芯片111發(fā)出；
[0077]在入方向上，來自WAN芯片111的外部接口報文40’被轉(zhuǎn)換為數(shù)據(jù)以太報文40、并緩存在接收緩存隊列22中，接收緩存隊列22中的數(shù)據(jù)以太報文40被送入以太數(shù)據(jù)通道(即，以太總線132) ο
[0078]另外，當接口板11存在多條邏輯通道時，每個邏輯通道分別對應一個發(fā)送緩存隊列21和一個接收緩存隊列22。
[0079]第一邏輯裝置112還可以依據(jù)發(fā)送緩存隊列21中被送出的數(shù)據(jù)以太報文40，構(gòu)造包含發(fā)送完成信息的流控以太報文31，以告知CPU 121數(shù)據(jù)以太報文40在出方向上的發(fā)送是否發(fā)生擁塞。
[0080]請參見圖3，上述的流控以太報文31可以采用最小以太報文長度，即64字節(jié)，并且，上述的流控以太報文31中包括的以下內(nèi)容可以作為以太報文的有效數(shù)據(jù)段被封裝在以太報文中:
[0081]流控以太報文標識31a，其表示當前的以太報文為流控以太報文31 ；
[0082]接口板標識31b，其標識構(gòu)造該流控以太報文31的接口板11 ;
[0083]邏輯通道標識31c，其標識該流控以太報文31中的發(fā)送完成信息對應的邏輯通道;
[0084]發(fā)送完成信息30，其表示對應邏輯通道在出方向上的以太數(shù)據(jù)報文的發(fā)送狀況，例如，在上一個流控以太報文31之后完成發(fā)送的以太數(shù)據(jù)報文的個數(shù)；
[0085]以及，保留域31d，其可用于對流控以太報文31的擴展。
[0086]第一邏輯裝置112構(gòu)造出的流控以太報文31可以在入方向上被優(yōu)先于接收緩存隊列22中的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道，以借助以太數(shù)據(jù)通道的一部分向CPU 121上報。此處所述的以太數(shù)據(jù)通道的一部分，可以包括以太交換芯片122與第一邏輯裝置112之間的一段以太總線132，并且，可以不包括以太交換芯片122與CPU 121之間的另一段以太總線133。相應地，流控以太報文31隨入方向上的數(shù)據(jù)以太報文到達以太交換芯片122之后，可以被以太交換芯片122通過以太總線130轉(zhuǎn)發(fā)至第二邏輯裝置124，而不會向入方向上的數(shù)據(jù)以太報文那樣通過以太總線133被上報至CPU 121。
[0087]S卩，流控以太報文31在以太交換芯片122中的處理方式不同于入方向上的數(shù)據(jù)以太報文。第一邏輯裝置112可以為流控以太報文31設(shè)置高于數(shù)據(jù)以太報文的優(yōu)先級，較高的優(yōu)先級不但可以確保流控以太報文31可以在入方向上被優(yōu)先于接收緩存隊列22中的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道(即，以太總線132)，而且，還可以使以太交換芯片122依據(jù)優(yōu)先級的不同而區(qū)別流控以太報文31和數(shù)據(jù)以太報文的處理方式。例如，以太交換芯片122的端口可以對應地配置有ACL(Access Control List，訪問控制列表)，使具有較高優(yōu)先級的報文(如流控以太報文31)從連接以太總線130的端口轉(zhuǎn)發(fā)，并使具有較低優(yōu)先級的報文(如數(shù)據(jù)以太報文)從連接以太總線133的端口轉(zhuǎn)發(fā)。
[0088]以太交換芯片122與第二邏輯裝置124之間的以太總線130主要承擔流控以太報文從以太交換芯片122向第二邏輯裝置124的轉(zhuǎn)發(fā)，因此，以太總線130可以被視為以太流控通道。并且，對應任意接口板的任意邏輯通道的流控以太報文31都可以通過以太流控通道傳輸，因此，以太流控通道也可以被多塊接口板、以及邏輯上劃分出的多條邏輯通道復用。
[0089]請參見圖4，當?shù)诙壿嬔b置124通過以太總線130從以太交換芯片122接收到流控以太報文31后，可以從流控以太報文31中解析得到發(fā)送完成信息30、并構(gòu)造包含發(fā)送完成信息30的流控消息32。并且，第二邏輯裝置124可以將流控消息32寫入(可以采用DMA方式)內(nèi)存123。
[0090]請參見圖5，上述的流控消息32可以為I/O總線消息并包括:
[0091]發(fā)送完成信息30;
[0092]流控有效位32a，其可以被第二邏輯裝置124置為有效、以表示該流控消息32當前尚未被CPU 121讀取，并在流控消息32被CPU 121讀取后被CPU 121置為無效；
[0093]保留域32b，其可用于對流控消息32的擴展。
[0094]請參見圖1并結(jié)合圖6，內(nèi)存123中可以設(shè)置發(fā)送完成隊列23，第二邏輯裝置124可以將流控消息32寫入至發(fā)送完成隊列23中。并且，當存在多塊接口板和多條邏輯通道時，每塊接口板的每個邏輯通道在內(nèi)存123中分別對應一個發(fā)送完成隊列23，第二邏輯裝置124可以依據(jù)從流控以太報文31中解析出的接口板標識和邏輯通道標識，識別出流控消息32對應的接口板和邏輯通道，并將流控消息32寫入至與其對應相同接口板的相同邏輯通道的發(fā)送完成隊列23中。例如，對于接口板i的邏輯通道j (i和j均為正整數(shù))，第二邏輯裝置124可以從發(fā)送完成隊列的首地址QueHeadAddress_i_j開始依次寫入對應邏輯通道的流控消息I?M(M為正整數(shù))。
[0095]CPU 121通過讀取內(nèi)存123可以獲得流控消息32。例如，對于CPU 121選用單核CHJ的情況，第二邏輯裝置124可以采用中斷方式通知CPU 121，相應地，CPU 121以響應中斷的方式從內(nèi)存123讀取流控消息32。再例如，對于CPU 121選用多核CPU的情況，第二邏輯裝置124可以不是必須通知CPU 121，而是由CPU 121中的一個指定核以輪詢的方式從內(nèi)存123讀取流控消息32。
[0096]并且，CPU 121可以依據(jù)流控消息32中的發(fā)送完成信息感知數(shù)據(jù)以太報文在出方向上的發(fā)送是否發(fā)生擁塞。進而，結(jié)合流控消息32與其對出方向上送入以太數(shù)據(jù)通道(即，以太總線133)的數(shù)據(jù)以太報文的統(tǒng)計，CPU 121可以即時響應數(shù)據(jù)以太報文在出方向上的擁塞及擁塞解除。
[0097]請參見圖1并結(jié)合圖7，CPU 121具有網(wǎng)絡報文協(xié)議層401、驅(qū)動層402、以及位于網(wǎng)絡報文協(xié)議層401與驅(qū)動層402之間的QOS隊列403。
[0098]網(wǎng)絡報文協(xié)議層401負責處理數(shù)據(jù)以太報文40，并能夠感知數(shù)據(jù)以太報文在出方向上的發(fā)送是否發(fā)生擁塞。
[0099]驅(qū)動層402負責執(zhí)行數(shù)據(jù)以太報文40通過以太數(shù)據(jù)通道在入方向和出方向上的傳輸、訪問內(nèi)存123中的流控消息32、維護出方向上送入以太數(shù)據(jù)通道(S卩，以太總線133)的數(shù)據(jù)以太報文40的發(fā)送統(tǒng)計結(jié)果、以及維護接口板11中的發(fā)送緩存隊列21的隊列狀態(tài)42并上報給網(wǎng)絡報文協(xié)議層401。并且，當存在多塊接口板和多條邏輯通道時，驅(qū)動層402可以依據(jù)從內(nèi)存123中對應的發(fā)送完成隊列中讀取的流控消息32維護對應的發(fā)送緩存隊列21的隊列狀態(tài)42。
[0100]對于出方向，當將數(shù)據(jù)以太報文40送入以太數(shù)據(jù)通道(即，以太總線133)后，驅(qū)動層402對出方向上送入以太數(shù)據(jù)通道(S卩，以太總線133)的數(shù)據(jù)以太報文40的發(fā)送統(tǒng)計結(jié)果累加相應的數(shù)值。當發(fā)送統(tǒng)計結(jié)果的數(shù)值到達發(fā)送緩存隊列21的緩存上限時，驅(qū)動層402將表示非滿狀態(tài)的隊列狀態(tài)42置為滿狀態(tài)。
[0101]并且，驅(qū)動層402依據(jù)可以依據(jù)流控消息32中的發(fā)送完成信息30所表示的已完成發(fā)送的數(shù)據(jù)以太報文40的數(shù)量，對出方向上送入以太數(shù)據(jù)通道的數(shù)據(jù)以太報文40的發(fā)送統(tǒng)計結(jié)果減少相應的數(shù)值。當發(fā)送統(tǒng)計結(jié)果的數(shù)值低于發(fā)送緩存隊列21的緩存上限時，驅(qū)動層402將表示滿狀態(tài)的隊列狀態(tài)42置為非滿狀態(tài)。
[0102]相應地，若驅(qū)動層402向網(wǎng)絡報文協(xié)議層401上報的隊列狀態(tài)42為非滿，則網(wǎng)絡報文協(xié)議層401將出方向上的數(shù)據(jù)以太報文40下發(fā)(Q0S隊列403中緩存的數(shù)據(jù)以太報文40優(yōu)先)至驅(qū)動層402，由驅(qū)動層402將下發(fā)的數(shù)據(jù)以太報文40送入以太數(shù)據(jù)通道(即，以太總線133)。若驅(qū)動層402向網(wǎng)絡報文協(xié)議層401上報的隊列狀態(tài)42為滿，則網(wǎng)絡報文協(xié)議層401將出方向上的數(shù)據(jù)以太報文40送入QOS隊列中緩存，直至驅(qū)動層402向網(wǎng)絡報文協(xié)議層401上報的隊列狀態(tài)42變?yōu)榉菨M。
[0103]如上可見，接口板11的第一邏輯裝置112可以將出方向上的數(shù)據(jù)以太報文的發(fā)送完成信息30封裝在流控以太報文31中上報，該流控以太報文31可以被主板12的以太交換芯片122轉(zhuǎn)發(fā)至主板12的第二邏輯裝置124，第二邏輯裝置124通過對流控以太報文31的解析能夠得到發(fā)送完成信息30、并封裝在流控消息32中寫入主板12的內(nèi)存123供主板12的CPU 121即時讀取，使主板12的CPU 121能夠及時感知出方向上的數(shù)據(jù)以太報文是否發(fā)生擁塞，從而有利于準確實現(xiàn)網(wǎng)絡設(shè)備出方向上的Q0S。
[0104]而且，發(fā)送完成信息30的上報不占用CPU 121與以太交換芯片122之間的以太數(shù)據(jù)通道133，從而能夠避免影響數(shù)據(jù)以太報文的傳送；以及，CPU 121對出方向數(shù)據(jù)以太報文的發(fā)送完成信息30的處理與對入方向的數(shù)據(jù)以太報文的處理相互獨立，從而實現(xiàn)CPU121對數(shù)據(jù)以太報文的發(fā)送和接收的松耦合。
[0105]基于上述的原理，以下的實施例中還相應地提供了網(wǎng)絡設(shè)備的流控方法和裝置，下面分別予以詳細說明。
[0106]請參見圖8，在一個實施例中，網(wǎng)絡設(shè)備的流控方法可以應用于網(wǎng)絡設(shè)備的接口板的邏輯裝置(例如圖1中示出的第一邏輯裝置112)中，并且，該流控方法可以包括:
[0107]S811，依據(jù)發(fā)送緩存隊列中被送出的數(shù)據(jù)以太報文，構(gòu)造包含發(fā)送完成信息的流控以太報文；
[0108]S812，將構(gòu)造出的流控以太報文在入方向上優(yōu)先于接收緩存隊列中的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道。
[0109]其中，上述的S811可以進一步為構(gòu)造的流控以太報文設(shè)置高于數(shù)據(jù)以太報文的優(yōu)先級。并且，對于存在多塊接口板以及接口板形成多條邏輯通道的情況，上述的S811還可以進一步在流控以太報文中填充接口板的接口板標識、以及在出方向上完成發(fā)送的數(shù)據(jù)以太報文對應的邏輯通道標識。
[0110]請參見圖9，在另一個實施例中，網(wǎng)絡設(shè)備的流控方法可以應用于網(wǎng)絡設(shè)備的主板的邏輯裝置(例如圖1中示出的第二邏輯裝置124)中，并且，該流控方法可以包括:
[0111]S821，從主板的以太交換芯片接收流控以太報文；
[0112]S822，從接收到的流控以太報文中解析得到發(fā)送完成信息；
[0113]S823，構(gòu)造包含該發(fā)送完成信息的流控消息；
[0114]S824，將構(gòu)造出的流控消息寫入主板的CPU的內(nèi)存。
[0115]其中，上述的S824可以采用DMA的方式向內(nèi)存寫入流控消息，并且，上述的S824還可以進一步采用中斷的方式通知CPU從內(nèi)存中讀取流控消息。并且，對于存在多塊接口板以及接口板形成多條邏輯通道的情況，上述的S822可以進一步從流控以太報文中解析得到接口板標識和邏輯通道標識，相應地，上述的S824可以依據(jù)解析得到的接口板標識和邏輯通道標識將流控消息寫入至內(nèi)存中對應的發(fā)送完成隊列中。
[0116]請參見圖10，在又一個實施例中，網(wǎng)絡設(shè)備的流控方法可以應用于網(wǎng)絡設(shè)備的主板的CPU(例如圖1中示出的CPU 121)中，并且，該流控方法可以包括:
[0117]S830，判斷網(wǎng)絡設(shè)備的接口板中維護的發(fā)送緩存隊列的狀態(tài)；
[0118]S831，當該發(fā)送緩存隊列的狀態(tài)為非滿時，將出方向上的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道；
[0119]S832，當發(fā)送緩存隊列的狀態(tài)為滿時，將出方向上的數(shù)據(jù)以太報文送入QOS隊列中緩存，直至該發(fā)送緩存隊列的狀態(tài)變?yōu)榉菨M。
[0120]S841，當從主板的邏輯裝置接收到讀取內(nèi)存的通知時，從主板的內(nèi)存中讀取流控消息；
[0121]S842，依據(jù)在出方向上對送入以太數(shù)據(jù)通道的數(shù)據(jù)以太報文的統(tǒng)計、以及讀取到的流控消息中的發(fā)送完成信息維護發(fā)送緩存隊列的狀態(tài)。
[0122]其中，上述的S841可以通過輪詢的方式或響應中斷的方式從主板的內(nèi)存中讀取流控消息。并且，對于存在多塊接口板以及接口板形成多條邏輯通道的情況，上述的S841從對應的發(fā)送完成隊列中讀取的流控消息可以用于S842維護對應的發(fā)送緩存隊列的狀
??τ O
[0123]請參見圖11，對應如圖8所示的流控方法，在一個實施例中對應地提供了一種網(wǎng)絡設(shè)備的流控裝置91，該流控裝置91可以應用于網(wǎng)絡設(shè)備的接口板的邏輯裝置(例如圖1中示出的第一邏輯裝置112)中，并且，該流控裝置91可以包括:
[0124]報文構(gòu)造模塊911，依據(jù)發(fā)送緩存隊列21中被送出的數(shù)據(jù)以太報文，構(gòu)造包含發(fā)送完成信息的流控以太報文；
[0125]報文上送模塊912，將流控以太報文在入方向上優(yōu)先于接收緩存隊列22中的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道。
[0126]其中，上述的報文構(gòu)造模塊911可以進一步為構(gòu)造的流控以太報文設(shè)置高于數(shù)據(jù)以太報文的優(yōu)先級。并且，對于存在多塊接口板以及接口板形成多條邏輯通道的情況，上述的報文構(gòu)造模塊911還可以進一步在流控以太報文中填充接口板的接口板標識、以及在出方向上完成發(fā)送的數(shù)據(jù)以太報文對應的邏輯通道標識。
[0127]請參見圖12，對應如圖9所示的流控方法，在另一個實施例中對應地提供了一種網(wǎng)絡設(shè)備的流控裝置92，該流控裝置92可以應用于網(wǎng)絡設(shè)備的主板的邏輯裝置(例如圖1中示出的第二邏輯裝置124)中，并且，該流控裝置92可以包括:
[0128]報文接收模塊921，從主板的以太交換芯片接收流控以太報文；
[0129]報文解析模塊922，從接收的流控以太報文中解析得到發(fā)送完成信息；
[0130]消息構(gòu)造模塊923，構(gòu)造包含該發(fā)送完成信息的流控消息；
[0131]消息上報模塊924，將構(gòu)造的流控消息寫入主板的CPU的內(nèi)存。
[0132]其中，上述的消息上報模塊924可以采用DMA的方式向內(nèi)存寫入流控消息，上述的消息上報模塊924還可以進一步采用中斷的方式通知CPU從內(nèi)存讀取流控消息。并且，對于存在多塊接口板以及接口板形成多條邏輯通道的情況，上述的報文解析模塊922可以進一步從流控以太報文中解析得到接口板標識和邏輯通道標識，相應地，上述的消息上報模塊924可以依據(jù)解析得到的接口板標識和邏輯通道標識將流控消息寫入至內(nèi)存中對應的發(fā)送完成隊列中。
[0133]請參見圖13，對應如圖10所示的流控方法，在又一個實施例中提供了一種網(wǎng)絡設(shè)備的流控裝置93，該流控裝置93包括:
[0134]發(fā)送驅(qū)動模塊931，當網(wǎng)絡設(shè)備的接口板中維護的發(fā)送緩存隊列的狀態(tài)為非滿時，將出方向上的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道；
[0135]QOS緩存模塊932，當所述發(fā)送緩存隊列的狀態(tài)為滿時，將出方向上的數(shù)據(jù)以太報文送入QOS隊列中緩存，直至所述發(fā)送緩存隊列的狀態(tài)變?yōu)榉菨M；
[0136]內(nèi)存讀取模塊933，當從主板的邏輯裝置接收到讀取內(nèi)存的通知時，從所述內(nèi)存中讀取流控消息；
[0137]隊列維護模塊934，依據(jù)在出方向上對送入以太數(shù)據(jù)通道的數(shù)據(jù)以太報文的統(tǒng)計、以及所述流控消息中的發(fā)送完成信息維護所述發(fā)送緩存隊列的狀態(tài)。
[0138]其中，上述的內(nèi)存讀取模塊933可以通過輪詢的方式或響應中斷的方式從主板的內(nèi)存中讀取流控消息。并且，對于存在多塊接口板以及接口板形成多條邏輯通道的情況，上述的內(nèi)存讀取模塊933從對應的發(fā)送完成隊列中讀取的流控消息可以用于隊列維護模塊934維護對應的發(fā)送緩存隊列的狀態(tài)。
[0139]作為一種可選的方案，上述如圖13所示的流控裝置93可以通過軟硬結(jié)合的方式來實現(xiàn)。請參見圖14，在包括CPU 931(可以與圖1中示出的CPU 121相同)和內(nèi)存932 (可以是圖1中示出的內(nèi)存123、也可以是其他內(nèi)存)的硬件架構(gòu)中，該流控裝置93可以為存儲于內(nèi)存932中的計算機指令、并可由CPU 931讀取來完成如圖13所示的模塊功能。從而:
[0140]當網(wǎng)絡設(shè)備的接口板中維護的發(fā)送緩存隊列的狀態(tài)為非滿時，CPU931將出方向上的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道；
[0141]當所述發(fā)送緩存隊列的狀態(tài)為滿時，CPU 931將出方向上的數(shù)據(jù)以太報文送入QOS隊列中緩存，直至所述發(fā)送緩存隊列的狀態(tài)變?yōu)榉菨M；
[0142]當從主板的邏輯裝置接收到讀取內(nèi)存的通知時，CPU 931從內(nèi)存(例如圖1中示出的內(nèi)存123)中讀取流控消息；
[0143]以及，CPU 931還依據(jù)在出方向上對送入以太數(shù)據(jù)通道的數(shù)據(jù)以太報文的統(tǒng)計、以及所述流控消息中的發(fā)送完成信息維護所述發(fā)送緩存隊列的狀態(tài)。
[0144]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明保護的范圍之內(nèi)。
【主權(quán)項】
1.一種網(wǎng)絡設(shè)備的流控方法，其特征在于，所述流控方法應用于網(wǎng)絡設(shè)備的接口板的邏輯裝置中，并且，所述流控方法包括: 依據(jù)發(fā)送緩存隊列中被送出的數(shù)據(jù)以太報文，構(gòu)造包含發(fā)送完成信息的流控以太報文； 將所述流控以太報文在入方向上優(yōu)先于接收緩存隊列中的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道。2.根據(jù)權(quán)利要求1所述的流控方法，其特征在于，所述流控方法進一步包括:在所述流控以太報文中填充所述接口板的接口板標識、以及在所述出方向上完成發(fā)送的數(shù)據(jù)以太報文對應的邏輯通道標識。3.—種網(wǎng)絡設(shè)備的流控方法，其特征在于，所述流控方法應用于網(wǎng)絡設(shè)備的主板的邏輯裝置中，并且，所述流控方法包括: 從主板的以太交換芯片接收流控以太報文； 從所述流控以太報文中解析得到發(fā)送完成信息； 構(gòu)造包含所述發(fā)送完成信息的流控消息； 將所述流控消息寫入主板的CPU的內(nèi)存。4.根據(jù)權(quán)利要求3所述的流控方法，其特征在于，所述流控方法以DMA的方式向所述內(nèi)存寫入所述流控消息。5.根據(jù)權(quán)利要求3所述的流控方法，其特征在于，所述流控方法進一步以中斷的方式通知所述CPU從所述內(nèi)存讀取所述流控消息。6.根據(jù)權(quán)利要求3所述的流控方法，其特征在于，所述流控方法進一步依據(jù)所述流控以太報文中的接口板標識和邏輯通道標識，將所述流控消息寫入至所述內(nèi)存中對應的發(fā)送完成隊列中。7.—種網(wǎng)絡設(shè)備的流控方法，其特征在于，所述流控方法應用于網(wǎng)絡設(shè)備的主板的CPU中，并且，所述流控方法包括: 當網(wǎng)絡設(shè)備的接口板中維護的發(fā)送緩存隊列的狀態(tài)為非滿時，將出方向上的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道； 當所述發(fā)送緩存隊列的狀態(tài)為滿時，將出方向上的數(shù)據(jù)以太報文送入服務質(zhì)量QOS隊列中緩存，直至所述發(fā)送緩存隊列的狀態(tài)變?yōu)榉菨M； 當從主板的邏輯裝置接收到讀取內(nèi)存的通知時，從所述內(nèi)存中讀取流控消息； 以及，依據(jù)在出方向上對送入以太數(shù)據(jù)通道的數(shù)據(jù)以太報文的統(tǒng)計、以及所述流控消息中的發(fā)送完成信息維護所述發(fā)送緩存隊列的狀態(tài)。8.根據(jù)權(quán)利要求7所述的流控方法，其特征在于，所述流控方法以輪詢的方式或響應中斷的方式從所述內(nèi)存中讀取流控消息。9.根據(jù)權(quán)利要求7所述的流控方法，其特征在于，所述流控方法依據(jù)從所述內(nèi)存中的發(fā)送完成隊列中讀取的所述流控消息，維護對應的所述發(fā)送緩存隊列的狀態(tài)。10.一種網(wǎng)絡設(shè)備的流控裝置，其特征在于，所述流控裝置應用于網(wǎng)絡設(shè)備的接口板的邏輯裝置中，并且，所述流控裝置包括: 報文構(gòu)造模塊，依據(jù)發(fā)送緩存隊列中被送出的數(shù)據(jù)以太報文，構(gòu)造包含發(fā)送完成信息的流控以太報文； 報文上送模塊，將所述流控以太報文在入方向上優(yōu)先于接收緩存隊列中的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道。11.根據(jù)權(quán)利要求10所述的流控裝置，其特征在于，所述報文構(gòu)造模塊進一步在所述流控以太報文中填充所述接口板的接口板標識、以及在所述出方向上完成發(fā)送的數(shù)據(jù)以太報文對應的邏輯通道標識。12.—種網(wǎng)絡設(shè)備的流控裝置，其特征在于，所述流控裝置應用于網(wǎng)絡設(shè)備的主板的邏輯裝置中，并且，所述流控裝置包括: 報文接收模塊，從主板的以太交換芯片接收流控以太報文； 報文解析模塊，從所述流控以太報文中解析得到發(fā)送完成信息； 消息構(gòu)造模塊，構(gòu)造包含所述發(fā)送完成信息的流控消息； 消息上報模塊，將所述流控消息寫入主板的CPU的內(nèi)存。13.根據(jù)權(quán)利要求12所述的流控裝置，其特征在于，所述消息上報模塊以DMA的方式向所述內(nèi)存寫入所述流控消息。14.根據(jù)權(quán)利要求12所述的流控裝置，其特征在于，所述消息上報模塊進一步以中斷的方式通知所述CPU從所述內(nèi)存讀取所述流控消息。15.根據(jù)權(quán)利要求12所述的流控裝置，其特征在于，所述消息上報模塊進一步依據(jù)所述流控以太報文中的接口板標識和邏輯通道標識，將所述流控消息寫入至所述內(nèi)存中對應的發(fā)送完成隊列中。16.—種網(wǎng)絡設(shè)備的流控裝置，其特征在于，所述流控裝置應用于網(wǎng)絡設(shè)備的主板的CPU中，并且，所述流控裝置包括: 發(fā)送驅(qū)動模塊，當網(wǎng)絡設(shè)備的接口板中維護的發(fā)送緩存隊列的狀態(tài)為非滿時，將出方向上的數(shù)據(jù)以太報文送入以太數(shù)據(jù)通道； QOS緩存模塊，當所述發(fā)送緩存隊列的狀態(tài)為滿時，將出方向上的數(shù)據(jù)以太報文送入服務質(zhì)量QOS隊列中緩存，直至所述發(fā)送緩存隊列的狀態(tài)變?yōu)榉菨M； 內(nèi)存讀取模塊，當從主板的邏輯裝置接收到讀取內(nèi)存的通知時，從所述內(nèi)存中讀取流控消息； 隊列維護模塊，依據(jù)在出方向上對送入以太數(shù)據(jù)通道的數(shù)據(jù)以太報文的統(tǒng)計、以及所述流控消息中的發(fā)送完成信息維護所述發(fā)送緩存隊列的狀態(tài)。17.根據(jù)權(quán)利要求16所述的流控裝置，其特征在于，所述內(nèi)存讀取模塊以輪詢的方式或響應中斷的方式從所述內(nèi)存中讀取流控消息。18.根據(jù)權(quán)利要求16所述的流控裝置，其特征在于，所述隊列維護模塊依據(jù)從所述內(nèi)存中的發(fā)送完成隊列中讀取的所述流控消息，維護對應的所述發(fā)送緩存隊列的狀態(tài)。19.一種網(wǎng)絡設(shè)備，其特征在于，包括接口板和主板，所述接口板具有第一邏輯裝置，所述主板具有(PU、內(nèi)存、以太交換芯片、以及第二邏輯裝置； 所述第一邏輯裝置和所述CPU之間形成有途經(jīng)所述以太交換芯片的以太數(shù)據(jù)通道，并且，所述第一邏輯裝置中維護有發(fā)送緩存隊列和接收緩存隊列； 所述第一邏輯裝置依據(jù)發(fā)送緩存隊列中被送出的數(shù)據(jù)以太報文，構(gòu)造包含發(fā)送完成信息的流控以太報文，以及，將所述流控以太報文在入方向上優(yōu)先于接收緩存隊列中的數(shù)據(jù)以太報文送入所述以太數(shù)據(jù)通道； 所述第二邏輯裝置從所述以太交換芯片接收所述流控以太報文，從所述流控以太報文中解析得到發(fā)送完成信息、并構(gòu)造包含所述發(fā)送完成信息的流控消息，以及，將所述流控消息寫入主板的CPU的內(nèi)存； 所述CPU在所述發(fā)送緩存隊列的狀態(tài)為非滿時，將出方向上的數(shù)據(jù)以太報文送入所述以太數(shù)據(jù)通道；在所述發(fā)送緩存隊列的狀態(tài)為滿時，將出方向上的數(shù)據(jù)以太報文送入QOS隊列中緩存，直至所述發(fā)送緩存隊列的狀態(tài)變?yōu)榉菨M；在從所述第二邏輯裝置接收到讀取內(nèi)存的通知時，從所述內(nèi)存中讀取流控消息；以及，依據(jù)在出方向上對送入以太數(shù)據(jù)通道的數(shù)據(jù)以太報文的統(tǒng)計、以及所述流控消息中的發(fā)送完成信息維護所述發(fā)送緩存隊列的狀??τ O20.根據(jù)權(quán)利要求19所述的網(wǎng)絡設(shè)備，其特征在于，所述第一邏輯裝置進一步在所述流控以太報文中填充所述接口板的接口板標識、以及在所述出方向上完成發(fā)送的數(shù)據(jù)以太報文對應的邏輯通道標識；所述第二邏輯裝置進一步依據(jù)所述流控以太報文中的接口板標識和邏輯通道標識，將所述流控消息寫入至所述內(nèi)存中對應的發(fā)送完成隊列中；以及，所述流控方法依據(jù)從所述內(nèi)存中的發(fā)送完成隊列中讀取的所述流控消息，維護對應的所述發(fā)送緩存隊列的狀態(tài)。21.根據(jù)權(quán)利要求19所述的網(wǎng)絡設(shè)備，其特征在于，所述第二邏輯裝置以DMA的方式向所述內(nèi)存寫入所述流控消息。22.根據(jù)權(quán)利要求21所述的網(wǎng)絡設(shè)備，其特征在于，所述CPU以輪詢的方式從所述內(nèi)存讀取所述流控消息；或者，所述第二邏輯裝置進一步以中斷的方式通知所述CPU從所述內(nèi)存讀取所述流控消息，所述CPU以響應中斷的方式讀取所述流控消息。
【文檔編號】H04L12/861GK105991471SQ201510085671
【公開日】2016年10月5日
【申請日】2015年2月16日
【發(fā)明人】趙志宇, 張澤, 慕長林
【申請人】杭州華三通信技術(shù)有限公司