一種顯示處理裝置及設(shè)備的制造方法
【專利摘要】本實用新型提供一種顯示處理裝置及設(shè)備，涉及顯示器技術(shù)領(lǐng)域，用以降低超高清顯示處理系統(tǒng)的成本。本實用新型的顯示處理裝置包括：主處理芯片，與主處理芯片連接的主視頻輸入接口；分別與主處理芯片連接的第一從處理芯片、第二從處理芯片、第三從處理芯片、第四從處理芯片；第一從視頻處理器、第二從視頻處理器、第三從視頻處理器、第四從視頻處理器；第一從視頻處理器和第二從視頻處理器分別與第一從處理芯片、第三從處理芯片連接；第三從視頻處理器、第四從視頻處理器分別與第二從處理芯片、第四從處理芯片連接。本實用新型主要用于超高清視頻的處理技術(shù)中。
【專利說明】
一種顯示處理裝置及設(shè)備
技術(shù)領(lǐng)域
[0001]本實用新型涉及顯示器技術(shù)領(lǐng)域，尤其涉及一種顯示處理裝置及設(shè)備。
【背景技術(shù)】
[0002]隨著超高清顯示系統(tǒng)的發(fā)展，液晶面板的分辨率越來越高，因而對顯示處理系統(tǒng)的信號處理能力的需求也越來越高。
[0003]對于最新的超高清屏(分辨率為8K4K060HZ或以上)來講，為了實現(xiàn)超高清視頻的正常顯示，在顯示處理系統(tǒng)中需要有能夠處理大數(shù)據(jù)量的FPGA(Field — ProgrammableGate Array，現(xiàn)場可編程門陣列)芯片作為支撐。但是，通常來講，這種類型的FPGA芯片成本比較高，從而使得超高清顯示處理系統(tǒng)的成本也較高。
【實用新型內(nèi)容】
[0004]有鑒于此，本實用新型提供一種顯示處理裝置及設(shè)備，以降低超高清顯示處理系統(tǒng)的成本。
[0005]為解決上述技術(shù)問題，本實用新型提供一種顯示處理裝置，包括:
[0006]接收第一超高清視頻圖像、并將所述第一超高清視頻圖像轉(zhuǎn)換成兩路分支圖像信號的主視頻輸入接口 ；
[0007]分別接收利用第二超高清視頻圖像獲得的區(qū)域圖像、并將所述區(qū)域圖像轉(zhuǎn)換成兩路分支圖像信號的各從視頻處理器;所述區(qū)域圖像為所述第二超高清視頻圖像的1/4區(qū)域?qū)?yīng)的圖像；
[0008]根據(jù)所述主視頻輸入接口的兩路分支圖像信號獲得同步參考圖像信號、并分別向各從處理芯片發(fā)送所述同步參考圖像信號的主處理芯片;所述主視頻輸入接口與所述主處理芯片連接；
[0009]所述各從視頻處理器包括:第一從視頻處理器、第二從視頻處理器、第三從視頻處理器、第四從視頻處理器；
[0010]分別與所述主處理芯片連接的第一從處理芯片、第二從處理芯片、第三從處理芯片、第四從處理芯片；
[0011]所述第一從視頻處理器和所述第二從視頻處理器分別與所述第一從處理芯片、所述第三從處理芯片連接;所述第三從視頻處理器、所述第四從視頻處理器分別與所述第二從處理芯片、第四從處理芯片連接；
[0012]所述各從處理芯片，分別接收對應(yīng)的兩個從視頻處理器分別發(fā)送的一路分支圖像信號、接收所述主處理芯片發(fā)送的同步參考圖像信號，并結(jié)合所述同步參考圖像信號對接收的兩路分支圖像信號進(jìn)行處理獲得對應(yīng)的輸出圖像。
[0013]其中，所述第一從處理芯片與所述第二從處理芯片、所述第三從處理芯片連接，所述第二從處理芯片與所述第四從處理芯片連接；
[0014]所述各從處理芯片，還接收相連接的從處理芯片發(fā)送的圖像邊緣信息，并結(jié)合所述圖像邊緣信息、所述同步參考圖像信號對接收的兩路分支圖像信號進(jìn)行處理獲得對應(yīng)的輸出圖像。
[0015]其中，所述各從處理芯片分別包括:
[0016]用于對接收到的兩路分支圖像信號進(jìn)行分辨率調(diào)整的第一分辨率調(diào)整模塊；
[0017]用于接收所述主處理芯片的同步參考圖像信號的同步信號接收模塊；
[0018]用于接收相連接的從處理芯片發(fā)送的圖像邊緣信息，并向相連接的從處理芯片發(fā)送自身的圖像邊緣信息的圖像邊緣信息處理模塊；
[0019]用于結(jié)合所述同步參考圖像信號、接收到的圖像邊緣信息對分辨率調(diào)整后的信號進(jìn)行圖像增強(qiáng)處理的圖像處理模塊。
[0020]其中，所述各從處理芯片還分別包括:
[0021]用于對所述進(jìn)行圖像增強(qiáng)處理后的信號進(jìn)行分辨率調(diào)整的第二分辨率調(diào)整模塊；
[0022]用于根據(jù)所述第二分辨率調(diào)整模塊的處理結(jié)果向所述主處理芯片發(fā)送亮度調(diào)節(jié)信息的背光信息處理模塊。
[0023]其中，所述主處理芯片包括:
[0024]用于對接收到的兩路分支圖像信號進(jìn)行分辨率調(diào)整的分辨率調(diào)整模塊；
[0025]用于將屏幕顯示調(diào)節(jié)信息與所述分辨率調(diào)整后的信號進(jìn)行融合的隨屏顯示OSD模塊；
[0026]用于接收SOC信號并對所述SOC信號進(jìn)行轉(zhuǎn)換的片上系統(tǒng)信號SOC處理模塊；
[0027]用于從所述進(jìn)行融合后的信號和所述轉(zhuǎn)換后的SOC信號中選擇其中的一路信號作為所述同步參考圖像信號的選擇模塊；
[0028]用于向所述各從處理芯片發(fā)送所述同步參考圖像信號的同步信號發(fā)送模塊；
[0029]用于根據(jù)所述各從處理芯片發(fā)送的亮度調(diào)節(jié)信息生成亮度調(diào)節(jié)信號的亮度調(diào)節(jié)豐旲塊;
[0030]用于控制所述各從處理芯片進(jìn)行同步的同步處理模塊。
[0031 ]其中，所述主視頻輸入接口包括:
[0032]解碼模塊，分別與所述解碼模塊連接的兩個轉(zhuǎn)換模。
[0033]其中，所述各從視頻處理器分別包括:
[0034]解碼模塊，分別與所述解碼模塊連接的第一轉(zhuǎn)換模塊和第二轉(zhuǎn)換模塊。
[0035]其中，所述裝置還包括:
[0036]分別與各從處理芯片對應(yīng)設(shè)置的存儲單元，用于分別存儲各對應(yīng)的從視頻處理器的兩路分支圖像信號。
[0037]第二方面，本實用新型還提供一種顯示處理設(shè)備，包括:
[0038]顯示處理器，包括前述任一所述的顯示處理裝置；
[0039]接收所述顯示處理器的輸出圖像并進(jìn)行顯示的顯示模塊。
[0040]本實用新型的上述技術(shù)方案的有益效果如下:
[0041 ]在本實用新型實施例中，由主處理芯片對接收到的第一路超高清視頻圖像進(jìn)行處理，由四個從處理芯片對接收到的第二超高清視頻圖像的1/4區(qū)域圖像進(jìn)行處理，并由主處理芯片控制各從處理芯片之間的處理同步。由于各從處理芯片只需處理第二超高清視頻圖像的1/4區(qū)域的圖像，因此，在選用各從處理芯片時只需選用數(shù)據(jù)處理能力為中低端的處理芯片即可。數(shù)據(jù)處理能力較低的處理芯片，其價格與現(xiàn)有技術(shù)中所利用的數(shù)據(jù)處理能力較高的處理芯片相比較低。由于在本實用新型實施例中無需選用數(shù)據(jù)處理能力較高的處理芯片即可實現(xiàn)對超高清視頻圖像的處理，因而與現(xiàn)有技術(shù)相比，利用本實用新型實施例的方案降低了超高清顯示處理系統(tǒng)的成本。
【附圖說明】
[0042]圖1為本實用新型實施例一的顯示處理裝置的示意圖；
[0043]圖2為本實用新型實施例二的顯示處理裝置的示意圖；
[0044]圖3為本實用新型實施例二中從處理芯片的結(jié)構(gòu)示意圖；
[0045]圖4為本實用新型實施例二中主處理芯片的結(jié)構(gòu)示意圖；
[0046]圖5為本實用新型實施例二的從處理芯片中第一分辨率調(diào)整模塊的調(diào)整方式示意圖；
[0047]圖6為本實用新型實施例二的從處理芯片中又一調(diào)整方式示意圖；
[0048]圖7為本實用新型實施例二的從處理芯片中第二分辨率調(diào)整模塊的調(diào)整方式示意圖；
[0049]圖8(a)為現(xiàn)有技術(shù)中的圖像掃描方式示意圖；圖8(b)為本實用新型實施例中的圖像分割方式示意圖；
[0050]圖9(a)為現(xiàn)有技術(shù)中的圖像分割方式示意圖；圖9(b)為本實用新型實施例中的圖像掃描方式示意圖；
[0051 ]圖1O為本實用新型實施例二的顯不處理設(shè)備的不意圖；
[0052]圖11為本實用新型實施例四的顯示處理方法的流程圖；
[0053]圖12為本實用新型實施例五的顯示處理方法的流程圖。
【具體實施方式】
[0054]下面將結(jié)合附圖和實施例，對本實用新型的【具體實施方式】作進(jìn)一步詳細(xì)描述。以下實施例用于說明本實用新型，但不用來限制本實用新型的范圍。
[0055]如圖1所示，本實用新型實施例一的顯示處理裝置，包括:
[0056]主處理芯片11，與所述主處理芯片11連接的主視頻輸入接口 12，分別與所述主處理芯片11連接的第一從處理芯片131、第二從處理芯片132、第三從處理芯片133、第四從處理芯片134;
[0057]第一從視頻處理器141、第二從視頻處理器142、第三從視頻處理器143、第四從視頻處理器144;
[0058]所述第一從視頻處理器141和所述第二從視頻處理器142分別與所述第一從處理芯片131、所述第三從處理芯片133連接;所述第三從視頻處理器143、所述第四從視頻處理器144分別與所述第二從處理芯片132、第四從處理芯片134連接。
[0059]其中，所述主視頻輸入接口12，用于接收第一超高清視頻圖像，并將所述第一超高清視頻圖像轉(zhuǎn)換成兩路分支圖像信號；
[0060]所述各從視頻處理器141、142、143、144，用于分別接收利用第二超高清視頻圖像獲得的區(qū)域圖像，并將所述區(qū)域圖像轉(zhuǎn)換成兩路分支圖像信號；
[0061]所述主處理芯片11，用于接收所述主視頻輸入接口的兩路分支圖像信號，根據(jù)接收的兩路分支圖像信號獲得同步參考圖像信號，并分別向各從處理芯片發(fā)送所述同步參考圖像信號；
[0062]所述各從處理芯片131、132、133、134，用于分別接收對應(yīng)的兩個從視頻處理器分別發(fā)送的一路分支圖像信號、接收所述主處理芯片發(fā)送的同步參考圖像信號，并結(jié)合所述同步參考圖像信號對接收的兩路分支圖像信號進(jìn)行處理獲得對應(yīng)的輸出圖像。
[0063]其中，所述區(qū)域圖像為所述第二超高清視頻圖像的1/4區(qū)域?qū)?yīng)的圖像。
[0064]在本實用新型實施例中，所述第一超高清視頻圖像可以為4K2K@60Hz(3840x2160x4)圖像信號，所述第二超高清視頻圖像可以為8K4K@60Hz圖像信號。
[0065]通過以上描述可以看出，在本實用新型實施例中，由主處理芯片對接收到的第一路超高清視頻圖像進(jìn)行處理，由四個從處理芯片對接收到的第二超高清視頻圖像的1/4區(qū)域圖像進(jìn)行處理，并由主處理芯片控制各從處理芯片之間的處理同步。由于各從處理芯片只需處理第二超高清視頻圖像的1/4區(qū)域的圖像，因此，在選用各從處理芯片時只需選用數(shù)據(jù)處理能力為中低端的處理芯片即可。數(shù)據(jù)處理能力較低的處理芯片，其價格與現(xiàn)有技術(shù)中所利用的數(shù)據(jù)處理能力較高的處理芯片相比較低。由于在本實用新型實施例中無需選用數(shù)據(jù)處理能力較高的處理芯片即可實現(xiàn)對超高清視頻圖像的處理，因而與現(xiàn)有技術(shù)相比，利用本實用新型實施例的方案降低了超高清顯示處理系統(tǒng)的成本。
[0066]以下，結(jié)合實施例二詳細(xì)描述一下本實用新型實施例的顯示處理裝置的結(jié)構(gòu)組成和實現(xiàn)原理。
[0067]圖2為本實用新型實施例二的顯示處理裝置的示意圖。在圖2中包括5片F(xiàn)PGA芯片，其中將FPGA5設(shè)置為主處理芯片，F(xiàn)PGA1-4為從處理芯片。在本實用新型實施例中所使用的FPGA芯片可以選用數(shù)據(jù)處理能力為中下等的芯片。
[0068]圖中設(shè)置有5個HDMI2.0接口 Ia-1f，用于接收超高清視頻圖像。在本實用新型實施例中，將第一視頻提供端(如視頻播放器)的8K4K@60Hz(7680x4320:3840x2160x4)圖像信號分割成4個區(qū)域。這樣，HDMIla、lb、ld、lf四個接口分別用于接收該圖像信號的1/4區(qū)域(以下簡稱區(qū)域圖像)dDMI Ic用于接收第二視頻提供端(如視頻播放器)4K2K@60Hz(3840x2160x4)信號(以下簡稱第一圖像)。其中，第一視頻提供端和第二視頻提供端可以相同也可不同。
[0069]在本實用新型實施例中，將為FPGA5輸入超高清視頻圖像的輸入單元稱為主視頻輸入接口，將為FPGA1-4輸入超高清視頻圖像的輸入單元稱為從視頻處理器。
[0070]其中，主視頻輸入接口包括:解碼模塊(HDMI解碼器(Decoder) )23，分別與所述解碼模塊連接的兩個轉(zhuǎn)換模塊23a、23b。
[0071]所述解碼模塊23，用于接收第一超高清視頻圖像，并將所述第一超高清視頻圖像解碼成兩路信號;所述轉(zhuǎn)換模塊23a、23b，分別用于接收所述兩路信號，并分別將所述兩路信號轉(zhuǎn)換成兩路低壓差分信號，將所述兩路低壓差分信號作為所述兩路分支圖像信號。
[0072]其中所述從視頻處理器包括:解碼模塊(HDMI解碼器(Decoder) )21，解碼模塊，分別與所述解碼模塊連接的第一轉(zhuǎn)換模塊22a和第二轉(zhuǎn)換模塊22b。
[0073]所述解碼模塊21用于接收第二超高清視頻圖像，并將所述第二超高清視頻圖像解碼成兩路信號;所述第一轉(zhuǎn)換模塊，用于接收所述兩路信號中的第一路信號，將所述第一路信號轉(zhuǎn)換成低壓差分分支圖像信號;所述第二轉(zhuǎn)換模塊，用于接收目標(biāo)從視頻處理器的第一路信號并將目標(biāo)從視頻處理器的第一路信號轉(zhuǎn)換成低壓差分信號;其中所述目標(biāo)從視頻處理器對應(yīng)于與對應(yīng)的從處理芯片具有單一連接關(guān)系的從處理芯片。
[0074]結(jié)合圖2可以看出，HDMI解碼器24可以和FPGAl下的兩個轉(zhuǎn)換模塊組成一個從視頻處理器，HDMI解碼器25可以和FPGA4下的兩個轉(zhuǎn)換模塊組成一個從視頻處理器，HDMI解碼器26可以和FPGA2下的兩個轉(zhuǎn)換模塊組成一個從視頻處理器。
[0075]對于圖中的5個FPGA芯片，F(xiàn)PGA1-4分別與FPGA5連接，F(xiàn)PGAl與FPGA2、FPGA3連接，F(xiàn)PGA2與FPGA4連接。其中由圖中可以看出，由于FPGA3、FPGA4只與其中的一個從處理芯片連接，因此，在本實用新型實施例中將FPGA2與FPGA4之間的連接、FPGAl與FPGA3的連接可以稱為單一連接。
[0076]其中芯片F(xiàn)PGA1-4還對應(yīng)設(shè)置有存儲單元DDR23，用于緩存接收到的LDVS信號，以及對接收到的圖像進(jìn)行像素排列調(diào)整以適應(yīng)各從處理芯片的處理需求。
[0077]以下，對圖2中的各個連接線做如下解釋:
[0078]連接線1:該連接線為HDMI解碼器和信號轉(zhuǎn)換器之間的連接線。HDMI解碼器將接收到的信號轉(zhuǎn)換成左右兩路信號發(fā)送到相應(yīng)的信號轉(zhuǎn)換器。
[0079]連接線2:信號轉(zhuǎn)換器和對應(yīng)的從處理芯片之間的連線。信號轉(zhuǎn)換器將收到的HDMI解碼器的信號轉(zhuǎn)換為LDVS信號后發(fā)送到對應(yīng)的從處理芯片。
[0080]連接線3:從處理芯片和對應(yīng)的存儲單元之間的連線。
[0081]連接線4:主處理芯片和轉(zhuǎn)換器之間的連線。主處理芯片根據(jù)各個從處理芯片發(fā)送的亮度調(diào)節(jié)信息生成亮度調(diào)節(jié)信號，并將該信號經(jīng)SPI(Serial Peripheral Interface，串行外設(shè)接口)接口發(fā)送到轉(zhuǎn)換器。
[0082]連接線5:主處理芯片和從處理芯片之間的連線。主處理芯片向從處理芯片發(fā)送同步參考圖像信號，控制各個從處理芯片同步。
[0083]連接線6:主處理芯片和從處理芯片之間的連線。當(dāng)從處理芯片準(zhǔn)備好后，向主處理芯片發(fā)送表示“已準(zhǔn)備好”的信號，主處理芯片根據(jù)該信號控制各個芯片同時開始工作。
[0084]連接線7:從處理芯片之間的連線。各相連接的從處理芯片之間互相交換圖像邊緣
?目息O
[0085]連接線8:從處理芯片與Tcon(屏驅(qū)動板)的連線。
[0086]連接線9:主處理芯片與片上系統(tǒng)(Signal on Chip，S0C)的連線，經(jīng)該線路主處理芯片接收SOC信號。
[0087]連接線11:主處理芯片和各從處理芯片之間的連線。從處理芯片經(jīng)該線路向主處理芯片發(fā)送各自的亮度調(diào)節(jié)信息。
[0088]圖3和圖4分別示出了從處理芯片和主處理芯片的結(jié)構(gòu)。下面結(jié)合圖3、圖4分別描述一下從處理芯片、主處理芯片的處理過程。在對各從處理芯片進(jìn)行描述時，在此以FPGA3為例進(jìn)行描述，其他從處理芯片的處理過程相同。
[0089]如圖3所示，F(xiàn)PGA3包括:
[0090]第一分辨率調(diào)整模塊31，用于對接收到的兩路分支圖像信號進(jìn)行分辨率調(diào)整；
[0091]同步信號接收模塊32，用于接收所述主處理芯片的同步參考圖像信號；
[0092]圖像邊緣信息處理模塊33，用于接收相連接的從處理芯片發(fā)送的圖像邊緣信息，并向相連接的從處理芯片發(fā)送自身的圖像邊緣信息；
[0093]圖像處理模塊34，用于結(jié)合所述同步參考圖像信號、接收到的圖像邊緣信息對分辨率調(diào)整后的信號進(jìn)行圖像增強(qiáng)處理；
[0094]第二分辨率調(diào)整模塊35，用于對所述進(jìn)行圖像增強(qiáng)處理后的信號進(jìn)行分辨率調(diào)整；
[0095]背光信息處理模塊36，用于根據(jù)所述第二分辨率調(diào)整模塊的處理結(jié)果向所述主處理芯片發(fā)送亮度調(diào)節(jié)信息；
[0096]存儲器37，用于分別存儲對應(yīng)的從視頻處理器接收的兩路分支圖像信號。
[0097]結(jié)合圖2和圖3，當(dāng)FPGA3準(zhǔn)備好后，接收FPGA5發(fā)送的啟動工作信號，開始正常工作。此時，經(jīng)HDMI2.0接口接收圖像區(qū)域信號。然后，該圖像區(qū)域信號被送往FPGA3對應(yīng)的HDMI Decoder 21進(jìn)行解碼。經(jīng)HDMI Decoder解碼后該圖像區(qū)域信號被分割成左右兩路分支圖像信號。該兩路圖像分支信號分別被送往FPGAl對應(yīng)的其中一個信號轉(zhuǎn)換器和FPGA3對應(yīng)的其中一個信號轉(zhuǎn)換器。同時，F(xiàn)PGA3對應(yīng)的另一個信號轉(zhuǎn)換器還接收來自與HDMIDecoder21相鄰的HDMI Decoder的一路分支圖像信號。
[0098]結(jié)合圖3，F(xiàn)PGA3接收的兩路分支圖像信號經(jīng)HDMI口接收、解碼，信號轉(zhuǎn)換器30轉(zhuǎn)換后轉(zhuǎn)換為LVDS信號。該兩路解碼后的圖像分支信號可被存儲到FGPA3對應(yīng)的存儲器DDR337中。那么，在此實施例中，F(xiàn)PGA3接收到的是上下排列的兩個1920*2160的圖像分支信號。兩路解碼后的圖像分支信號(1920*2160*2)經(jīng)第一分辨率調(diào)整模塊(Scan Adjust Rx)31按照圖5所示的調(diào)整方式進(jìn)行分辨率調(diào)整后獲得4個480*4320的圖像組，同時第一分辨率調(diào)整模塊獲得FPGA3對應(yīng)的圖像邊緣信息。由于FPGA3與FPGAl相連接，因此，該圖像邊緣信息首先經(jīng)圖像邊緣信息處理模塊33中的緩存器Buffer緩存后、再經(jīng)發(fā)送子模塊LVDS TX發(fā)送到相連接的FPGAl，同時通過圖像邊緣信息處理模塊33中的接收子模塊LVDS RX從相連接的FPGAl接收的圖像邊緣信息，并將該圖像邊緣信息在圖像邊緣信息處理模塊33中的緩存器Buffer中緩存。
[0099]同時，F(xiàn)PGA3的同步信號接收模塊32中的接收子模塊AuroraRX接收主處理芯片F(xiàn)PGA5發(fā)送的同步參考圖像信號，該同步參考信號是主處理芯片F(xiàn)PGA5將收到的圖像信號進(jìn)行處理的后獲得的圖像信號，即906*2160的圖像組。接著該同步參考信號經(jīng)同步信號接收模塊中的緩存器BUFFER緩存，并經(jīng)拉伸子模塊Up Scaler拉伸至圖6所示的4個480*4320的圖像組。
[0100]上述接收到的圖像邊緣信息、同步信號接收模塊的輸出信號、第一分辨率調(diào)整模塊的輸出信號經(jīng)分離、融合、選擇后送入到將圖像處理模塊34中的對比度增強(qiáng)子模塊“Contrast Enhancer”、RGB處理子模塊“RGB_Processor”進(jìn)行增強(qiáng)圖像處理。
[0101]接著，圖像處理模塊的輸出信號發(fā)送到第二分辨率調(diào)整模塊35ScanAdjust Rx按照圖7所示的進(jìn)行分辨率調(diào)整。同時，F(xiàn)GPA3還將自身的亮度信息經(jīng)背光信息處理模塊36LVDS TX發(fā)送到主處理芯片。最后，F(xiàn)PGA3的輸出圖像經(jīng)VBO TX轉(zhuǎn)換成V-By-One標(biāo)準(zhǔn)接口需要的數(shù)據(jù)形式后發(fā)送到對應(yīng)的TC0N。
[0102]再如圖4所示，主處理芯片F(xiàn)PGA5的處理過程如下。所述主處理芯片包括:
[0103]分辨率調(diào)整模塊41，用于對接收到的兩路分支圖像信號進(jìn)行分辨率調(diào)整；
[0104]隨屏顯示OSD模塊42，用于將屏幕顯示調(diào)節(jié)信息與所述分辨率調(diào)整后的信號進(jìn)行融合；
[0105]片上系統(tǒng)信號SOC處理模塊43，用于接收SOC信號并對所述SOC信號進(jìn)行轉(zhuǎn)換；
[0106]選擇模塊44，用于從所述進(jìn)行融合后的信號和所述轉(zhuǎn)換后的SOC信號中選擇其中的一路信號作為所述同步參考圖像信號；
[0107]同步信號發(fā)送模塊45，用于向所述各從處理芯片發(fā)送所述同步參考圖像信號；
[0108]亮度調(diào)節(jié)模塊46，用于根據(jù)所述各從處理芯片發(fā)送的亮度調(diào)節(jié)信息生成亮度調(diào)節(jié)信號；
[0109]同步處理模塊47，用于控制所述各從處理芯片進(jìn)行同步。
[0110]結(jié)合圖2所示，開始工作后，主處理芯片F(xiàn)PGA5經(jīng)HDMI2.0接口接收第一圖像信號。然后，該第一圖像信號被送往HDMI Decoder進(jìn)行解碼。經(jīng)HDMI Decoder解碼后該第一圖像信號被分割成左右兩路分支圖像信號。該兩路圖像分支信號分別被送往FPGA5對應(yīng)的信號轉(zhuǎn)換器。FPGA5接收的兩路分支圖像信號經(jīng)信號轉(zhuǎn)換器解碼后轉(zhuǎn)換為LVDS信號。
[0111]解碼后的信號(1920*2160)在分辨率調(diào)整模塊41的緩存器Buffer中緩存并被按照圖8所示的方式轉(zhuǎn)換成4個960*2160的信號。接著，分辨率調(diào)整模塊41的輸出信號與隨屏顯示(on-screen display，OSD)模塊42的屏幕顯示調(diào)節(jié)信息進(jìn)行融合。據(jù)此，可以實現(xiàn)通過顯示在屏幕上的功能菜單達(dá)到調(diào)整各項參數(shù)的目的。
[0112]對于主處理芯片而言，它除了要接收上述的信號外，為了保證電視信號具有較好的聲音效果，主處理芯片還需接收來自片上系統(tǒng)信號處理模塊43的SOC信號。
[0113]接收到的SOC信號經(jīng)對應(yīng)的緩存器Buffer緩存后與上述融合后的信號輸入到選擇模塊MUX44。選擇模塊MUX從該兩路信號中選擇一路信號輸出并作為同步參考圖像信號。該同步參考圖像信號經(jīng)同步信號發(fā)送模塊45中的發(fā)送子模塊Aurora TX分別發(fā)送到四個從處理芯片。
[0114]同時，亮度調(diào)節(jié)模塊GlobalDimming46經(jīng)同步信號發(fā)送模塊45中的接收子模塊LVDS RX接收各個從處理芯片發(fā)送的亮度調(diào)節(jié)信息，并根據(jù)所述各從處理芯片發(fā)送的亮度調(diào)節(jié)信息生成亮度調(diào)節(jié)信號。
[0115]為了保證各個從處理芯片的同步，還需要通過主處理芯片中的同步處理模塊47控制所述各從處理芯片進(jìn)行同步。
[0116]現(xiàn)有技術(shù)中的“田”字分割的方式如圖8(a)所示。以圖中左下方的圖像區(qū)域Al為例，由于濾波核的存在，若要計算矩形濾波核的中心點的像素，那么需要整個矩形區(qū)域的像素值才能得到。若要計算b區(qū)域的像素值，則需要獲取a區(qū)域的陰影部分的像素值。如果按照圖9(a)所示的掃描方式，只有當(dāng)左上區(qū)域的掃描完成后才能將獲得相應(yīng)的掃描結(jié)果，而該掃描結(jié)果需要應(yīng)用在對左下區(qū)域的掃描過程中，因此這就需要緩存一幀的數(shù)據(jù)，從而造成了數(shù)據(jù)的延遲。
[0117]而在本實用新型實施例中，通過上述方式可以看出，各個從處理芯片之間對8k4k4信號的處理方式為如圖8(b)所示的“川”字分割的方式。結(jié)合圖9(b)在各個從處理芯片進(jìn)行處理時，處理器根據(jù)濾波核大小儲存相應(yīng)行的像素量，同時接收來自相連接的從處理芯片發(fā)送來的圖像邊緣信息。當(dāng)接收到可以做運(yùn)算的前幾行數(shù)據(jù)后，從對應(yīng)的緩存器Buf fer中讀取數(shù)據(jù)進(jìn)行算法計算，最后緩存并輸出即可。由于在本實用新型實施例中各芯片處理的圖像只有左右相鄰關(guān)系，因此只需緩存I?2行的像素即可。
[0118]據(jù)此可以看出，由于在本實用新型實施例中每個從處理芯片只需處理8k4k信號的1/4區(qū)域，因此，相連接的各個從處理芯片只需交互各區(qū)域垂直邊界的圖像邊緣信息即可。那么與現(xiàn)有技術(shù)的處理方式相比，利用本實用新型實施例的處理方式處理效率更高。
[0119]通過以上描述可以看出，在本實用新型實施例中，由主處理芯片對接收到的第一路超高清視頻圖像進(jìn)行處理，由四個從處理芯片對接收到的第二超高清視頻圖像的1/4區(qū)域圖像進(jìn)行處理，并由主處理芯片控制各從處理芯片之間的處理同步。由于各從處理芯片只需處理第二超高清視頻圖像的1/4區(qū)域的圖像，因此，在選用各從處理芯片時只需選用數(shù)據(jù)處理能力為中低端的處理芯片即可。數(shù)據(jù)處理能力較低的處理芯片，其價格與現(xiàn)有技術(shù)中所利用的數(shù)據(jù)處理能力較高的處理芯片相比較低。由于在本實用新型實施例中無需選用數(shù)據(jù)處理能力較高的處理芯片即可實現(xiàn)對超高清視頻圖像的處理，因而與現(xiàn)有技術(shù)相比，利用本實用新型實施例的方案降低了超高清顯示處理系統(tǒng)的成本。
[0120]如圖10所示，本實用新型實施例三還提供了一種顯示處理設(shè)備，包括:
[0121 ] 顯示處理器91，包括權(quán)利要求前述任一實施例所述的顯示處理裝置;顯示模塊92，用于接收所述顯示處理器的輸出圖像并進(jìn)行顯示。
[0122]由于在本實用新型實施例中無需選用數(shù)據(jù)處理能力較高的處理芯片即可實現(xiàn)對超高清視頻圖像的處理，因而與現(xiàn)有技術(shù)相比，利用本實用新型實施例的方案降低了超高清顯示處理系統(tǒng)的成本。
[0123]如圖11所示，本實用新型實施例四還提供了一種用于前述任一實施例的顯示處理裝置的顯示處理方法，包括:
[0124]101、主視頻輸入接口接收第一超高清視頻圖像，并將所述第一超高清視頻圖像轉(zhuǎn)換成兩路分支圖像信號。
[0125]在本實用新型實施例中，所述第一超高清視頻圖像可以為4K2K@60Hz(3840x2160x4)圖像信號，下述的第二超高清視頻圖像可以為8K4K060HZ圖像信號。
[0126]102、各從視頻處理器分別接收利用第二超高清視頻圖像獲得的區(qū)域圖像，并將所述區(qū)域圖像轉(zhuǎn)換成兩路分支圖像信號。
[0127]103、主處理芯片接收所述主視頻輸入接口的兩路分支圖像信號，根據(jù)接收的兩路分支圖像信號獲得同步參考圖像信號，并分別向各從處理芯片發(fā)送所述同步參考圖像信號。
[0128]具體的，此步驟可包括如下過程:
[0129]1031、利用分辨率調(diào)整模塊對接收到的兩路分支圖像信號進(jìn)行分辨率調(diào)整；
[0130]1032、利用OSD模塊將屏幕顯示調(diào)節(jié)信息與所述分辨率調(diào)整后的信號進(jìn)行融合；
[0131]1033、利用SOC處理模塊接收SOC信號并對所述SOC信號進(jìn)行轉(zhuǎn)換；
[0132]1034、利用選擇模塊從所述進(jìn)行融合后的信號和所述轉(zhuǎn)換后的SOC信號中選擇其中的一路信號作為所述同步參考圖像信號；
[0133]1035、利用同步信號發(fā)送模塊向所述各從處理芯片發(fā)送所述同步參考圖像信號；
[0134]1036、利用亮度調(diào)節(jié)模塊根據(jù)所述各從處理芯片發(fā)送的亮度調(diào)節(jié)信息生成亮度調(diào)節(jié)信號；
[0135]1037、利用同步處理模塊控制所述各從處理芯片進(jìn)行同步。
[0136]104、各從處理芯片分別接收對應(yīng)的兩個從視頻處理器分別發(fā)送的一路分支圖像信號、接收所述主處理芯片發(fā)送的同步參考圖像信號，并結(jié)合所述同步參考圖像信號對接收的兩路分支圖像信號進(jìn)行處理獲得對應(yīng)的輸出圖像;其中所述區(qū)域圖像為所述第二超高清視頻圖像的I /4區(qū)域?qū)?yīng)的圖像。
[0137]當(dāng)各從處理芯片接收到兩路分支圖像信號后，為處理方便，還可分別存儲各對應(yīng)的從視頻處理器接收的兩路分支圖像信號。
[0138]具體的，此步驟可包括如下過程:
[0139]1401、利用各從處理芯片中的第一分辨率調(diào)整模塊對接收到的兩路分支圖像信號進(jìn)行分辨率調(diào)整；
[0140]1402、利用各從處理芯片中的同步信號接收模塊接收所述主處理芯片的同步參考圖像信號；
[0141]1403、利用各從處理芯片中的圖像處理模塊結(jié)合所述同步參考圖像信號對分辨率調(diào)整后的信號進(jìn)行圖像增強(qiáng)處理。
[0142]此外，為了進(jìn)一步提高圖像質(zhì)量，在步驟1402后，所述步驟104還包括:
[0143]1404、利用各從處理芯片中的圖像邊緣信息處理模塊接收相連接的從處理芯片發(fā)送的圖像邊緣信息，并向相連接的從處理芯片發(fā)送自身的圖像邊緣信息。
[0144]此時，所述1403中的利用各從處理芯片中的圖像處理模塊結(jié)合所述同步參考圖像信號對分辨率調(diào)整后的信號進(jìn)行圖像增強(qiáng)處理具體為:所述利用各從處理芯片中的圖像處理模塊結(jié)合所述同步參考圖像信號、所述圖像邊緣信息對分辨率調(diào)整后的信號進(jìn)行圖像增強(qiáng)處理。
[0145]通過以上描述可以看出，在本實用新型實施例中，由主處理芯片對接收到的第一路超高清視頻圖像進(jìn)行處理，由四個從處理芯片對接收到的第二超高清視頻圖像的1/4區(qū)域圖像進(jìn)行處理，并由主處理芯片控制各從處理芯片之間的處理同步。由于各從處理芯片只需處理第二超高清視頻圖像的1/4區(qū)域的圖像，因此，在選用各從處理芯片時只需選用數(shù)據(jù)處理能力為中低端的處理芯片即可。數(shù)據(jù)處理能力較低的處理芯片，其價格與現(xiàn)有技術(shù)中所利用的數(shù)據(jù)處理能力較高的處理芯片相比較低。由于在本實用新型實施例中無需選用數(shù)據(jù)處理能力較高的處理芯片即可實現(xiàn)對超高清視頻圖像的處理，因而與現(xiàn)有技術(shù)相比，利用本實用新型實施例的方案降低了超高清顯示處理系統(tǒng)的成本。
[0146]為了使得輸出信號符合電視顯示的需求，如圖12所示，本實用新型實施例五在實施例四的基礎(chǔ)上還包括:
[0147]105、利用第二分辨率調(diào)整模塊對所述進(jìn)行圖像增強(qiáng)處理后的信號進(jìn)行分辨率調(diào)整；
[0148]106、利用背光信息處理模塊向所述主處理芯片發(fā)送亮度調(diào)節(jié)信息。
[0149]其中實施例五中的步驟101-104的過程可參照前述實施例四的描述，在此不再贅述。
[0150]通過以上描述可以看出，在本實用新型實施例中，由主處理芯片對接收到的第一路超高清視頻圖像進(jìn)行處理，由四個從處理芯片對接收到的第二超高清視頻圖像的1/4區(qū)域圖像進(jìn)行處理，并由主處理芯片控制各從處理芯片之間的處理同步。由于各從處理芯片只需處理第二超高清視頻圖像的1/4區(qū)域的圖像，因此，在選用各從處理芯片時只需選用數(shù)據(jù)處理能力為中低端的處理芯片即可。數(shù)據(jù)處理能力較低的處理芯片，其價格與現(xiàn)有技術(shù)中所利用的數(shù)據(jù)處理能力較高的處理芯片相比較低。由于在本實用新型實施例中無需選用數(shù)據(jù)處理能力較高的處理芯片即可實現(xiàn)對超高清視頻圖像的處理，因而與現(xiàn)有技術(shù)相比，利用本實用新型實施例的方案降低了超高清顯示處理系統(tǒng)的成本。同時，由于對輸出圖像進(jìn)行了適應(yīng)性的調(diào)整，因而使得輸出的圖像信號更符合顯示的要求。
[0151]以上所述是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實用新型的保護(hù)范圍。
【主權(quán)項】
1.一種顯示處理裝置，其特征在于，包括: 接收第一超高清視頻圖像、并將所述第一超高清視頻圖像轉(zhuǎn)換成兩路分支圖像信號的主視頻輸入接口 ； 分別接收利用第二超高清視頻圖像獲得的區(qū)域圖像、并將所述區(qū)域圖像轉(zhuǎn)換成兩路分支圖像信號的各從視頻處理器;所述區(qū)域圖像為所述第二超高清視頻圖像的1/4區(qū)域?qū)?yīng)的圖像； 根據(jù)所述主視頻輸入接口的兩路分支圖像信號獲得同步參考圖像信號、并分別向各從處理芯片發(fā)送所述同步參考圖像信號的主處理芯片;所述主視頻輸入接口與所述主處理芯片連接； 所述各從視頻處理器包括:第一從視頻處理器、第二從視頻處理器、第三從視頻處理器、第四從視頻處理器； 分別與所述主處理芯片連接的第一從處理芯片、第二從處理芯片、第三從處理芯片、第四從處理芯片； 所述第一從視頻處理器和所述第二從視頻處理器分別與所述第一從處理芯片、所述第三從處理芯片連接;所述第三從視頻處理器、所述第四從視頻處理器分別與所述第二從處理芯片、第四從處理芯片連接； 所述各從處理芯片，分別接收對應(yīng)的兩個從視頻處理器分別發(fā)送的一路分支圖像信號、接收所述主處理芯片發(fā)送的同步參考圖像信號，并結(jié)合所述同步參考圖像信號對接收的兩路分支圖像信號進(jìn)行處理獲得對應(yīng)的輸出圖像。2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述第一從處理芯片與所述第二從處理芯片、所述第三從處理芯片連接，所述第二從處理芯片與所述第四從處理芯片連接； 所述各從處理芯片，還接收相連接的從處理芯片發(fā)送的圖像邊緣信息，并結(jié)合所述圖像邊緣信息、所述同步參考圖像信號對接收的兩路分支圖像信號進(jìn)行處理獲得對應(yīng)的輸出圖像。3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述各從處理芯片分別包括: 用于對接收到的兩路分支圖像信號進(jìn)行分辨率調(diào)整的第一分辨率調(diào)整模塊； 用于接收所述主處理芯片的同步參考圖像信號的同步信號接收模塊； 用于接收相連接的從處理芯片發(fā)送的圖像邊緣信息，并向相連接的從處理芯片發(fā)送自身的圖像邊緣信息的圖像邊緣信息處理模塊； 用于結(jié)合所述同步參考圖像信號、接收到的圖像邊緣信息對分辨率調(diào)整后的信號進(jìn)行圖像增強(qiáng)處理的圖像處理模塊。4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述各從處理芯片還分別包括: 用于對所述進(jìn)行圖像增強(qiáng)處理后的信號進(jìn)行分辨率調(diào)整的第二分辨率調(diào)整模塊； 用于根據(jù)所述第二分辨率調(diào)整模塊的處理結(jié)果向所述主處理芯片發(fā)送亮度調(diào)節(jié)信息的背光信息處理模塊。5.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述主處理芯片包括: 用于對接收到的兩路分支圖像信號進(jìn)行分辨率調(diào)整的分辨率調(diào)整模塊； 用于將屏幕顯示調(diào)節(jié)信息與所述分辨率調(diào)整后的信號進(jìn)行融合的隨屏顯示OSD模塊； 用于接收SOC信號并對所述SOC信號進(jìn)行轉(zhuǎn)換的片上系統(tǒng)信號SOC處理模塊； 用于從所述進(jìn)行融合后的信號和所述轉(zhuǎn)換后的SOC信號中選擇其中的一路信號作為所述同步參考圖像信號的選擇模塊； 用于向所述各從處理芯片發(fā)送所述同步參考圖像信號的同步信號發(fā)送模塊； 用于根據(jù)所述各從處理芯片發(fā)送的亮度調(diào)節(jié)信息生成亮度調(diào)節(jié)信號的亮度調(diào)節(jié)模塊； 用于控制所述各從處理芯片進(jìn)行同步的同步處理模塊。6.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述主視頻輸入接口包括: 解碼模塊，分別與所述解碼模塊連接的兩個轉(zhuǎn)換模。7.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述各從視頻處理器分別包括: 解碼模塊，分別與所述解碼模塊連接的第一轉(zhuǎn)換模塊和第二轉(zhuǎn)換模塊。8.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述裝置還包括: 分別與各從處理芯片對應(yīng)設(shè)置的存儲單元，分別存儲各對應(yīng)的從視頻處理器的兩路分支圖像信號。9.一種顯示處理設(shè)備，其特征在于，包括: 顯示處理器，包括權(quán)利要求1-8任一所述的顯示處理裝置； 接收所述顯示處理器的輸出圖像并進(jìn)行顯示的顯示模塊。
【文檔編號】H04N5/268GK205647750SQ201620094042
【公開日】2016年10月12日
【申請日】2016年1月29日
【發(fā)明人】段然
【申請人】京東方科技集團(tuán)股份有限公司