專(zhuān)利名稱(chēng)：一種循環(huán)控制wled驅(qū)動(dòng)芯片及驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于集成電路領(lǐng)域，尤其涉及一種循環(huán)控制WLED驅(qū)動(dòng)芯片及驅(qū)動(dòng)電路。
背景技術(shù)：
目前，白光型發(fā)光二極管(WhiteLight Emitting Diode, WLED)使 LED 擺脫了只能應(yīng)用在指示燈、霓虹燈飾等場(chǎng)合，正在開(kāi)始朝汽車(chē)的方向輔助燈、初階數(shù)字相機(jī)的閃光燈等電子照明領(lǐng)域邁進(jìn)，另外，WLED還可以充當(dāng)液晶顯示器(Liquid Crystal Display，LCD) 的背光源，以取代過(guò)往的冷陰極燈管(Cold Cathode Fluorescent Lamp, CCFL)，隨著WLED 的廣泛應(yīng)用，WLED的驅(qū)動(dòng)設(shè)計(jì)也由過(guò)去的單一開(kāi)關(guān)發(fā)展成可以帶狀態(tài)循環(huán)控制的WLED驅(qū)動(dòng)設(shè)計(jì)。所謂帶狀態(tài)循環(huán)控制的WLED的驅(qū)動(dòng)芯片是指，將升壓(Boost)WLED驅(qū)動(dòng)芯片和一個(gè)邏輯控制芯片連接后重新封裝，通過(guò)邏輯控制芯片控制升壓驅(qū)動(dòng)芯片的升壓導(dǎo)通時(shí)間， 從而實(shí)現(xiàn)當(dāng)輸入電壓連續(xù)開(kāi)關(guān)時(shí)，WLED從高亮、暗亮、閃爍再到高亮的狀態(tài)轉(zhuǎn)換。但是，由于邏輯控制芯片和升壓芯片中存在大量重復(fù)性單元，導(dǎo)致驅(qū)動(dòng)芯片的封裝面積較大，目前傳統(tǒng)的循環(huán)控制的WLED驅(qū)動(dòng)芯片通常采用小外形封裝(Small Outline Package, S0P8)形式，該S0P8式封裝工藝復(fù)雜，制作成本高，其封裝成本與流片成本比例為 2 1，并且由于采用八腳封裝，引腳數(shù)目多，驅(qū)動(dòng)應(yīng)用電路也相應(yīng)復(fù)雜。

實(shí)用新型內(nèi)容本實(shí)用新型實(shí)施例的目的在于提供一種循環(huán)控制WLED驅(qū)動(dòng)芯片，旨在解決現(xiàn)有 S0P8式封裝驅(qū)動(dòng)芯片面積大，封裝工藝復(fù)雜，制作成本高，驅(qū)動(dòng)應(yīng)用電路復(fù)雜的問(wèn)題。本實(shí)用新型實(shí)施例是這樣實(shí)現(xiàn)的，一種循環(huán)控制WLED驅(qū)動(dòng)芯片，所述芯片包括輸入狀態(tài)控制信號(hào)的狀態(tài)控制引腳；輸入低壓直流電壓的輸入引腳；輸出升壓控制信號(hào)的升壓控制引腳；輸出升壓直流電壓的輸出引腳；輸入反饋信號(hào)的反饋引腳；向芯片內(nèi)部的接地端以及功率接地端提供接地信號(hào)的接地引腳；對(duì)所述狀態(tài)控制信號(hào)進(jìn)行邏輯判斷，輸出相對(duì)應(yīng)的邏輯狀態(tài)信號(hào)的邏輯控制單元，所述邏輯控制單元的狀態(tài)輸入端與所述狀態(tài)控制引腳的內(nèi)部連接端連接，所述邏輯控制單元的電源端與所述輸出引腳的內(nèi)部連接端連接，所述邏輯控制單元的接地端和功率接地端均與所述接地引腳的內(nèi)部連接端連接；根據(jù)所述邏輯狀態(tài)信號(hào)生成所述升壓控制信號(hào)，通過(guò)所述升壓控制信號(hào)對(duì)所述輸入低壓直流電壓進(jìn)行升壓，輸出使WLED實(shí)現(xiàn)相應(yīng)的狀態(tài)變化的所述升壓直流電壓，并且通過(guò)由所述升壓直流電壓生成的所述反饋信號(hào)調(diào)整、控制所述升壓直流電壓的恒定的升壓?jiǎn)卧?，所述升壓?jiǎn)卧臓顟B(tài)控制輸入端與所述邏輯控制單元的邏輯狀態(tài)輸出端連接，所述升壓?jiǎn)卧碾妷狠斎攵伺c所述輸入引腳的內(nèi)部連接端連接，所述升壓?jiǎn)卧纳龎嚎刂贫伺c所述升壓控制引腳的內(nèi)部連接端連接，所述升壓?jiǎn)卧碾妷狠敵龆伺c所述輸出引腳的內(nèi)部連接端連接，所述升壓?jiǎn)卧姆答伓伺c所述反饋引腳的內(nèi)部連接端連接，所述升壓?jiǎn)卧慕拥囟伺c功率接地端同時(shí)與接地引腳的內(nèi)部連接端連接，所述升壓?jiǎn)卧牡谝浑妷夯鶞?zhǔn)輸出端與所述邏輯控制單元的第一電壓基準(zhǔn)輸入端連接，所述升壓?jiǎn)卧牡诙妷夯鶞?zhǔn)輸出端與所述邏輯控制單元的第二電壓基準(zhǔn)輸入端連接。進(jìn)一步地，所述邏輯控制單元包括升高所述狀態(tài)控制信號(hào)的電壓的第一基準(zhǔn)電流源，所述第一基準(zhǔn)電流源的正極為所述邏輯控制單元的電源端，所述第一基準(zhǔn)電流源的負(fù)極與第一開(kāi)關(guān)的一端連接，所述第一開(kāi)關(guān)的另一端為所述邏輯控制單元的狀態(tài)輸入端；降低所述狀態(tài)控制信號(hào)的電壓的第二基準(zhǔn)電流源，所述第二基準(zhǔn)電流源的正極與第二開(kāi)關(guān)的一端連接，所述第二開(kāi)關(guān)的另一端與所述第一基準(zhǔn)電流源的負(fù)極連接，所述第二基準(zhǔn)電流源的負(fù)極為所述邏輯控制單元的接地端；將所述狀態(tài)控制信號(hào)與所述升壓?jiǎn)卧敵龅牡谝换鶞?zhǔn)電壓進(jìn)行比較，輸出第一比較信號(hào)的第一比較模塊，所述第一比較模塊的一個(gè)輸入端為所述邏輯控制單元的第一基準(zhǔn)電壓輸入端，所述第一比較模塊的另一個(gè)輸入端與所述第一基準(zhǔn)電流源的負(fù)極連接；將所述狀態(tài)控制信號(hào)與所述升壓?jiǎn)卧敵龅牡诙鶞?zhǔn)電壓進(jìn)行比較，輸出第二比較信號(hào)的第二比較模塊，所述第二比較模塊的一個(gè)輸入端與所述第一電流源的負(fù)極連接， 所述第二比較模塊的另一個(gè)輸入端為所述邏輯控制單元的第二基準(zhǔn)電壓輸入端；以及對(duì)所述第一比較信號(hào)和第二比較信號(hào)進(jìn)行綜合判斷，輸出所述邏輯狀態(tài)信號(hào)的第一邏輯模塊，所述第一邏輯模塊的第一輸入端與所述第一比較模塊的輸出端連接，所述第一邏輯模塊的第二輸入端與所述第二比較模塊的輸出端連接，所述第一邏輯模塊的輸出端為所述邏輯控制單元的輸出端。進(jìn)一步地，所述升壓?jiǎn)卧樗鲂酒峁┑谝换鶞?zhǔn)電壓、第二基準(zhǔn)電壓、第三基準(zhǔn)電壓、第一基準(zhǔn)電流源、 以及第二基準(zhǔn)電流源的基準(zhǔn)模塊，所述基準(zhǔn)模塊的第一電壓基準(zhǔn)輸出端為所述升壓?jiǎn)卧牡谝浑妷夯鶞?zhǔn)輸出端，所述基準(zhǔn)模塊的第二電壓基準(zhǔn)輸出端為所述升壓?jiǎn)卧牡诙妷夯鶞?zhǔn)輸出端；將所述反饋信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較，輸出第三比較信號(hào)的比較模塊， 所述比較模塊的反向輸入端為所述升壓?jiǎn)卧姆答伓?，所述比較模塊的正向輸入端與所述基準(zhǔn)模塊的第三電壓基準(zhǔn)輸出端連接；根據(jù)所述第三比較信號(hào)進(jìn)行邏輯判斷，輸出第二脈沖寬度調(diào)制信號(hào)的第二邏輯模塊，所述第二邏輯模塊的輸入端與所述比較模塊的輸出端連接；根據(jù)所述邏輯狀態(tài)信號(hào)的狀態(tài)對(duì)所述第二脈沖寬度調(diào)制信號(hào)進(jìn)行傳輸或屏蔽的邏輯器件，所述邏輯器件的第一輸入端與所述第二邏輯模塊的輸出端連接，所述邏輯器件的第二輸入端為所述升壓?jiǎn)卧臓顟B(tài)控制輸入端；以及在所述第二脈沖寬度調(diào)制信號(hào)的控制下進(jìn)行升壓控制，輸出所述升壓直流電壓的開(kāi)關(guān)模塊，所述開(kāi)關(guān)模塊的控制端與所述邏輯器件的輸出端連接，所述開(kāi)關(guān)模塊的輸入端為所述升壓?jiǎn)卧纳龎嚎刂贫?，所述開(kāi)關(guān)模塊的輸出端為所述升壓?jiǎn)卧碾妷狠敵龆?。進(jìn)一步地，所述邏輯器件為與門(mén)。進(jìn)一步地，所述開(kāi)關(guān)模塊包括N型MOS管和電阻R3 ；所述N型MOS管的漏極為所述開(kāi)關(guān)模塊的輸入端，所述N型MOS管的柵極為所述開(kāi)關(guān)模塊的控制端，所述N型MOS管的源極通過(guò)所述電阻R3接地。進(jìn)一步地，所述升壓?jiǎn)卧€包括過(guò)壓過(guò)流保護(hù)模塊，所述過(guò)壓過(guò)流保護(hù)模塊的輸入端與所述開(kāi)關(guān)模塊的輸出端連接，所述過(guò)壓過(guò)流保護(hù)模塊的輸出端為所述升壓?jiǎn)卧碾妷狠敵龆?。進(jìn)一步地，所述芯片采用晶體管S0T23-6式六腳封裝。本實(shí)用新型實(shí)施例的另一目的在于提供一種采用上述芯片的WLED驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路還包括電阻R1、電容Cl、電容C2、電感Ll以及二極管Dl ；所述芯片狀態(tài)控制引腳的外部鏈接端通過(guò)所述電容C2接地，所述芯片輸入引腳的外部鏈接端通過(guò)所述電感Ll與所述芯片升壓控制引腳的外部鏈接端連接，所述芯片升壓控制引腳的外部鏈接端又與所述二極管Dl的陽(yáng)極連接，所述二極管Dl的陰極與所述芯片輸出引腳的外部鏈接端連接，所述芯片輸出引腳的外部鏈接端又通過(guò)所述電容Cl接地， 所述芯片輸出引腳的外部連接端還與所述負(fù)載WLED的陽(yáng)極連接，所述負(fù)載WLED的陰極與所述芯片反饋引腳的外部連接端連接，所述芯片反饋引腳的外部鏈接端又通過(guò)所述電阻Rl 接地。在本實(shí)用新型實(shí)施例中，采用邏輯控制單元和升壓?jiǎn)卧孢壿嬁刂菩酒蜕龎盒酒?，將兩個(gè)芯片整合為一個(gè)獨(dú)立的芯片，刪減了重復(fù)的基準(zhǔn)單元，減小了驅(qū)動(dòng)芯片的封裝面積，優(yōu)化了封裝工藝，降低了制作成本，并且簡(jiǎn)化了驅(qū)動(dòng)芯片的應(yīng)用電路。

圖1為本實(shí)用新型一實(shí)施例提供的循環(huán)控制WLED驅(qū)動(dòng)芯片的結(jié)構(gòu)圖；圖2為本實(shí)用新型一實(shí)施例提供的循環(huán)控制WLED驅(qū)動(dòng)芯片的示例結(jié)構(gòu)圖；圖3為本實(shí)用新型一實(shí)施例提供的循環(huán)控制WLED驅(qū)動(dòng)電路的結(jié)構(gòu)圖。
具體實(shí)施方式
為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，
以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。本實(shí)用新型實(shí)施例采用邏輯控制單元和升壓?jiǎn)卧孢壿嬁刂菩酒蜕龎盒酒?將兩個(gè)芯片整合為一個(gè)獨(dú)立的芯片，刪減了重復(fù)的基準(zhǔn)單元，優(yōu)化了電路結(jié)構(gòu)，并將封裝引腳減少為六個(gè)，節(jié)省了制作成本，簡(jiǎn)化了應(yīng)用電路。圖1示出本實(shí)用新型實(shí)施例提供的循環(huán)控制WLED驅(qū)動(dòng)芯片的結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本實(shí)用新型相關(guān)的部分。作為本實(shí)用新型一實(shí)施例提供的循環(huán)控制WLED驅(qū)動(dòng)芯片3包括[0044]輸入狀態(tài)控制信號(hào)的狀態(tài)控制引腳33 ；輸入低壓直流電壓的輸入引腳34 ；輸出升壓控制信號(hào)的升壓控制引腳35 ；輸出升壓直流電壓的輸出引腳36 ；輸入反饋信號(hào)的反饋引腳37 ；向芯片內(nèi)部的接地端以及功率接地端提供接地信號(hào)的接地引腳38 ；對(duì)狀態(tài)控制信號(hào)進(jìn)行邏輯判斷，輸出相對(duì)應(yīng)的邏輯狀態(tài)信號(hào)的邏輯控制單元31， 邏輯控制單元31的狀態(tài)輸入端與狀態(tài)控制引腳33的內(nèi)部連接端連接，邏輯控制單元31的電源端與輸出引腳36的內(nèi)部連接端連接，邏輯控制單元31的接地端和功率接地端均與接地引腳38的內(nèi)部連接端連接；根據(jù)邏輯狀態(tài)信號(hào)生成升壓控制信號(hào)，通過(guò)升壓控制信號(hào)對(duì)輸入低壓直流電壓進(jìn)行升壓，輸出使WLED實(shí)現(xiàn)相應(yīng)的狀態(tài)變化的升壓直流電壓，并且通過(guò)由升壓直流電壓生成的反饋信號(hào)調(diào)整、控制所述升壓直流電壓的恒定的升壓?jiǎn)卧?2，升壓?jiǎn)卧?2的狀態(tài)控制輸入端與邏輯控制單元31的邏輯狀態(tài)輸出端連接，升壓?jiǎn)卧?2的電壓輸入端與輸入引腳34 的內(nèi)部連接端連接，升壓?jiǎn)卧?2的升壓控制端與升壓控制引腳35的內(nèi)部連接端連接，升壓?jiǎn)卧?2的電壓輸出端與輸出引腳36的內(nèi)部連接端連接，升壓?jiǎn)卧?2的反饋端與反饋引腳 37的內(nèi)部連接端連接，升壓?jiǎn)卧?2的接地端與功率接地端同時(shí)與接地引腳38的內(nèi)部連接端連接，升壓?jiǎn)卧?2的第一電壓基準(zhǔn)輸出端與邏輯控制單元31的第一電壓基準(zhǔn)輸入端連接，升壓?jiǎn)卧?2的第二電壓基準(zhǔn)輸出端與邏輯控制單元31的第二電壓基準(zhǔn)輸入端連接。以下結(jié)合具體實(shí)施例對(duì)本實(shí)用新型的實(shí)現(xiàn)進(jìn)行詳細(xì)說(shuō)明。圖2示出了本實(shí)用新型實(shí)施例提供的循環(huán)控制WLED驅(qū)動(dòng)芯片的示例結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本實(shí)用新型相關(guān)的部分。在本實(shí)用新型實(shí)施例中，邏輯控制單元31包括升高所述狀態(tài)控制信號(hào)的電壓的第一基準(zhǔn)電流源311，該第一基準(zhǔn)電流源311的正極為邏輯控制單元31的電源端，第一基準(zhǔn)電流源311的負(fù)極與第一開(kāi)關(guān)Kl的一端連接， 第一開(kāi)關(guān)Kl的另一端為邏輯控制單元31的狀態(tài)輸入端；降低狀態(tài)控制信號(hào)的電壓的第二基準(zhǔn)電流源312，該第二基準(zhǔn)電流源312的正極與第二開(kāi)關(guān)K2的一端連接，第二開(kāi)關(guān)K2的另一端與第一基準(zhǔn)電流源311的負(fù)極連接，第二基準(zhǔn)電流源312的負(fù)極為邏輯控制單元31的接地端；將狀態(tài)控制信號(hào)與升壓?jiǎn)卧?2輸出的第一基準(zhǔn)電壓進(jìn)行比較，輸出第一比較信號(hào)的第一比較模塊314，該第一比較模塊314的一個(gè)輸入端為邏輯控制單元31的第一基準(zhǔn)電壓輸入端，第一比較模塊314的另一個(gè)輸入端與第一基準(zhǔn)電流源311的負(fù)極連接；將狀態(tài)控制信號(hào)與升壓?jiǎn)卧?2輸出的第二基準(zhǔn)電壓進(jìn)行比較，輸出第二比較信號(hào)的第二比較模塊315，該第二比較模塊315的一個(gè)輸入端與第一電流源311的負(fù)極連接， 第二比較模塊315的另一個(gè)輸入端為邏輯控制單元31的第二基準(zhǔn)電壓輸入端；以及對(duì)第一比較信號(hào)和第二比較信號(hào)進(jìn)行綜合判斷，輸出邏輯狀態(tài)信號(hào)的第一邏輯模塊316，該第一邏輯模塊316的第一輸入端與第一比較模塊314的輸出端連接，第一邏輯模塊316的第二輸入端與第二比較模塊315的輸出端連接，第一邏輯模塊316的輸出端為邏輯控制單元31的輸出端。
7[0060]升壓?jiǎn)卧?2包括為該驅(qū)動(dòng)芯片提供第一基準(zhǔn)電壓、第二基準(zhǔn)電壓、第三基準(zhǔn)電壓、第一基準(zhǔn)電流源、以及第二基準(zhǔn)電流源的基準(zhǔn)模塊321，該基準(zhǔn)模塊321的第一電壓基準(zhǔn)輸出端為升壓?jiǎn)卧?2的第一電壓基準(zhǔn)輸出端，基準(zhǔn)模塊321的第二電壓基準(zhǔn)輸出端為升壓?jiǎn)卧?2的第二電壓基準(zhǔn)輸出端；將反饋信號(hào)與第三基準(zhǔn)電壓進(jìn)行比較，輸出第三比較信號(hào)的比較模塊322，該比較模塊322的反向輸入端為升壓?jiǎn)卧?2的反饋端，比較模塊322的正向輸入端與基準(zhǔn)模塊 321的第三電壓基準(zhǔn)輸出端連接；根據(jù)第三比較信號(hào)進(jìn)行邏輯判斷，輸出第二脈沖寬度調(diào)制信號(hào)的第二邏輯模塊 323，該第二邏輯模塊323的輸入端與比較模塊322的輸出端連接；根據(jù)邏輯狀態(tài)信號(hào)的狀態(tài)對(duì)第二脈沖寬度調(diào)制信號(hào)進(jìn)行傳輸或屏蔽的邏輯器件 324，該邏輯器件324的第一輸入端與第二邏輯模塊323的輸出端連接，邏輯器件324的第二輸入端為升壓?jiǎn)卧?2的狀態(tài)控制輸入端；以及在第二脈沖寬度調(diào)制信號(hào)的控制下進(jìn)行升壓控制，輸出升壓直流電壓的開(kāi)關(guān)模塊 325，該開(kāi)關(guān)模塊325的控制端與邏輯器件324的輸出端連接，開(kāi)關(guān)模塊325的輸入端為升壓?jiǎn)卧?2的升壓控制端，開(kāi)關(guān)模塊325的輸出端為升壓?jiǎn)卧?2的電壓輸出端。在本實(shí)用新型實(shí)施例中，由升壓?jiǎn)卧?2中的基準(zhǔn)模塊321為邏輯控制單元31提供第一基準(zhǔn)電流、第二基準(zhǔn)電流、第一基準(zhǔn)電壓和第二基準(zhǔn)電壓，該第一基準(zhǔn)電壓小于該第二基準(zhǔn)電壓。作為本實(shí)用新型一實(shí)施例，邏輯器件3M可以采用與門(mén)實(shí)現(xiàn)。作為本實(shí)用新型一優(yōu)選實(shí)施例，開(kāi)關(guān)模塊325包括N型MOS管和電阻R3，該N型 MOS管的漏極為開(kāi)關(guān)模塊325的輸入端，N型MOS管的柵極為開(kāi)關(guān)模塊325的控制端，N型 MOS管的源極通過(guò)電阻R3接地。在本實(shí)用新型實(shí)施例中，升壓?jiǎn)卧?2還可以包括過(guò)壓過(guò)流保護(hù)模塊326，該過(guò)壓過(guò)流保護(hù)模塊326的輸入端與開(kāi)關(guān)模塊325的輸出端連接，過(guò)壓過(guò)流保護(hù)模塊326的輸出端為升壓?jiǎn)卧?2的電壓輸出端，當(dāng)過(guò)壓過(guò)流保護(hù)模塊3 檢測(cè)到開(kāi)關(guān)模塊325輸出的電壓或電流超過(guò)該芯片的安全電壓或電流時(shí)，使芯片斷電實(shí)現(xiàn)保護(hù)，以防止芯片因電流過(guò)大燒毀。在本實(shí)用新型實(shí)施例中，通過(guò)第一開(kāi)關(guān)Kl和第二開(kāi)關(guān)K2控制第一基準(zhǔn)電流和第二基準(zhǔn)電流改變狀態(tài)控制信號(hào)的電壓，當(dāng)?shù)谝婚_(kāi)關(guān)Kl閉合，第二開(kāi)關(guān)斷開(kāi)時(shí)，第一基準(zhǔn)電流通過(guò)狀態(tài)控制引腳對(duì)外部?jī)?chǔ)能器件充電，以升高狀態(tài)控制信號(hào)的電壓，當(dāng)?shù)诙_(kāi)關(guān)閉合， 第一開(kāi)關(guān)斷開(kāi)時(shí)，第二基準(zhǔn)電流控制外部?jī)?chǔ)能元件放電，以降低狀態(tài)控制信號(hào)的電壓，實(shí)現(xiàn)無(wú)需通過(guò)外部引腳實(shí)現(xiàn)對(duì)狀態(tài)控制信號(hào)的狀態(tài)控制，減少了一個(gè)封裝引腳，節(jié)省了封裝成本。當(dāng)BLK引腳輸入狀態(tài)控制信號(hào)時(shí)，將該狀態(tài)控制信號(hào)的電壓分別通過(guò)第一比較器與第一基準(zhǔn)電壓進(jìn)行比較，輸出第一比較信號(hào)，當(dāng)該狀態(tài)控制信號(hào)的電壓小于第一基準(zhǔn)電壓時(shí)，令該第一比較信號(hào)為高電平，反之，令該第一比較信號(hào)為低電平；通過(guò)第二比較器與第二基準(zhǔn)電壓進(jìn)行比較，輸出第二比較信號(hào)，當(dāng)該狀態(tài)控制信號(hào)的電壓小于第二基準(zhǔn)電壓時(shí)，令該第二比較信號(hào)為高電平，反之，令該第二比較信號(hào)為低電平。[0072]第一邏輯模塊316根據(jù)第一比較信號(hào)以及第二比較信號(hào)的狀態(tài)進(jìn)行判斷，輸出邏輯狀態(tài)信號(hào)，當(dāng)狀態(tài)控制信號(hào)的電壓小于第一基準(zhǔn)電壓時(shí)，第一比較信號(hào)和第二比較信號(hào)均為高電平，邏輯狀態(tài)信號(hào)為占空比為1的第一脈沖寬度調(diào)制信號(hào)，此時(shí)，邏輯器件3M通過(guò)由第二邏輯模塊323產(chǎn)生的第二脈沖寬度調(diào)制信號(hào)，開(kāi)關(guān)模塊325在該第二脈沖寬度調(diào)制信號(hào)的控制下交替導(dǎo)通，實(shí)現(xiàn)對(duì)輸入低壓直流電壓進(jìn)行升壓，WLED實(shí)現(xiàn)高亮狀態(tài)；當(dāng)狀態(tài)控制信號(hào)的電壓位于第一基準(zhǔn)電壓和第二基準(zhǔn)之間時(shí)，第一比較信號(hào)為低電平，第二比較信號(hào)為高電平，邏輯狀態(tài)信號(hào)為占空比位于0至1之間的第一脈沖寬度調(diào)制信號(hào)，此時(shí)，當(dāng)邏輯狀態(tài)信號(hào)為高電平時(shí)，邏輯器件3M通過(guò)由第二邏輯模塊323產(chǎn)生的第二脈沖寬度調(diào)制信號(hào)，實(shí)現(xiàn)對(duì)輸入低壓直流電壓進(jìn)行升壓，WLED亮；當(dāng)邏輯狀態(tài)信號(hào)為低電平時(shí)，邏輯器件3M屏蔽第二脈沖寬度調(diào)制信號(hào)通過(guò)，開(kāi)關(guān)模塊325截止，進(jìn)而無(wú)法實(shí)現(xiàn)對(duì)輸入低壓直流電壓進(jìn)行升壓，WLED熄滅，在此狀態(tài)下，將邏輯狀態(tài)信號(hào)的頻率調(diào)整至 120Hz左右，使人眼無(wú)法辨識(shí)出閃爍，即WLED在亮、滅的交替變化過(guò)程中使其等效亮度降低，實(shí)現(xiàn)暗亮狀態(tài)。在本實(shí)用新型實(shí)施例中，可以令第二脈沖寬度調(diào)制信號(hào)的頻率設(shè)置為1MHz。作為本實(shí)用新型一實(shí)施例，可以通過(guò)調(diào)節(jié)的占空比調(diào)節(jié)邏輯狀態(tài)信號(hào)的占空比來(lái)調(diào)節(jié)WLED的亮度變化，邏輯狀態(tài)信號(hào)的占空比越大，WLED越亮，邏輯狀態(tài)信號(hào)的占空比越小，WLED越暗。當(dāng)狀態(tài)控制信號(hào)的電壓高于第二基準(zhǔn)電壓時(shí)，第一比較信號(hào)和第二比較信號(hào)均為低電平，邏輯狀態(tài)信號(hào)為占空比為50 %的第一脈沖寬度調(diào)制信號(hào)，在邏輯狀態(tài)信號(hào)為低電平時(shí)，邏輯器件3M屏蔽第二脈沖寬度調(diào)制信號(hào)通過(guò)，開(kāi)關(guān)模塊325截止，進(jìn)而無(wú)法實(shí)現(xiàn)對(duì)輸入低壓直流電壓進(jìn)行升壓，WLED熄滅；在邏輯狀態(tài)信號(hào)為高電平時(shí)，邏輯器件3M允許第二脈沖寬度調(diào)制信號(hào)通過(guò)，開(kāi)關(guān)模塊325導(dǎo)通，實(shí)現(xiàn)對(duì)輸入低壓直流電壓進(jìn)行升壓，WLED 發(fā)光，并在此狀態(tài)下，將邏輯狀態(tài)信號(hào)的頻率調(diào)整至7Hz左右，使人眼可以辨識(shí)出閃爍，即 WLED在等時(shí)長(zhǎng)下實(shí)現(xiàn)亮、滅的交替變化，實(shí)現(xiàn)WLED的閃爍狀態(tài)。在本實(shí)用新型實(shí)施例中，升壓?jiǎn)卧?2還通過(guò)反饋引腳37將檢測(cè)到的輸出升壓直流電壓值與基準(zhǔn)模塊321的第三電壓基準(zhǔn)輸出的第三基準(zhǔn)電壓進(jìn)行比較，當(dāng)反饋信號(hào)的電壓值低于第三基準(zhǔn)電壓值，則調(diào)節(jié)第二脈沖寬度調(diào)制信號(hào)的占空比增大，以提升輸出升壓直流電壓值，反之，當(dāng)反饋信號(hào)的電壓值高于第三基準(zhǔn)電壓值，則調(diào)節(jié)第二脈沖寬度調(diào)制信號(hào)的占空比減小，以降低輸出升壓直流電壓值，從而實(shí)現(xiàn)對(duì)WLED的恒壓、恒流輸出。作為本實(shí)用新型一實(shí)施例，將該循環(huán)控制WLED驅(qū)動(dòng)芯片中的接地端與功率接地端均通過(guò)接地引腳引出芯片，即在繪制版圖時(shí)保留功率接地端，但在封裝時(shí)將功率接地端與接地端一起引到接地引腳的內(nèi)部連接端，以減少一個(gè)封裝引腳。作為本實(shí)用新型一實(shí)施例，該循環(huán)控制WLED驅(qū)動(dòng)芯片可以采用小外形晶體管六腳式(Small Outline Transistor，S0T23-6)封裝，該封裝成本與流片成本的比例為1 1。在本實(shí)用新型實(shí)施例中，利用升壓?jiǎn)卧械幕鶞?zhǔn)模塊為邏輯單元提供基準(zhǔn)電流以及基準(zhǔn)電壓，將兩個(gè)芯片整合為一個(gè)芯片，簡(jiǎn)化了芯片的電路結(jié)構(gòu)，并且減少了兩個(gè)封裝引腳以簡(jiǎn)化封裝工藝，節(jié)省制作成本，提升了產(chǎn)品的市場(chǎng)競(jìng)等力。圖3示出本實(shí)用新型實(shí)施例提供的循環(huán)控制WLED驅(qū)動(dòng)電路的結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本實(shí)用新型相關(guān)的部分。[0082]該循環(huán)控制WLED驅(qū)動(dòng)電路可用于電子照明以及IXD背光源的WLED驅(qū)動(dòng)電路中。作為本實(shí)用新型一實(shí)施例，循環(huán)控制WLED驅(qū)動(dòng)電路包括上述驅(qū)動(dòng)芯片，該循環(huán)控制WLED驅(qū)動(dòng)電路還包括電阻R1、電容Cl、電容C2、電感Ll以及二極管Dl ；芯片的狀態(tài)控制引腳33的外部鏈接端通過(guò)電容C2接地，芯片輸入引腳34的外部鏈接端通過(guò)電感Ll與芯片升壓控制引腳35的外部鏈接端連接，芯片升壓控制引腳35的外部鏈接端又與二極管Dl的陽(yáng)極連接，二極管Dl的陰極與芯片輸出引腳36的外部鏈接端連接，芯片輸出引腳36的外部鏈接端又通過(guò)電容Cl接地，芯片輸出引腳36的外部連接端還與WLED的陽(yáng)極連接，WLED的陰極與芯片反饋引腳37的外部連接端連接，芯片反饋引腳37 的外部鏈接端又通過(guò)電阻Rl接地。在本實(shí)用新型實(shí)施例中，當(dāng)控制第一開(kāi)關(guān)Kl導(dǎo)通、第二開(kāi)關(guān)K2斷開(kāi)，實(shí)現(xiàn)對(duì)電容 C2的充電，提高狀態(tài)控制引腳33的電壓，當(dāng)控制第一開(kāi)關(guān)Kl斷開(kāi)、第二開(kāi)關(guān)K2導(dǎo)通，電容 C2的放電，狀態(tài)控制引腳33的電壓降低，該狀態(tài)控制引腳33的電壓可作為狀態(tài)控制信號(hào)控制上述循環(huán)控制WLED驅(qū)動(dòng)芯片的狀態(tài)，該狀態(tài)控制信號(hào)經(jīng)過(guò)第一比較器314、第二比較器 315的比較，第一邏輯模塊316的邏輯判斷后，控制邏輯器件324向開(kāi)關(guān)模塊325傳遞或者屏蔽第二脈沖寬度調(diào)制信號(hào)，當(dāng)?shù)诙}沖寬度調(diào)制信號(hào)使N型MOS管導(dǎo)通時(shí)，升壓控制引腳 35輸出高電平的升壓控制信號(hào)，升壓電感Ll儲(chǔ)能，輸入低壓直流電壓通過(guò)升壓電感Li、二極管Dl對(duì)電容Cl進(jìn)行充電，輸出引腳36的電壓得以提升，WLED導(dǎo)通發(fā)光，當(dāng)?shù)诙}沖寬度調(diào)制信號(hào)使N型MOS管截止時(shí)，升壓控制引腳35輸出低電平的升壓控制信號(hào)，升壓電感 Ll對(duì)電容Cl的充電速度減慢，而WLED和電阻Rl的放電速度沒(méi)有改變，因此輸出升壓直流電壓降低。作為本實(shí)用新型一實(shí)施例，可通過(guò)調(diào)節(jié)狀態(tài)控制信號(hào)的占空比和頻率實(shí)現(xiàn)對(duì)WLED 高亮、暗亮、閃爍狀態(tài)變化的控制。作為本實(shí)用新型一優(yōu)選實(shí)施例，還可通過(guò)調(diào)節(jié)第二脈沖寬度調(diào)制信號(hào)的占空比實(shí)現(xiàn)實(shí)現(xiàn)對(duì)輸出引腳的電壓變化的調(diào)節(jié)。當(dāng)輸出升壓直流電壓略有降低時(shí)，WLED以及電阻Rl 上的電流減小，電阻Rl上的電壓降低，反之，當(dāng)輸出升壓直流電壓略有升高時(shí)，電阻Rl上的電壓升高，因此可通過(guò)檢測(cè)電阻Rl上的電壓作為反饋信號(hào)控制調(diào)節(jié)第二脈沖寬度調(diào)制信號(hào)的占空比，實(shí)現(xiàn)對(duì)輸出升壓直流電壓的恒壓控制，進(jìn)而實(shí)現(xiàn)對(duì)WLED的恒流控制。在本實(shí)用新型實(shí)施例中，采用邏輯控制單元和升壓?jiǎn)卧孢壿嬁刂菩酒蜕龎盒酒?，將兩個(gè)芯片整合為一個(gè)獨(dú)立的芯片，刪減了重復(fù)的基準(zhǔn)單元，優(yōu)化了電路結(jié)構(gòu)，減小了驅(qū)動(dòng)芯片的封裝面積，并將封裝引腳減少為六個(gè)，在優(yōu)化了封裝工藝、降低了制作成本的同時(shí)，還簡(jiǎn)化了驅(qū)動(dòng)芯片的應(yīng)用電路，進(jìn)而減小了 PCB電路板得面積。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種循環(huán)控制WLED驅(qū)動(dòng)芯片，其特征在于，所述芯片包括 輸入狀態(tài)控制信號(hào)的狀態(tài)控制引腳；輸入低壓直流電壓的輸入引腳； 輸出升壓控制信號(hào)的升壓控制引腳； 輸出升壓直流電壓的輸出引腳； 輸入反饋信號(hào)的反饋引腳；向芯片內(nèi)部的接地端以及功率接地端提供接地信號(hào)的接地引腳； 對(duì)所述狀態(tài)控制信號(hào)進(jìn)行邏輯判斷，輸出相對(duì)應(yīng)的邏輯狀態(tài)信號(hào)的邏輯控制單元，所述邏輯控制單元的狀態(tài)輸入端與所述狀態(tài)控制引腳的內(nèi)部連接端連接，所述邏輯控制單元的電源端與所述輸出引腳的內(nèi)部連接端連接，所述邏輯控制單元的接地端和功率接地端均與所述接地引腳的內(nèi)部連接端連接；根據(jù)所述邏輯狀態(tài)信號(hào)生成所述升壓控制信號(hào)，通過(guò)所述升壓控制信號(hào)對(duì)所述輸入低壓直流電壓進(jìn)行升壓，輸出使WLED實(shí)現(xiàn)相應(yīng)的狀態(tài)變化的所述升壓直流電壓，并且通過(guò)由所述升壓直流電壓生成的所述反饋信號(hào)調(diào)整、控制所述升壓直流電壓的恒定的升壓?jiǎn)卧?所述升壓?jiǎn)卧臓顟B(tài)控制輸入端與所述邏輯控制單元的邏輯狀態(tài)輸出端連接，所述升壓?jiǎn)卧碾妷狠斎攵伺c所述輸入引腳的內(nèi)部連接端連接，所述升壓?jiǎn)卧纳龎嚎刂贫伺c所述升壓控制引腳的內(nèi)部連接端連接，所述升壓?jiǎn)卧碾妷狠敵龆伺c所述輸出引腳的內(nèi)部連接端連接，所述升壓?jiǎn)卧姆答伓伺c所述反饋引腳的內(nèi)部連接端連接，所述升壓?jiǎn)卧慕拥囟伺c功率接地端同時(shí)與接地引腳的內(nèi)部連接端連接，所述升壓?jiǎn)卧牡谝浑妷夯鶞?zhǔn)輸出端與所述邏輯控制單元的第一電壓基準(zhǔn)輸入端連接，所述升壓?jiǎn)卧牡诙妷夯鶞?zhǔn)輸出端與所述邏輯控制單元的第二電壓基準(zhǔn)輸入端連接。
2.如權(quán)利要求1所述的芯片，其特征在于，所述邏輯控制單元包括升高所述狀態(tài)控制信號(hào)的電壓的第一基準(zhǔn)電流源，所述第一基準(zhǔn)電流源的正極為所述邏輯控制單元的電源端，所述第一基準(zhǔn)電流源的負(fù)極與第一開(kāi)關(guān)的一端連接，所述第一開(kāi)關(guān)的另一端為所述邏輯控制單元的狀態(tài)輸入端；降低所述狀態(tài)控制信號(hào)的電壓的第二基準(zhǔn)電流源，所述第二基準(zhǔn)電流源的正極與第二開(kāi)關(guān)的一端連接，所述第二開(kāi)關(guān)的另一端與所述第一基準(zhǔn)電流源的負(fù)極連接，所述第二基準(zhǔn)電流源的負(fù)極為所述邏輯控制單元的接地端；將所述狀態(tài)控制信號(hào)與所述升壓?jiǎn)卧敵龅牡谝换鶞?zhǔn)電壓進(jìn)行比較，輸出第一比較信號(hào)的第一比較模塊，所述第一比較模塊的一個(gè)輸入端為所述邏輯控制單元的第一基準(zhǔn)電壓輸入端，所述第一比較模塊的另一個(gè)輸入端與所述第一基準(zhǔn)電流源的負(fù)極連接；將所述狀態(tài)控制信號(hào)與所述升壓?jiǎn)卧敵龅牡诙鶞?zhǔn)電壓進(jìn)行比較，輸出第二比較信號(hào)的第二比較模塊，所述第二比較模塊的一個(gè)輸入端與所述第一電流源的負(fù)極連接，所述第二比較模塊的另一個(gè)輸入端為所述邏輯控制單元的第二基準(zhǔn)電壓輸入端；以及對(duì)所述第一比較信號(hào)和第二比較信號(hào)進(jìn)行綜合判斷，輸出所述邏輯狀態(tài)信號(hào)的第一邏輯模塊，所述第一邏輯模塊的第一輸入端與所述第一比較模塊的輸出端連接，所述第一邏輯模塊的第二輸入端與所述第二比較模塊的輸出端連接，所述第一邏輯模塊的輸出端為所述邏輯控制單元的輸出端。
3.如權(quán)利要求1所述的芯片，其特征在于，所述升壓?jiǎn)卧樗鲂酒峁┑谝换鶞?zhǔn)電壓、第二基準(zhǔn)電壓、第三基準(zhǔn)電壓、第一基準(zhǔn)電流源、以及第二基準(zhǔn)電流源的基準(zhǔn)模塊，所述基準(zhǔn)模塊的第一電壓基準(zhǔn)輸出端為所述升壓?jiǎn)卧牡谝浑妷夯鶞?zhǔn)輸出端，所述基準(zhǔn)模塊的第二電壓基準(zhǔn)輸出端為所述升壓?jiǎn)卧牡诙妷夯鶞?zhǔn)輸出端；將所述反饋信號(hào)與所述第三基準(zhǔn)電壓進(jìn)行比較，輸出第三比較信號(hào)的比較模塊，所述比較模塊的反向輸入端為所述升壓?jiǎn)卧姆答伓?，所述比較模塊的正向輸入端與所述基準(zhǔn)模塊的第三電壓基準(zhǔn)輸出端連接；根據(jù)所述第三比較信號(hào)進(jìn)行邏輯判斷，輸出第二脈沖寬度調(diào)制信號(hào)的第二邏輯模塊， 所述第二邏輯模塊的輸入端與所述比較模塊的輸出端連接；根據(jù)所述邏輯狀態(tài)信號(hào)的狀態(tài)對(duì)所述第二脈沖寬度調(diào)制信號(hào)進(jìn)行傳輸或屏蔽的邏輯器件，所述邏輯器件的第一輸入端與所述第二邏輯模塊的輸出端連接，所述邏輯器件的第二輸入端為所述升壓?jiǎn)卧臓顟B(tài)控制輸入端；以及在所述第二脈沖寬度調(diào)制信號(hào)的控制下進(jìn)行升壓控制，輸出所述升壓直流電壓的開(kāi)關(guān)模塊，所述開(kāi)關(guān)模塊的控制端與所述邏輯器件的輸出端連接，所述開(kāi)關(guān)模塊的輸入端為所述升壓?jiǎn)卧纳龎嚎刂贫耍鲩_(kāi)關(guān)模塊的輸出端為所述升壓?jiǎn)卧碾妷狠敵龆恕?br> 4.如權(quán)利要求3所述的芯片，其特征在于，所述邏輯器件為與門(mén)。
5.如權(quán)利要求3所述的芯片，其特征在于，所述開(kāi)關(guān)模塊包括N型MOS管和電阻R3 ；所述N型MOS管的漏極為所述開(kāi)關(guān)模塊的輸入端，所述N型MOS管的柵極為所述開(kāi)關(guān)模塊的控制端，所述N型MOS管的源極通過(guò)所述電阻R3接地。
6.如權(quán)利要求3所述的芯片，其特征在于，所述升壓?jiǎn)卧€包括過(guò)壓過(guò)流保護(hù)模塊，所述過(guò)壓過(guò)流保護(hù)模塊的輸入端與所述開(kāi)關(guān)模塊的輸出端連接，所述過(guò)壓過(guò)流保護(hù)模塊的輸出端為所述升壓?jiǎn)卧碾妷狠敵龆恕?br> 7.如權(quán)利要求1至6任一項(xiàng)所述的芯片，其特征在于，所述芯片采用晶體管S0T23-6式六腳封裝。
8.一種循環(huán)控制WLED驅(qū)動(dòng)電路，其特征在于，所述電路包括如權(quán)利要求1至7中任一項(xiàng)所述的芯片，所述電路還包括電阻R1、電容Cl、電容C2、電感Ll以及二極管Dl ；所述芯片狀態(tài)控制引腳的外部鏈接端通過(guò)所述電容C2接地，所述芯片輸入引腳的外部鏈接端通過(guò)所述電感Ll與所述芯片升壓控制引腳的外部鏈接端連接，所述芯片升壓控制引腳的外部鏈接端又與所述二極管Dl的陽(yáng)極連接，所述二極管Dl的陰極與所述芯片輸出引腳的外部鏈接端連接，所述芯片輸出引腳的外部鏈接端又通過(guò)所述電容Cl接地，所述芯片輸出引腳的外部連接端還與所述負(fù)載WLED的陽(yáng)極連接，所述負(fù)載WLED的陰極與所述芯片反饋引腳的外部連接端連接，所述芯片反饋引腳的外部鏈接端又通過(guò)所述電阻Rl接地。
專(zhuān)利摘要本實(shí)用新型適用于集成電路領(lǐng)域，提供了一種循環(huán)控制WLED驅(qū)動(dòng)芯片及驅(qū)動(dòng)電路，所述循環(huán)控制WLED驅(qū)動(dòng)芯片包括狀態(tài)控制引腳、輸入引腳、升壓控制引腳、輸出引腳、反饋引腳、接地引腳六個(gè)封裝引腳，用于對(duì)所述狀態(tài)控制信號(hào)進(jìn)行邏輯判斷，輸出相對(duì)應(yīng)的邏輯狀態(tài)信號(hào)的邏輯控制單元，以及根據(jù)所述邏輯狀態(tài)信號(hào)生成所述升壓控制信號(hào)，輸出使WLED實(shí)現(xiàn)相應(yīng)的狀態(tài)變化的所述升壓直流電壓的升壓?jiǎn)卧１緦?shí)用新型采用邏輯控制單元和升壓?jiǎn)卧孢壿嬁刂菩酒蜕龎盒酒?，將兩個(gè)芯片整合為一個(gè)獨(dú)立的芯片，刪減了重復(fù)的基準(zhǔn)單元，減小了驅(qū)動(dòng)芯片的封裝面積，優(yōu)化了封裝工藝，降低了制作成本，并且簡(jiǎn)化了驅(qū)動(dòng)芯片的應(yīng)用電路。
文檔編號(hào)H05B37/02GK202218446SQ20112028023
公開(kāi)日2012年5月9日 申請(qǐng)日期2011年8月3日 優(yōu)先權(quán)日2011年8月3日
發(fā)明者朱偉 申請(qǐng)人:深圳市富滿(mǎn)電子有限公司南山分公司