一種基于stt-mram構(gòu)建的存儲器的制造方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及計算機存儲技術(shù)領(lǐng)域，尤其涉及一種基于STT-MRAM構(gòu)建的存儲器。
【背景技術(shù)】
[0002]當前計算機架構(gòu)中，負責數(shù)據(jù)存取功能的部件主要有兩種，外存儲器和內(nèi)存儲器。內(nèi)存儲器簡稱內(nèi)存，是一種與中央處理器(CPU)直接相連，CPU能直接尋址的存儲空間。內(nèi)存的作用是用于暫時存放CPU中的運算數(shù)據(jù)，以及與硬盤等外部存儲設(shè)備交換的數(shù)據(jù)。只要計算機在運行中，CPU就會把需要運算的數(shù)據(jù)調(diào)到內(nèi)存中進行運算，當運算完成后再由CPU將結(jié)果傳送出來，內(nèi)存的運行也決定了計算機的穩(wěn)定運行。目前內(nèi)存主要由內(nèi)存顆粒11，PCB板12和內(nèi)存金手指(connecting finger)13等部分組成。其中內(nèi)存顆粒11為動態(tài)隨機存儲器(Dynamic Random Access Memory，DRAM)，負責保存數(shù)據(jù)信息。DRAM采用電容存儲的電量來保存信息，因為電容電量會隨著時間逐漸流失，因此DRAM每隔一段時間就需要刷新一次，以保證電容中保存了充足的電量。這也就決定了一旦系統(tǒng)掉電，DRAM中存儲的信息也會隨之丟失。在很多應用領(lǐng)域，比如數(shù)據(jù)中心等，內(nèi)存中往往存儲著大量重要且不可丟失的用戶數(shù)據(jù)，為了防止DRAM掉電之后丟失數(shù)據(jù)，需要做大量的掉電保護措施，增加了設(shè)計和維護成本，降低了系統(tǒng)整體可靠性。如果能夠采用掉電不丟失數(shù)據(jù)的非易失性(non-volatile)內(nèi)存，能夠從根本上解決這個問題。
[0003]當前非易失性的半導體存儲器主要有以下幾種:閃存(FLASHMemory)，磁阻存儲器(Spin Transfer Torque Magnetic Random Access Memory，STT-MRAM)，相變存儲器(Phase Change Memory，PCRAM)和阻變存儲器(Resistive Random Access Memory ,RRAM) 0這4種存儲器中，只有STT-MRAM的原生讀寫頻率能夠達到100?200MHz，能夠與DRAM存儲器的原生讀寫頻率相同，因此可以用來單獨構(gòu)建非易失性內(nèi)存，或是作為其他非易失性存儲器(如RRAM,PCRAM或FLASH Memory)的前端高速緩存，與其他非易失性存儲器一起構(gòu)建非易失性內(nèi)存。
[0004]STT_MRAM(Spin Transfer Torque Magnetic Random Access Memory)是一種新型高速高可靠的存儲器，具備納秒級的讀寫速度，可以通過采用DDR DRAM存儲器中類似的比特預取，劃分存儲組(Bank Group)等方式完全兼容各類DDR協(xié)議，實現(xiàn)與CPU的直接連接。STT-MRAM具備115級別的擦寫壽命，可以滿足內(nèi)存級存儲器的擦寫壽命需求，而且掉電不丟失數(shù)據(jù)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明為克服上述的不足之處，目的在于提供一種基于STT-MRAM構(gòu)建的存儲器，由STT-MRAM單獨構(gòu)建存儲器，或是作為其他非易失性子存儲器的前端高速緩存，與其他非易失性子存儲器一起構(gòu)建存儲器;本發(fā)明可以從根本上解決內(nèi)存掉電數(shù)據(jù)丟失的問題，移除原有系統(tǒng)中保護內(nèi)存數(shù)據(jù)掉電不丟失的設(shè)備，降低系統(tǒng)設(shè)計和維護成本。
[0006]本發(fā)明是通過以下技術(shù)方案達到上述目的:一種基于STT-MRAM構(gòu)建的存儲器，包括:STT-MRAM存儲器顆粒、PCB板、內(nèi)存金手指、接口； STT-MRAM存儲器顆粒依附在PCB板表面；內(nèi)存金手指連接在PCB板下沿；內(nèi)存金手指通過接口與外部處理器連接。
[0007]作為優(yōu)選，還包括控制器、子存儲器、接口 1、驅(qū)動接口；控制器、子存儲器依附在PCB板表面;控制器通過接口 I與STT-MRAM存儲器顆粒連接;控制器通過驅(qū)動接口與子存儲器連接。
[0008]作為優(yōu)選，所述接口所采用的的協(xié)議為DDR2、DDR3、LPDDR3、DDR4、LPDDR4中的任意一種接口協(xié)議。
[0009 ] 作為優(yōu)選，所述子存儲器為非易失性存儲器，為RRAM、PCRAM、FLASH Memory的任意一種。
[0010]作為優(yōu)選，所述接口 I所采用的的協(xié)議為PCIe、SAS、SATA接口協(xié)議中的任意一種。[0011 ]作為優(yōu)選，所述驅(qū)動接口的選擇由子存儲器決定，驅(qū)動接口類型與子存儲器類型相對應。
[0012]本發(fā)明的有益效果在于:采用STT-MRAM構(gòu)建內(nèi)存，利用STT-MRAM的高速讀寫性能和掉電非易失性能，從根本上解決內(nèi)存掉電數(shù)據(jù)丟失的問題，移除原有系統(tǒng)中保護內(nèi)存數(shù)據(jù)掉電不丟失的設(shè)備，降低系統(tǒng)設(shè)計和維護成本。
【附圖說明】
[0013]圖1是本發(fā)明實施例采用STT-MRAM單獨構(gòu)建的存儲器結(jié)構(gòu)示意圖；
[0014]圖2是本發(fā)明實施例采用STT-MRAM和其他非易失性存儲器混合構(gòu)建的存儲器結(jié)構(gòu)示意圖。
【具體實施方式】
[0015]下面結(jié)合具體實施例對本發(fā)明進行進一步描述，但本發(fā)明的保護范圍并不僅限于此:
[0016]實施例1:如圖1所示，一種基于STT-MRAM構(gòu)建的存儲器采用STT-MRAM單獨構(gòu)建存儲器;包括STT-MRAM存儲器顆粒1、PCB板2、內(nèi)存金手指(connecting finger)3、接口 4，接口4所采用的協(xié)議為DDR2、DDR3、LPDDR3、DDR4、LPDDR4中的任意一種接口協(xié)議。在這種結(jié)構(gòu)中，所有內(nèi)存存儲介質(zhì)均由STT-MRAM顆粒組成，掉電之后數(shù)據(jù)不會丟失。STT-MRAM具有與DRAM存儲器一樣的核心頻率，可以完全兼容DDR2、DDR3、LPDDR3、DDR4、LPDDR4中的任意一種接口協(xié)議，實現(xiàn)與CPU直接通信。
[0017]實施例2:如圖2所示，一種基于STT-MRAM構(gòu)建的存儲器采用STT-MRAM和子存儲器(如RRAM，PCRAM或FLASH Memory)混合構(gòu)建存儲器。包括STT-MRAM存儲器顆粒1、控制器5，負責連接STT-MRAM存儲器顆粒和子存儲器顆粒，控制STT-MRAM存儲器顆粒和子存儲器顆粒之間的數(shù)據(jù)傳輸;子存儲器6 (如RRAM ,PCRAM或FLASH Memory);接口 I 7，接口 I 7所采用的的協(xié)議為PCIe，SAS或SATA接口協(xié)議中的任意一種;適用于RRAM，PCRAM或FLASH Memory的驅(qū)動接口 8，具體采用哪種驅(qū)動接口由子存儲器6決定，比如6為FLASH Memory，則相應的驅(qū)動接口8為FLASH Memory的驅(qū)動接口 ；PCB板2，內(nèi)存金手指(connecting finger)3，接口4，接口4所采用的協(xié)議為DDR2、DDR3、LPDDR3、DDR4、LPDDR4中的任意一種接口協(xié)議。在本實施例中，采用混合方式構(gòu)建的存儲器中，STT-MRAM作為子存儲器的前端高速緩存，負責通過DDR接口與CPU直接通信，同時，通過內(nèi)部控制器與子存儲器相連，負責緩存需要寫入子存儲器的數(shù)據(jù)，或是從子存儲器中讀出的數(shù)據(jù)。CHJ通過接口協(xié)議將數(shù)據(jù)發(fā)送給STT-MRAM顆粒，STT-MRAM顆粒負責緩存這些數(shù)據(jù)，并在控制器的控制下，將這些數(shù)據(jù)搬移至后端子存儲器顆粒(如RRAM,PCRAM或FLASH Memory)中存儲，整個過程中使用的子存儲器均是非易失性存儲器，掉電之后數(shù)據(jù)不會丟失。
[0018]以上的所述乃是本發(fā)明的具體實施例及所運用的技術(shù)原理，若依本發(fā)明的構(gòu)想所作的改變，其所產(chǎn)生的功能作用仍未超出說明書及附圖所涵蓋的精神時，仍應屬本發(fā)明的保護范圍。
【主權(quán)項】
1.一種基于STT-MRAM構(gòu)建的存儲器，其特征在于包括:STT-MRAM存儲器顆粒(I)、PCB板(2)、內(nèi)存金手指(3)、接口(4);STT-MRAM存儲器顆粒(I)依附在PCB板(2)表面；內(nèi)存金手指(3)連接在PCB板(2)下沿；內(nèi)存金手指(3)通過接口(4)與外部處理器連接。2.根據(jù)權(quán)利要求1所述的一種基于STT-MRAM構(gòu)建的存儲器，其特征在于，還包括控制器(5)、子存儲器(6)、接口1(7)、驅(qū)動接口(8);控制器(5)、子存儲器(6)依附在PCB板(2)表面；控制器(5)通過接口 I (7)與STT-MRAM存儲器顆粒(I)連接;控制器(5)通過驅(qū)動接口(8)與子存儲器(6)連接。3.根據(jù)權(quán)利要求1所述的一種基于STT-MRAM構(gòu)建的存儲器，其特征在于:所述接口(4)所采用的的協(xié)議為DDR2、DDR3、LPDDR3、DDR4、LPDDR4中的任意一種接口協(xié)議。4.根據(jù)權(quán)利要求2所述的一種基于STT-MRAM構(gòu)建的存儲器，其特征在于:所述子存儲器(6)為非易失性存儲器，為RRAM、PCRAM、FLASHMemory的任意一種。5.根據(jù)權(quán)利要求2所述的一種基于STT-MRAM構(gòu)建的存儲器，其特征在于:所述接口I (7)所采用的的協(xié)議為PCIe、SAS、SATA接口協(xié)議中的任意一種。6.根據(jù)權(quán)利要求2所述的一種基于STT-MRAM構(gòu)建的存儲器，其特征在于:所述驅(qū)動接口(8)的選擇由子存儲器(6)決定，驅(qū)動接口類型與子存儲器(6)類型相對應。
【專利摘要】本發(fā)明涉及一種基于STT-MRAM構(gòu)建的存儲器，由STT-MRAM單獨構(gòu)建，也可以由STT-MRAM混合其他非易失性子存儲器(如RRAM,PCM或FLASH？Memory)一同構(gòu)建。采用混合方式構(gòu)建的存儲器中，STT-MRAM作為其他非易失性子存儲器的前端高速緩存，負責通過DDR接口與CPU直接通信，同時，通過內(nèi)部控制器與其他非易失性子存儲器相連，負責緩存需要寫入其他非易失性子存儲器的數(shù)據(jù)，或是從非易失性子存儲器中讀出的數(shù)據(jù)。本發(fā)明可以從根本上解決內(nèi)存掉電數(shù)據(jù)丟失的問題，移除原有系統(tǒng)中保護內(nèi)存數(shù)據(jù)掉電不丟失的設(shè)備，降低系統(tǒng)設(shè)計和維護成本。
【IPC分類】G06F15/78, G06F13/16, G11C7/10
【公開號】CN105551516
【申請?zhí)枴緾N201510930878
【發(fā)明人】徐庶, 蔣信, 李輝輝, 左正笏, 韓谷昌, 劉瑞盛, 孟皓, 劉波
【申請人】中電?？导瘓F有限公司
【公開日】2016年5月4日
【申請日】2015年12月15日