異步逐次逼近型模數(shù)轉(zhuǎn)換電路的制作方法
【專利摘要】一種異步逐次逼近型模數(shù)轉(zhuǎn)換電路，所述異步逐次逼近型模數(shù)轉(zhuǎn)換電路包括：比較電路、異或門電路、異步逐次逼近邏輯電路、非門電路、與門電路、或門電路、亞穩(wěn)態(tài)檢測電路以及數(shù)模轉(zhuǎn)換電路。亞穩(wěn)態(tài)檢測電路在檢測到比較器亞穩(wěn)態(tài)后，停止后續(xù)比較，將當(dāng)前輸出作為異步逐次逼近型模數(shù)轉(zhuǎn)換電路。下次采樣信號的到來后，異步逐次逼近型模數(shù)轉(zhuǎn)換電路正常開始下次模數(shù)轉(zhuǎn)換。由于在亞穩(wěn)態(tài)出現(xiàn)時(shí)，異步逐次逼近邏輯電路的輸出和輸入的模擬信號值誤差已在電路精度的允許范圍內(nèi)，從而異步逐次逼近型模數(shù)轉(zhuǎn)換電路在比較電路出現(xiàn)亞穩(wěn)態(tài)的情形下依然可以輸出可信比較結(jié)果，并且本發(fā)明實(shí)施例并未改變異步逐次逼近邏輯電路的內(nèi)部結(jié)構(gòu)，易于實(shí)施。
【專利說明】
異步逐次逼近型模數(shù)轉(zhuǎn)換電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其是涉及一種異步逐次逼近型模數(shù)轉(zhuǎn)換電路。
【背景技術(shù)】
[0002]異步逐次逼近型模數(shù)轉(zhuǎn)換電路(ASAR ADC, Asynchronous SuccessiveApproximat1n Register Analog-to-Digital Converter)是一種常用的模數(shù)轉(zhuǎn)換器，圖1為一種現(xiàn)有的異步逐次逼近型模數(shù)轉(zhuǎn)換電路(ASAR ADC, Asynchronous SuccessiveApproximat1n Register Analog-to-digital Converter) 10，主要包括以下部分:比較電路102、異或門電路103、異步逐次逼近邏輯電路(Asynchronous SAR Logic) 104以及數(shù)模轉(zhuǎn)換電路(DAC) 101。
[0003]輸入信號Vin連接至比較電路102，比較電路輸出電壓V 連接至異或門電路103并連接至異步逐次逼近邏輯電路104，異或門電路103輸出連接至異步逐次逼近邏輯電路104，異步逐次逼近邏輯電路104根據(jù)輸入信號進(jìn)行邏輯運(yùn)算，得到數(shù)字輸出信號作為輸出，得到控制信號連接至數(shù)模轉(zhuǎn)換電路101的控制信號輸入端，數(shù)模轉(zhuǎn)換電路101的輸出信號連接至比較電路102另一輸入端。
[0004]異步逐次逼近型模數(shù)轉(zhuǎn)換電路相比同步逐次逼近型模數(shù)轉(zhuǎn)換電路速度較快，但存在比較電路的亞穩(wěn)態(tài)問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是異步比較電路的亞穩(wěn)態(tài)問題。
[0006]為解決上述問題，本發(fā)明提供一種異步逐次逼近型模數(shù)轉(zhuǎn)換電路，所述異步逐次逼近型模數(shù)轉(zhuǎn)換電路包括:
[0007]比較電路、異或門電路、異步逐次逼近邏輯電路、非門電路、與門電路、或門電路、亞穩(wěn)態(tài)檢測電路以及數(shù)模轉(zhuǎn)換電路；
[0008]所述比較電路的第一輸入端與輸入模擬信號相連接，所述比較電路的第一輸出端與所述異步逐次逼近邏輯電路的第一輸入端以及所述異或門電路的第一輸入端相連接，所述比較電路的第二輸出端與所述異步逐次逼近邏輯電路第二輸入端以及所述異或門電路的第二輸入端相連接，所述異或門電路輸出端與所述異步逐次逼近邏輯電路第三輸入端相連接；
[0009]所述異步逐次逼近邏輯電路控制信號輸出端與所述或門電路第一輸入端相連接，所述或門電路輸出端與所述亞穩(wěn)態(tài)檢測電路輸入端以及所述比較電路使能端相連接；
[0010]所述亞穩(wěn)態(tài)檢測電路輸出端與所述與門電路第一輸入端相連接，時(shí)鐘信號通過所述非門電路與所述與門電路第二輸入端相連接，所述與門電路輸出端與所述或門電路第二輸入端相連接；
[0011]所述數(shù)模轉(zhuǎn)換電路的輸入端與所述異步逐次逼近邏輯電路的輸出端相連接，所述數(shù)模轉(zhuǎn)換電路的輸出端與所述比較電路的第二輸入端相連接；
[0012]所述異步逐次逼近邏輯電路的輸出端與所述異步逐次逼近型模數(shù)轉(zhuǎn)換電路的數(shù)字信號輸出端相連接。
[0013]可選的，所述比較電路包括全差分輸入輸出比較電路。
[0014]可選的，所述亞穩(wěn)態(tài)檢測電路結(jié)構(gòu)包括:N個(gè)與門電路；
[0015]所述N個(gè)與門電路的第一輸入端均與所述亞穩(wěn)態(tài)檢測電路輸入端相連接，第η與門電路的第二輸入端與第η-1與門電路的輸出端相連接，其中，2彡n ^ N ；
[0016]第N與門電路的輸出端與所述亞穩(wěn)態(tài)檢測電路輸出端相連接。
[0017]可選的，所述N個(gè)與門電路中N的取值由所述亞穩(wěn)態(tài)檢測電路對亞穩(wěn)態(tài)的判定標(biāo)準(zhǔn)決定。
[0018]根據(jù)權(quán)利要求1所述的異步逐次逼近型模數(shù)轉(zhuǎn)換電路，其特征在于，所述模數(shù)轉(zhuǎn)換電路包括:純電阻型模數(shù)轉(zhuǎn)換電路、電阻電容混合型模數(shù)轉(zhuǎn)換電路以及純電容型模數(shù)轉(zhuǎn)換電路。
[0019]可選的，所述異步逐次逼近型模數(shù)轉(zhuǎn)換電路還包括:鎖存電路，所述鎖存電路的輸入端連接所述輸入模擬信號，所述鎖存電路的輸出端連接所述比較電路的第一輸入端。
[0020]與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下優(yōu)點(diǎn):由于在亞穩(wěn)態(tài)出現(xiàn)時(shí)，異步逐次逼近邏輯電路的輸出和輸入的模擬信號值誤差已在電路精度的允許范圍內(nèi)，在亞穩(wěn)態(tài)檢測電路檢測到比較電路的電路亞穩(wěn)態(tài)后，輸出高電平使得所述異或門電路的輸出也為高，使得亞穩(wěn)態(tài)檢測電路、與門電路、或門電路組成的環(huán)路構(gòu)成一個(gè)鎖定環(huán)路，此時(shí)異步逐次逼近邏輯電路不能打破這個(gè)環(huán)路，比較器一直停滯在此比較狀態(tài)，異步逐次逼近邏輯電路的輸出就是最終輸出結(jié)果，在下次采樣之前均可以讀取。下一個(gè)采樣信號，即時(shí)鐘信號的高電平同時(shí)，將亞穩(wěn)態(tài)檢測電路、與門電路、或門電路維持的鎖定環(huán)路打破并復(fù)位到正常狀態(tài)。從而異步逐次逼近型模數(shù)轉(zhuǎn)換電路在比較電路出現(xiàn)亞穩(wěn)態(tài)的情形下依然可以輸出可信比較結(jié)果，并且本發(fā)明實(shí)施例并未改變異步逐次逼近邏輯電路的內(nèi)部結(jié)構(gòu)，易于實(shí)施。
[0021]進(jìn)一步，通過改變亞穩(wěn)態(tài)檢測電路的內(nèi)部結(jié)構(gòu)，設(shè)定不同的最長容忍時(shí)間，使得亞穩(wěn)態(tài)的判斷標(biāo)準(zhǔn)可以根據(jù)具體情況設(shè)定，從而提升了異步逐次逼近型模數(shù)轉(zhuǎn)換電路的靈活性。
【附圖說明】
[0022]圖1是一種現(xiàn)有的異步逐次逼近型模數(shù)轉(zhuǎn)換電路；
[0023]圖2是本發(fā)明一實(shí)施例中異步逐次逼近型模數(shù)轉(zhuǎn)換電路；
[0024]圖3是比較電路比較所需時(shí)間與輸入電壓差的關(guān)系；
[0025]圖4是一種異步逐次逼近型模數(shù)轉(zhuǎn)換電路內(nèi)部狀態(tài)與外部時(shí)鐘關(guān)系；
[0026]圖5是本發(fā)明一實(shí)施例中亞穩(wěn)態(tài)檢測電路；
[0027]圖6是本發(fā)明一實(shí)施例中異步逐次逼近型模數(shù)轉(zhuǎn)換電路的時(shí)序圖。
【具體實(shí)施方式】
[0028]如前所述，現(xiàn)有的異步逐次逼近型模數(shù)轉(zhuǎn)換電路相比同步逐次逼近型模數(shù)轉(zhuǎn)換電路速度較快，但存在比較電路的亞穩(wěn)態(tài)問題。
[0029]針對這一問題，本發(fā)明實(shí)施例的技術(shù)方案具有以下優(yōu)點(diǎn):由于在亞穩(wěn)態(tài)出現(xiàn)時(shí)，異步逐次逼近邏輯電路的輸出和輸入的模擬信號值誤差已在電路精度的允許范圍內(nèi)，在亞穩(wěn)態(tài)檢測電路檢測到比較電路的電路亞穩(wěn)態(tài)后，輸出高電平使得所述異或門電路的輸出也為高，使得亞穩(wěn)態(tài)檢測電路、與門電路、或門電路組成的環(huán)路構(gòu)成一個(gè)鎖定環(huán)路，此時(shí)異步逐次逼近邏輯電路不能打破這個(gè)環(huán)路，比較器一直停滯在此比較狀態(tài)，異步逐次逼近邏輯電路的輸出就是最終輸出結(jié)果，在下次采樣之前均可以讀取。下一個(gè)采樣信號，即時(shí)鐘信號的高電平同時(shí)，將亞穩(wěn)態(tài)檢測電路、與門電路、或門電路維持的鎖定環(huán)路打破并復(fù)位到正常狀態(tài)。從而異步逐次逼近型模數(shù)轉(zhuǎn)換電路在比較電路出現(xiàn)亞穩(wěn)態(tài)的情形下依然可以輸出可信比較結(jié)果，并且本發(fā)明實(shí)施例并未改變異步逐次逼近邏輯電路的內(nèi)部結(jié)構(gòu)，易于實(shí)施。本發(fā)明實(shí)施例通過改變亞穩(wěn)態(tài)檢測電路的內(nèi)部結(jié)構(gòu)，設(shè)定不同的最長容忍時(shí)間，使得亞穩(wěn)態(tài)的判斷標(biāo)準(zhǔn)可以根據(jù)具體情況設(shè)定，從而提升了異步逐次逼近型模數(shù)轉(zhuǎn)換電路的靈活性。
[0030]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0031]圖2本發(fā)明一實(shí)施例中異步逐次逼近型模數(shù)轉(zhuǎn)換電路，下面參照圖2，對本發(fā)明實(shí)施例進(jìn)行詳細(xì)說明。
[0032]圖2所示的發(fā)明實(shí)施例異步逐次逼近型模數(shù)轉(zhuǎn)換電路20包括:數(shù)模轉(zhuǎn)換電路201、比較電路202、異或門電路203、異步逐次逼近邏輯電路204、非門電路205、與門電路206、或門電路207以及亞穩(wěn)態(tài)檢測電路208。
[0033]其中，比較電路202用于對第一輸入端2021、第二輸入端2022的輸入信號進(jìn)行比較，比較結(jié)果通過輸?shù)谝怀龆撕偷诙敵龆溯敵觯谝怀龆撕偷诙敵龆溯敵龅妮敵鲂畔⑻栯娖降母叩拖喾?。在本發(fā)明實(shí)施例中，選用兩路輸出的比較電路202有利于產(chǎn)生后續(xù)處理所需的標(biāo)志信號。
[0034]上述比較電路202的第一輸入端2021與需進(jìn)行模數(shù)轉(zhuǎn)換的模擬信號相連，第一輸出端和第二輸出端連接至異或門電路203的兩個(gè)輸入端，將比較電路202的兩路輸出信號進(jìn)行異或運(yùn)算，由于比較電路202只有在比較完成輸出比較結(jié)果時(shí)第一輸出端和第二輸出端的輸出信號才會(huì)有不同，故通過異或門電路203的輸出結(jié)果標(biāo)志信號可以獲何時(shí)適比較電路202完成了一次比較。比較電路的第一輸出端連接到異步逐次逼近邏輯電路204，第二輸出端將比較結(jié)果提供給異步逐次逼近邏輯電路204，以便于異步逐次逼近邏輯電路204完成相應(yīng)的邏輯功能。
[0035]異步逐次逼近邏輯電路204的輸出端與數(shù)模轉(zhuǎn)換電路201的輸入端相連，模數(shù)轉(zhuǎn)換電路201的輸出端與比較電路202的第二輸入端2022相連，為比較電路第一輸入端2021輸入的模擬信號提供參考電壓。異步逐次逼近邏輯電路204的控制信號輸出端分別與比較電路202的使能信號輸入端和亞穩(wěn)態(tài)檢測電路208的輸入端相連，將異步逐次逼近邏輯電路204、亞穩(wěn)態(tài)檢測電路208，比較電路202通過亞穩(wěn)態(tài)檢測電路208的輸出信號決定其工作狀態(tài)。由于在亞穩(wěn)態(tài)出現(xiàn)時(shí)，異步逐次逼近邏輯電路204的輸出和輸入的模擬信號值誤差已在電路精度的允許范圍內(nèi)，在亞穩(wěn)態(tài)檢測電路208檢測到比較電路的電路亞穩(wěn)態(tài)后，輸出高電平使得所述異或門電路203的輸出為高，亞穩(wěn)態(tài)檢測電路208、與門電路206、或門電路207組成的環(huán)路構(gòu)成一個(gè)鎖定環(huán)路，此時(shí)異步逐次逼近邏輯電路204不能打破這個(gè)環(huán)路，比較器一直停滯在此比較狀態(tài)，異步逐次逼近邏輯電路204的輸出就是最終輸出結(jié)果，在下次采樣之前均可以讀取。下一個(gè)采樣信號，即時(shí)鐘信號的高電平同時(shí)，將亞穩(wěn)態(tài)檢測電路208、與門電路206、或門電路207維持的鎖定環(huán)路打破并復(fù)位到正常狀態(tài)。從而異步逐次逼近型模數(shù)轉(zhuǎn)換電路20在比較電路出現(xiàn)亞穩(wěn)態(tài)的情形下依然可以輸出可信比較結(jié)果，并且本發(fā)明實(shí)施例并未改變異步逐次逼近邏輯電路的內(nèi)部結(jié)構(gòu)，易于實(shí)施。
[0036]比較電路一般都存在亞穩(wěn)態(tài)的問題，如圖3所示，當(dāng)比較電路兩個(gè)輸入端的電壓差非常小時(shí)，例如在X點(diǎn)，比較電路需要更多的時(shí)間才能比較出正確結(jié)果。當(dāng)比較電路輸入端的電壓差很大時(shí)，例如在Y點(diǎn)，所需要的時(shí)間會(huì)穩(wěn)定在一個(gè)最小的器件延遲時(shí)間。圖4所示的一種異步逐次逼近型模數(shù)轉(zhuǎn)換電路內(nèi)部狀態(tài)與外部時(shí)鐘關(guān)系可以看出，盡管每位比較所需時(shí)間長短不同，異步逐次逼近型模數(shù)轉(zhuǎn)換電路最終需要在一個(gè)外部時(shí)鐘周期內(nèi)完成所有位的比較，但是亞穩(wěn)態(tài)問題的存在使異步逐次逼近型模數(shù)轉(zhuǎn)換電路在出現(xiàn)亞穩(wěn)態(tài)的位花去更多的時(shí)間比較，導(dǎo)致在一個(gè)時(shí)鐘周期內(nèi)不能完成所有位的比較，影響了異步逐次逼近型模數(shù)轉(zhuǎn)換電路的效果，也大大限制了異步逐次逼近型模數(shù)轉(zhuǎn)換電路的應(yīng)用。
[0037]圖2所示的異步逐次逼近型模數(shù)轉(zhuǎn)換電路中，異步逐次逼近邏輯電路204完成前對述異步逐次逼近型模數(shù)轉(zhuǎn)換電路的控制，異步逐次逼近邏輯電路204內(nèi)部包含邏輯電路和寄存器，根據(jù)模數(shù)轉(zhuǎn)換位數(shù)的不同，異步逐次逼近邏輯電路206內(nèi)部邏輯電路結(jié)構(gòu)和寄存器的個(gè)數(shù)不同。其中一種異步逐次逼近邏輯電路204的工作原理如下:在模數(shù)轉(zhuǎn)換開始前先將所有寄存器清零。開始轉(zhuǎn)換以后，時(shí)鐘脈沖首先將寄存器最高位置成1，使輸出數(shù)字為100…O。這個(gè)數(shù)碼被數(shù)模轉(zhuǎn)換器轉(zhuǎn)換成相應(yīng)的模擬電壓，送到比較電路202的第一輸入端2022，與比較電路202的第一輸入端2021點(diǎn)的電壓進(jìn)行比較。若模轉(zhuǎn)換器轉(zhuǎn)換相應(yīng)數(shù)碼的模擬電壓>輸入模擬信號Vin，說明數(shù)字過大了，故將最高位的I清除；若轉(zhuǎn)換器轉(zhuǎn)換相應(yīng)數(shù)碼的模擬電壓<輸入模擬信號Vin，說明數(shù)字還不夠大，應(yīng)將最高位的I保留。然后，再按同樣的方式將次高位置成1，并且經(jīng)過比較以后確定這個(gè)I是否應(yīng)該保留。這樣逐位比較下去，一直到最低位為止。比較完畢后，寄存器中的狀態(tài)就是所要求的數(shù)字量輸出。可見逐次逼近轉(zhuǎn)換過程與用天平稱量一個(gè)未知質(zhì)量的物體時(shí)的操作過程一樣，只不過使用的砝碼質(zhì)量一個(gè)比一個(gè)小一半。本發(fā)明實(shí)施例的亞穩(wěn)態(tài)檢測電路的輸出通過所述電容連接至比較電路的輸入端，使得所述模數(shù)轉(zhuǎn)換電路脫離亞穩(wěn)態(tài)，對異步逐次逼近邏輯電路不做改變，從而更易實(shí)施的復(fù)雜度。
[0038]在具體實(shí)施中，比較電路202可以是全差分輸入輸出比較電路。
[0039]圖5是本發(fā)明一實(shí)施例中亞穩(wěn)態(tài)檢測電路，其中N值為5。亞穩(wěn)態(tài)檢測電路50結(jié)構(gòu)由5個(gè)與門構(gòu)成，第一與門電路501至第五與門電路505。第一與門電路501的第一輸入端和第二輸入端均與異步逐次逼近邏輯電路的控制信號輸出端相連，異步逐次逼近邏輯電路的控制信號由此輸入；第一與門電路501至第五與門電路505的第二輸入端均連接至異步逐次逼近邏輯電路的控制信號輸出端相連；第一與門電路501的輸出端與第二與門電路502的第一輸入端相連，第二與門電路502的輸出端與第三與門電路503的第一輸入端相連，第三與門電路502的輸出端與第四與門電路504的第一輸入端相連，第四與門電路502的輸出端與第五與門電路505的第一輸入端相連，第五與門電路505的輸出端作為所述亞穩(wěn)態(tài)檢測電路的數(shù)字信號輸出端。
[0040]在具體實(shí)施中，模數(shù)轉(zhuǎn)換電路可以是純電阻型模數(shù)轉(zhuǎn)換電路，也可以是電阻電容混合型模數(shù)轉(zhuǎn)換電路，還可以是純電容型模數(shù)轉(zhuǎn)換電路，適用范圍廣。
[0041]圖6是本發(fā)明一實(shí)施例中異步逐次逼近型模數(shù)轉(zhuǎn)換電路的時(shí)序圖。在異步逐次逼近邏輯電路輸出的控制信號的上升沿到來時(shí)，比較電路開始比較，比較過程結(jié)束后，比較電路202的兩路輸出電壓％_不再一致，標(biāo)志信號的電平發(fā)生變化。在上述過程中，如果比較器比較所用時(shí)間小于根據(jù)對亞穩(wěn)態(tài)的判定標(biāo)準(zhǔn)事先設(shè)定的容忍時(shí)間t%t，比較器的比較時(shí)間如圖中tl，則此位比較順利結(jié)束；如果比較器比較所用時(shí)間大于根據(jù)對亞穩(wěn)態(tài)的判定標(biāo)準(zhǔn)事先設(shè)定的容忍時(shí)間tset，如圖中t2，則亞穩(wěn)態(tài)檢測電路的輸出信號電平發(fā)生變化，述亞穩(wěn)態(tài)檢測電路給出一個(gè)高電平使得比較器停止后續(xù)位的比較，比較器一直停滯在此比較狀態(tài)，異步逐次逼近邏輯電路的輸出就是最終輸出結(jié)果，在下次采樣之前均可以讀取。下一個(gè)采樣信號，即時(shí)鐘信號的高電平同時(shí)，將亞穩(wěn)態(tài)檢測電路、與門電路、或門電路維持的鎖定環(huán)路打破并復(fù)位到正常狀態(tài)。從而異步逐次逼近型模數(shù)轉(zhuǎn)換電路在比較電路出現(xiàn)亞穩(wěn)態(tài)的情形下依然可以輸出可信比較結(jié)果，并且本發(fā)明實(shí)施例并未改變異步逐次逼近邏輯電路的內(nèi)部結(jié)構(gòu)，易于實(shí)施。
[0042]由于在亞穩(wěn)態(tài)出現(xiàn)時(shí)，異步逐次逼近邏輯電路的輸出和輸入的模擬信號值誤差已在電路精度的允許范圍內(nèi)，本發(fā)明實(shí)施例在亞穩(wěn)態(tài)檢測電路檢測到比較電路的電路亞穩(wěn)態(tài)后，輸出高電平使得所述異或門電路的輸出也為高，使得亞穩(wěn)態(tài)檢測電路、與門電路、或門電路組成的環(huán)路構(gòu)成一個(gè)鎖定環(huán)路，此時(shí)異步逐次逼近邏輯電路不能打破這個(gè)環(huán)路，比較器一直停滯在此比較狀態(tài)，異步逐次逼近邏輯電路的輸出就是最終輸出結(jié)果，在下次采樣之前均可以讀取。下一個(gè)采樣信號，即時(shí)鐘信號的高電平同時(shí)，將亞穩(wěn)態(tài)檢測電路、與門電路、或門電路維持的鎖定環(huán)路打破并復(fù)位到正常狀態(tài)。從而異步逐次逼近型模數(shù)轉(zhuǎn)換電路在比較電路出現(xiàn)亞穩(wěn)態(tài)的情形下依然可以輸出可信比較結(jié)果，并且本發(fā)明實(shí)施例并未改變異步逐次逼近邏輯電路的內(nèi)部結(jié)構(gòu)，易于實(shí)施。本發(fā)明實(shí)施例通過改變亞穩(wěn)態(tài)檢測電路的內(nèi)部結(jié)構(gòu)，設(shè)定不同的最長容忍時(shí)間，使得亞穩(wěn)態(tài)的判斷標(biāo)準(zhǔn)可以根據(jù)具體情況設(shè)定，從而提升了異步逐次逼近型模數(shù)轉(zhuǎn)換電路的靈活性。
[0043]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種異步逐次逼近型模數(shù)轉(zhuǎn)換電路，其特征在于，包括: 比較電路、異或門電路、異步逐次逼近邏輯電路、非門電路、與門電路、或門電路、亞穩(wěn)態(tài)檢測電路以及數(shù)模轉(zhuǎn)換電路； 所述比較電路的第一輸入端與輸入模擬信號相連接，所述比較電路的第一輸出端與所述異步逐次逼近邏輯電路的第一輸入端以及所述異或門電路的第一輸入端相連接，所述比較電路的第二輸出端與所述異步逐次逼近邏輯電路第二輸入端以及所述異或門電路的第二輸入端相連接，所述異或門電路輸出端與所述異步逐次逼近邏輯電路第三輸入端相連接; 所述異步逐次逼近邏輯電路控制信號輸出端與所述或門電路第一輸入端相連接，所述或門電路輸出端與所述亞穩(wěn)態(tài)檢測電路輸入端以及所述比較電路使能端相連接； 所述亞穩(wěn)態(tài)檢測電路輸出端與所述與門電路第一輸入端相連接，時(shí)鐘信號通過所述非門電路與所述與門電路第二輸入端相連接，所述與門電路輸出端與所述或門電路第二輸入端相連接； 所述數(shù)模轉(zhuǎn)換電路的輸入端與所述異步逐次逼近邏輯電路的輸出端相連接，所述數(shù)模轉(zhuǎn)換電路的輸出端與所述比較電路的第二輸入端相連接； 所述異步逐次逼近邏輯電路的輸出端與所述異步逐次逼近型模數(shù)轉(zhuǎn)換電路的數(shù)字信號輸出端相連接。2.根據(jù)權(quán)利要求1所述的異步逐次逼近型模數(shù)轉(zhuǎn)換電路，其特征在于，所述比較電路包括全差分輸入輸出比較電路。3.根據(jù)權(quán)利要求1所述的異步逐次逼近型模數(shù)轉(zhuǎn)換電路，其特征在于，所述亞穩(wěn)態(tài)檢測電路結(jié)構(gòu)包括:N個(gè)與門電路，N為自然數(shù)； 所述N個(gè)與門電路的第一輸入端均與所述亞穩(wěn)態(tài)檢測電路輸入端相連接，第η與門電路的第二輸入端與第η-1與門電路的輸出端相連接，其中，2彡n ^ N ； 第N與門電路的輸出端與所述亞穩(wěn)態(tài)檢測電路輸出端相連接。4.根據(jù)權(quán)利要求3所述的異步逐次逼近型模數(shù)轉(zhuǎn)換電路，其特征在于，所述N個(gè)與門電路中N的取值由所述亞穩(wěn)態(tài)檢測電路對亞穩(wěn)態(tài)的判定標(biāo)準(zhǔn)決定。5.根據(jù)權(quán)利要求1所述的異步逐次逼近型模數(shù)轉(zhuǎn)換電路，其特征在于，所述模數(shù)轉(zhuǎn)換電路包括:純電阻型模數(shù)轉(zhuǎn)換電路、電阻電容混合型模數(shù)轉(zhuǎn)換電路以及純電容型模數(shù)轉(zhuǎn)換電路。6.根據(jù)權(quán)利要求1所述的異步逐次逼近型模數(shù)轉(zhuǎn)換電路，其特征在于，還包括:鎖存電路，所述鎖存電路的輸入端連接所述輸入模擬信號，所述鎖存電路的輸出端連接所述比較電路的第一輸入端。
【文檔編號】H03M1/38GK105991138SQ201510051478
【公開日】2016年10月5日
【申請日】2015年1月30日
【發(fā)明人】荀本鵬, 劉飛, 郭萌萌, 唐華, 楊海峰
【申請人】中芯國際集成電路制造(上海)有限公司