技術(shù)編號：39710694
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路設(shè)計，尤其是涉及一種基于fpga的hard?ip接口模塊及其實現(xiàn)方法。背景技術(shù)、ip核是指芯片中具有獨立功能的電路模塊的成熟設(shè)計，該電路模塊設(shè)計可以應(yīng)用在包含該電路模塊的其它芯片設(shè)計項目中，從而減少設(shè)計工作量，縮短設(shè)計周期，進(jìn)而提高芯片設(shè)計的成功率，因此ip核在fpga設(shè)計中亦扮演著至關(guān)重要的角色。fpga(fieldprogrammable?gate?array)表示現(xiàn)場可編程門陣列，是在硅片上預(yù)先設(shè)計實現(xiàn)的具有可編程特性的集成電路。、在fpga設(shè)計中會使用各種ip，包括...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。