技術(shù)編號(hào)：7542806
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明屬于集成電路，具體為一種基于FPGA的高性能查找表電路。本發(fā)明采用邏輯門單元和傳輸門混合設(shè)計(jì)；以4輸入查找表電路為例，由三個(gè)反相器，2個(gè)CMOS傳輸門以及一個(gè)與非門組成。本發(fā)明將電路關(guān)鍵路徑上的傳輸管由4級(jí)減到2級(jí)，極大的降低了關(guān)鍵路徑的延時(shí)；采用低閾值CMOS傳輸門，避免閾值損失造成的延時(shí)不對(duì)稱，從而降低對(duì)后續(xù)時(shí)序電路設(shè)計(jì)的困難；將CMOS傳輸管中的PMOS和NMOS管的尺寸設(shè)計(jì)為相同，使傳輸管部分PMOS管的面積減小50%。本發(fā)明通過對(duì)電路架構(gòu)的...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。