本實用新型涉及顯示技術(shù)領(lǐng)域，特別涉及一種時鐘控制電路、柵極驅(qū)動電路及顯示裝置。

背景技術(shù)：

顯示裝置在顯示圖像時，需要利用柵極驅(qū)動電路對像素單元進(jìn)行掃描，柵極驅(qū)動電路包括多個級聯(lián)移位寄存器單元，每個移位寄存器單元對應(yīng)一行像素單元，并能夠?qū)υ撔邢袼貑卧斜∧ぞw管的柵極輸出掃描脈沖信號，由多個移位寄存器單元實現(xiàn)對顯示裝置中多行像素單元的逐行掃描驅(qū)動，以顯示圖像。

相關(guān)技術(shù)中的柵極驅(qū)動電路中，每個移位寄存器單元可以將來自時鐘信號端的時鐘信號輸出至輸出端，該輸出的時鐘信號一般為方波信號。但是，各像素單元中的薄膜晶體管的柵極和源極之間通常具有寄生電容，所以當(dāng)移位寄存器輸出端施加到薄膜晶體管的柵極的掃描脈沖信號的電平發(fā)生變化時，比如由高電平變到低電平，該薄膜晶體管的柵極電位會產(chǎn)生巨大跌落。而受寄生電容的影響，該薄膜晶體管的源極電位也會產(chǎn)生巨大跌落，容易產(chǎn)生潰通(feed through)現(xiàn)象，進(jìn)而導(dǎo)致顯示裝置的顯示畫面出現(xiàn)閃爍和殘像等現(xiàn)象，顯示裝置的顯示效果較差。

技術(shù)實現(xiàn)要素：

為了解決相關(guān)技術(shù)中的顯示裝置的顯示畫面容易出現(xiàn)閃爍和殘像等現(xiàn)象的問題，本實用新型提供了一種時鐘控制電路、柵極驅(qū)動電路及顯示裝置。所述技術(shù)方案如下：

第一方面，提供了一種時鐘控制電路，應(yīng)用于柵極驅(qū)動電路中，所述柵極驅(qū)動電路包括至少兩個級聯(lián)的移位寄存器單元；

所述時鐘控制電路分別與第一時鐘信號端、第二時鐘信號端和電源信號端連接，所述時鐘控制電路還通過第一節(jié)點(diǎn)與第三時鐘信號端連接，以及通過第二節(jié)點(diǎn)與第四時鐘信號端連接，所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)為所述柵極驅(qū)動電路中每個移位寄存器單元的時鐘信號輸入節(jié)點(diǎn)；

所述時鐘控制電路用于在來自所述第一時鐘信號端的第一時鐘信號、來自所述第二時鐘信號端的第二時鐘信號以及來自所述電源信號端的電源信號的控制下，向所述第二節(jié)點(diǎn)輸出來自所述第三時鐘信號端的第三時鐘信號，以及向所述第一節(jié)點(diǎn)輸出來自所述第四時鐘信號端的第四時鐘信號；

其中，所述第一時鐘信號和所述第二時鐘信號的頻率相同，相位不同，所述第三時鐘信號和所述第四時鐘信號的頻率相同，相位相反，且所述第一時鐘信號的頻率為所述第三時鐘信號的頻率的兩倍。

可選的，所述時鐘控制電路，包括：控制模塊和開關(guān)模塊；

所述控制模塊分別與所述第一時鐘信號端、所述第二時鐘信號端、所述電源信號端和開關(guān)節(jié)點(diǎn)連接，用于在所述第一時鐘信號、所述第二時鐘信號和所述電源信號的控制下，控制所述開關(guān)節(jié)點(diǎn)的電位；

所述開關(guān)模塊與所述開關(guān)節(jié)點(diǎn)連接，并通過所述第一節(jié)點(diǎn)與所述第三時鐘信號端連接，以及通過所述第二節(jié)點(diǎn)與所述第四時鐘信號端連接，用于在所述開關(guān)節(jié)點(diǎn)的控制下，向所述第二節(jié)點(diǎn)輸出所述第三時鐘信號，以及向所述第一節(jié)點(diǎn)輸出所述第四時鐘信號。

可選的，所述控制模塊，包括：第一晶體管和第二晶體管；

所述第一晶體管的柵極和第一極分別與所述第一時鐘信號端連接，第二極與所述開關(guān)節(jié)點(diǎn)連接；

所述第二晶體管的柵極與所述第二時鐘信號端連接，第一極與所述電源信號端連接，第二極與所述開關(guān)節(jié)點(diǎn)連接。

可選的，所述開關(guān)模塊，包括：第三晶體管和第一電容器；

所述第三晶體管的柵極與所述開關(guān)節(jié)點(diǎn)連接，第一極與所述第四時鐘信號端和所述第二節(jié)點(diǎn)連接，第二極與所述第三時鐘信號端和所述第一節(jié)點(diǎn)連接；

所述第一電容器的一端與所述開關(guān)節(jié)點(diǎn)連接，另一端與所述第二節(jié)點(diǎn)連接。

可選的，所述第二晶體管和所述第一晶體管的導(dǎo)電溝道寬度之比大于或等于預(yù)設(shè)閾值。

可選的，所述晶體管均為N型晶體管。

第二方面，提供了一種柵極驅(qū)動電路，所述柵極驅(qū)動電路包括：

如第一方面所述的時鐘控制電路，以及至少兩個級聯(lián)的移位寄存器單元；

所述至少兩個級聯(lián)的移位寄存器單元中，每個移位寄存器單元分別與輸入信號端、復(fù)位信號端、第一節(jié)點(diǎn)、第二節(jié)點(diǎn)和電源信號端連接，用于在所述第一節(jié)點(diǎn)、所述第二節(jié)點(diǎn)、來自所述電源信號端的電源信號、來自所述輸入信號端的輸入信號以及來自所述復(fù)位信號端的復(fù)位信號的控制下，控制所述每個移位寄存器單元的輸出端的電位。

可選的，每個所述移位寄存器單元包括：輸出控制模塊和輸出模塊；

所述輸出控制模塊分別與所述輸入信號端、所述復(fù)位信號端、所述電源信號端、所述第二節(jié)點(diǎn)、上拉節(jié)點(diǎn)和輸出端連接，用于在所述輸入信號、所述復(fù)位信號、所述電源信號和所述第二節(jié)點(diǎn)的控制下，控制所述上拉節(jié)點(diǎn)和所述輸出端的電位；

所述輸出模塊分別與所述第一節(jié)點(diǎn)、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在所述上拉節(jié)點(diǎn)和所述第一節(jié)點(diǎn)的控制下，控制所述輸出端的電位。

可選的，所述輸出控制模塊，包括：第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管和第十二晶體管；所述輸出模塊，包括：第十三晶體管和第二電容器；

所述第四晶體管的柵極和第一極與所述輸入信號端連接，第二極與所述上拉節(jié)點(diǎn)連接；

所述第五晶體管的柵極與所述復(fù)位信號端連接，第一極與所述電源信號端連接，第二極與所述上拉節(jié)點(diǎn)連接；

所述第六晶體管的柵極與所述復(fù)位信號端連接，第一極與所述電源信號端連接，第二極與所述輸出端連接；

所述第七晶體管的柵極與下拉節(jié)點(diǎn)連接，第一極與所述電源信號端連接，第二極與所述上拉節(jié)點(diǎn)連接；

所述第八晶體管的柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述電源信號端連接，第二極與所述輸出端連接；

所述第九晶體管的柵極和第一極與所述第二節(jié)點(diǎn)連接，第二極與所述第十晶體管的柵極連接；

所述第十晶體管的柵極分別與所述第九晶體管的第二極和所述第十一晶體管的第二極連接，所述第十晶體管的第一極與所述第二節(jié)點(diǎn)連接，第二極與所述下拉節(jié)點(diǎn)連接；

所述第十一晶體管的柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述電源信號端連接，第二極與所述第十晶體管的柵極連接；

所述第十二晶體管的柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述電源信號端連接，第二極與所述下拉節(jié)點(diǎn)連接。

所述第十三晶體管的柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述第一節(jié)點(diǎn)連接，第二極與所述輸出端連接；

所述第二電容器的一端與所述上拉節(jié)點(diǎn)連接，另一端與所述輸出端連接。

第三方面，提供了一種顯示裝置，所述顯示裝置包括：

如第二方面所述的柵極驅(qū)動電路。

本實用新型提供的技術(shù)方案帶來的有益效果是：

本實用新型提供了一種時鐘控制電路、柵極驅(qū)動電路及顯示裝置，該時鐘控制電路通過第一節(jié)點(diǎn)與第三時鐘信號端連接，通過第二節(jié)點(diǎn)與第四時鐘信號端連接。且該時鐘控制電路可以在第三時鐘信號或者第四時鐘信號的電位發(fā)生跳變后，向第二節(jié)點(diǎn)輸出第三時鐘信號，以及向第一節(jié)點(diǎn)輸出第四時鐘信號，其中該第一節(jié)點(diǎn)和第二節(jié)點(diǎn)為柵極驅(qū)動電路中每個移位寄存器單元的時鐘信號輸入節(jié)點(diǎn)。由于該第三時鐘信號和第四時鐘信號的頻率相同，相位相反，因此可以使得該第三時鐘信號或者第四時鐘信號的電位跳變后，第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輸出的時鐘信號為該第三時鐘信號和第四時鐘信號的合成信號，從而避免該兩個節(jié)點(diǎn)輸出的時鐘信號直接從第一電位跌落至第二電位。柵極驅(qū)動電路中的移位寄存器單元根據(jù)該兩個節(jié)點(diǎn)輸出的時鐘信號對像素單元進(jìn)行掃描驅(qū)動時，可以減緩像素單元中薄膜晶體管柵極電位變化的幅度，進(jìn)而可以避免顯示畫面出現(xiàn)閃爍和殘像等現(xiàn)象，提高顯示裝置的顯示效果。

附圖說明

為了更清楚地說明本實用新型實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本實用新型實施例提供的一種時鐘控制電路的結(jié)構(gòu)示意圖；

圖2是本實用新型實施例提供的另一種時鐘控制電路的結(jié)構(gòu)示意圖；

圖3是本實用新型實施例提供的又一種時鐘控制電路的結(jié)構(gòu)示意圖；

圖4是本實用新型實施例提供的一種柵極驅(qū)動電路的局部結(jié)構(gòu)示意圖；

圖5是本實用新型實施例提供的另一種柵極驅(qū)動電路的局部結(jié)構(gòu)示意圖；

圖6是本實用新型實施例提供的一種時鐘控制電路的驅(qū)動方法流程圖；

圖7是本實用新型實施例提供的一種時鐘控制電路的驅(qū)動過程時序圖。

具體實施方式

為使本實用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本實用新型實施方式作進(jìn)一步地詳細(xì)描述。

本實用新型所有實施例中采用的晶體管均可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件，根據(jù)在電路中的作用本實用新型的實施例所采用的晶體管主要為開關(guān)晶體管。由于這里采用的開關(guān)晶體管的源極、漏極是對稱的，所以其源極、漏極是可以互換的。在本實用新型實施例中，為區(qū)分晶體管除柵極之外的兩極，將其中源極稱為第一極，漏極稱為第二極。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號輸入端為源極、信號輸出端為漏極。本實用新型實施例所采用的開關(guān)晶體管可以均為N型開關(guān)晶體管，N型開關(guān)晶體管為在柵極為高電位時導(dǎo)通，在柵極為低電位時截止。此外，本實用新型各個實施例中的多個信號都對應(yīng)有第一電位和第二電位，第一電位和第二電位僅代表該信號的電位有2個狀態(tài)量，不代表全文中第一電位或第二電位具有特定的數(shù)值。

圖1是本實用新型實施例提供的一種時鐘控制電路的結(jié)構(gòu)示意圖，如圖1所示，該時鐘控制電路10可以應(yīng)用于柵極驅(qū)動電路中，該柵極驅(qū)動電路可以包括：至少兩個級聯(lián)的移位寄存器單元00。

參考圖1，該時鐘控制電路10分別與第一時鐘信號端CLK1、第二時鐘信號端CLK2和電源信號端VSS連接，該時鐘控制電路10還通過第一節(jié)點(diǎn)P1與第三時鐘信號端CLK3連接，以及通過第二節(jié)點(diǎn)P2與第四時鐘信號端CLK4連接。從圖1中可以看出，該第一節(jié)點(diǎn)P1和第二節(jié)點(diǎn)P2為該柵極驅(qū)動電路中每個移位寄存器單元00的時鐘信號輸入節(jié)點(diǎn)。

該時鐘控制電路10可以在來自該第一時鐘信號端CLK1的第一時鐘信號、來自該第二時鐘信號端CLK2的第二時鐘信號以及來自電源信號端VSS的電源信號的控制下，向該第二節(jié)點(diǎn)P2輸出來自該第三時鐘信號端CLK3的第三時鐘信號，以及向該第一節(jié)點(diǎn)P1輸出來自該第四時鐘信號端CLK4的第四時鐘信號。

其中，該第一時鐘信號和該第二時鐘信號的頻率相同，相位不同，該第三時鐘信號和該第四時鐘信號的頻率相同，相位相反，且該第一時鐘信號的頻率為該第三時鐘信號的頻率的兩倍。

綜上所述，本實用新型提供了一種時鐘控制電路，該時鐘控制電路通過第二節(jié)點(diǎn)與第四時鐘信號端連接，通過第一節(jié)點(diǎn)與第三時鐘信號端連接。且該時鐘控制電路可以在第三時鐘信號或者第四時鐘信號的電位發(fā)生跳變后，向第二節(jié)點(diǎn)輸出第三時鐘信號，以及向第一節(jié)點(diǎn)輸出第四時鐘信號，其中該第一節(jié)點(diǎn)和第二節(jié)點(diǎn)為柵極驅(qū)動電路中每個移位寄存器單元的時鐘信號輸入節(jié)點(diǎn)。由于該第三時鐘信號和第四時鐘信號的頻率相同，相位相反，因此可以使得該第三時鐘信號或者第四時鐘信號的電位跳變后，第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輸出的時鐘信號為該第三時鐘信號和第四時鐘信號的合成信號，從而避免該兩個節(jié)點(diǎn)輸出的時鐘信號直接從第一電位跌落至第二電位。柵極驅(qū)動電路中的移位寄存器單元根據(jù)該兩個節(jié)點(diǎn)輸出的時鐘信號對像素單元進(jìn)行掃描驅(qū)動時，可以減緩像素單元中薄膜晶體管柵極電位變化的幅度，進(jìn)而可以避免顯示畫面出現(xiàn)閃爍和殘像等現(xiàn)象，提高顯示裝置的顯示效果。

圖2是本實用新型實施例提供的一種時鐘控制電路的結(jié)構(gòu)示意圖，參考圖2，該時鐘控制電路10可以包括：控制模塊101和開關(guān)模塊102。

該控制模塊101分別與該第一時鐘信號端CLK1、該第二時鐘信號端CLK2、該電源信號端VSS和開關(guān)節(jié)點(diǎn)P3連接，用于在該第一時鐘信號、該第二時鐘信號和該電源信號的控制下，控制該開關(guān)節(jié)點(diǎn)P3的電位。

該開關(guān)模塊102與該開關(guān)節(jié)點(diǎn)P3連接，并通過該第一節(jié)點(diǎn)P1與該第三時鐘信號端CLK3連接，以及通過該第二節(jié)點(diǎn)P2與該第四時鐘信號端CLK4連接，用于在該開關(guān)節(jié)點(diǎn)P3的控制下，向該第二節(jié)點(diǎn)P2輸出該第三時鐘信號，以及向該第一節(jié)點(diǎn)P1輸出該第四時鐘信號。參考圖2可知，在該第三時鐘信號端CLK3和該時鐘控制電路10的控制下，該第一節(jié)點(diǎn)P1最終向各個移位寄存器單元輸出的時鐘信號為CLK3-S；在該第四時鐘信號端CLK4和該時鐘控制電路10的控制下，該第二節(jié)點(diǎn)P2最終向各個移位寄存器單元輸出的時鐘信號為CLK4-S。

圖3是本實用新型實施例提供的另一種時鐘控制電路的結(jié)構(gòu)示意圖，參考圖3，該控制模塊101可以包括：第一晶體管M1和第二晶體管M2。

該第一晶體管M1的柵極和第一極分別與該第一時鐘信號端CLK1連接，第二極與該開關(guān)節(jié)點(diǎn)P3連接。

該第二晶體管M2的柵極與該第二時鐘信號端CLK2連接，第一極與該電源信號端VSS連接，第二極與該開關(guān)節(jié)點(diǎn)P3連接。

其中，該第二晶體管M2的導(dǎo)電溝道寬度W2與第一晶體管M1的導(dǎo)電溝道寬度W1之比：W2/W1可以大于或等于預(yù)設(shè)閾值。以使得當(dāng)該第二晶體管M2和第一晶體管M1均導(dǎo)通時，該開關(guān)節(jié)點(diǎn)P3的電位可以為該電源信號的電位。示例的，在實際應(yīng)用中，該預(yù)設(shè)閾值可以為5，該第二晶體管M2的導(dǎo)電溝道寬度W2可以為50微米(um)，第一晶體管M1的導(dǎo)電溝道寬度W1可以為10um。

可選的，如圖3所示，該開關(guān)模塊102可以包括：第三晶體管M3和第一電容器C1。

該第三晶體管M3的柵極與該開關(guān)節(jié)點(diǎn)P3連接，第一極與該第四時鐘信號端CLK4和該第二節(jié)點(diǎn)P2連接，第二極與該第三時鐘信號端CLK3和該第一節(jié)點(diǎn)P1連接。

該第一電容器C1的一端與該開關(guān)節(jié)點(diǎn)P3連接，另一端與該第二節(jié)點(diǎn)P2和該第四時鐘信號端CLK4連接。

綜上所述，本實用新型提供了一種時鐘控制電路，該時鐘控制電路通過第二節(jié)點(diǎn)與第四時鐘信號端連接，通過第一節(jié)點(diǎn)與第三時鐘信號端連接。且該時鐘控制電路可以在第三時鐘信號或者第四時鐘信號的電位發(fā)生跳變后，向第二節(jié)點(diǎn)輸出第三時鐘信號，以及向第一節(jié)點(diǎn)輸出第四時鐘信號，其中該第一節(jié)點(diǎn)和第二節(jié)點(diǎn)為柵極驅(qū)動電路中每個移位寄存器單元的時鐘信號輸入節(jié)點(diǎn)。由于該第三時鐘信號和第四時鐘信號的頻率相同，相位相反，因此可以使得該第三時鐘信號或者第四時鐘信號的電位跳變后，第一節(jié)點(diǎn)和第二節(jié)點(diǎn)輸出的時鐘信號為該第三時鐘信號和第四時鐘信號的合成信號，從而避免該兩個節(jié)點(diǎn)輸出的時鐘信號直接從第一電位跌落至第二電位。柵極驅(qū)動電路中的移位寄存器單元根據(jù)該兩個節(jié)點(diǎn)輸出的時鐘信號對像素單元進(jìn)行掃描驅(qū)動時，可以減緩像素單元中薄膜晶體管柵極電位變化的幅度，進(jìn)而可以避免顯示畫面出現(xiàn)閃爍和殘像等現(xiàn)象，提高顯示裝置的顯示效果。

本實用新型還提供了一種柵極驅(qū)動電路，該柵極驅(qū)動電路可以包括如圖1至圖3任一所示的時鐘控制電路，以及至少兩個級聯(lián)的移位寄存器單元。參考圖1，該至少兩個級聯(lián)的移位寄存器單元中，每個移位寄存器單元00分別與輸入信號端IN、復(fù)位信號端RST、第一節(jié)點(diǎn)P1、第二節(jié)點(diǎn)P2和電源信號端VSS連接，用于在該該第一節(jié)點(diǎn)P1、第二節(jié)點(diǎn)P2、來自輸入信號端IN的輸入信號、來自復(fù)位信號端RST的復(fù)位信號、來自電源信號端VSS的電源信號的控制下，控制該每個移位寄存器單元的輸出端OUT的電位。

圖4是本實用新型實施例提供的一種柵極驅(qū)動電路的局部結(jié)構(gòu)示意圖，圖4中示出了柵極驅(qū)動電路中的時鐘控制電路以及一個移位寄存器單元。如圖4所示，該柵極驅(qū)動電路中的每個移位寄存器單元00可以包括：輸出控制模塊20和輸出模塊30。

該輸出控制模塊20分別與輸入信號端IN、復(fù)位信號端RST、電源信號端VSS、第二節(jié)點(diǎn)P2、上拉節(jié)點(diǎn)PU和輸出端OUT連接，用于在來自該輸入信號端IN的輸入信號、來自該復(fù)位信號端RST的復(fù)位信號、來自該電源信號端VSS的電源信號和該第二節(jié)點(diǎn)P2的控制下，控制該上拉節(jié)點(diǎn)PU和該輸出端OUT的電位。

該輸出模塊30分別與第一節(jié)點(diǎn)P1、該上拉節(jié)點(diǎn)PU和該輸出端OUT連接，用于在該上拉節(jié)點(diǎn)PU和該第一節(jié)點(diǎn)P1的控制下，控制該輸出端OUT的電位。

進(jìn)一步的，如圖5所示，該輸出控制模塊20可以包括：第四晶體管M4、第五晶體管M5、第六晶體管M6、第七晶體管M7、第八晶體管M8、第九晶體管M9、第十晶體管M10、第十一晶體管M11和第十二晶體管M12。該輸出模塊30可以包括：第十三晶體管M13和第二電容器C2。

其中，該第四晶體管M4的柵極和第一極與該輸入信號端IN連接，第二極與該上拉節(jié)點(diǎn)PU連接。

該第五晶體管M5的柵極與該復(fù)位信號端RST連接，第一極與該電源信號端VSS連接，第二極與該上拉節(jié)點(diǎn)PU連接；該第六晶體管M6的柵極與該復(fù)位信號端RST連接，第一極與該電源信號端VSS連接，第二極與該輸出端OUT連接。

該第七晶體管M7的柵極與下拉節(jié)點(diǎn)PD連接，第一極與該電源信號端VSS連接，第二極與該上拉節(jié)點(diǎn)PU連接；該第八晶體管M8的柵極與該下拉節(jié)點(diǎn)PD連接，第一極與該電源信號端VSS連接，第二極與該輸出端OUT連接。

該第九晶體管M9的柵極和第一極與該第二節(jié)點(diǎn)P2連接，第二極與該第十晶體管M10的柵極連接。

該第十晶體管M10的柵極分別與該第九晶體管M9的第二極和該第十一晶體管M11的第二極連接，該第十晶體管M10的第一極與該第二節(jié)點(diǎn)P2連接，第二極與該下拉節(jié)點(diǎn)PD連接。

該第十一晶體管M11的柵極與該上拉節(jié)點(diǎn)PU連接，第一極與該電源信號端VSS連接，第二極與該第十晶體管M10的柵極連接。

該第十二晶體管M12的柵極與該上拉節(jié)點(diǎn)PU連接，第一極與該電源信號端VSS連接，第二極與該下拉節(jié)點(diǎn)PD連接。

該第十三晶體管M13的柵極與該上拉節(jié)點(diǎn)PU連接，第一極與該第一節(jié)點(diǎn)P1連接，第二極與該輸出端OUT連接；該第二電容器C2的一端與該上拉節(jié)點(diǎn)PU連接，另一端與該輸出端OUT連接。

進(jìn)一步的，參考圖1，每個移位寄存器單元00的輸入信號端IN可以與上一級移位寄存器單元的輸出端OUT相連，每個移位寄存器單元00的復(fù)位信號端RST可以與下一級移位寄存器單元的輸出端OUT相連。例如，圖1中移位寄存器單元2的輸入信號端IN與移位寄存器單元1的輸出端OUT相連，復(fù)位信號端RST與移位寄存器單元3的輸出端OUT相連。

需要說明的是，參考圖5，當(dāng)某個移位寄存器單元為柵極驅(qū)動電路中的第一級移位寄存器單元時，該第一級移位寄存器單元中還可以包括第十四晶體管M14，該第十四晶體管M14的柵極和第一極與幀開啟信號端STV相連，第二極與下拉節(jié)點(diǎn)PD相連，用于在每一幀圖像開始掃描前，將該下拉節(jié)點(diǎn)PD的電位拉高，以便通過該第七晶體管M7對上拉節(jié)點(diǎn)PU進(jìn)行降噪，以及通過第八晶體管M8對輸出端OUT進(jìn)行降噪。

綜上所述，本實用新型提供了一種柵極驅(qū)動電路，該柵極驅(qū)動電路中包括時鐘控制電路，該時鐘控制電路可以向各個移位寄存器單元提供具有削角波形的時鐘信號，從而減緩了每個移位寄存器單元輸出的驅(qū)動信號的電位變化幅度，可以避免顯示畫面出現(xiàn)閃爍和殘像等現(xiàn)象，提高顯示裝置的顯示效果。

參考圖6，其示出了本實用新型實施例提供的時鐘控制電路的驅(qū)動方法流程圖，參考圖6可知，該驅(qū)動方法可以包括：

步驟401、第一階段，第一時鐘信號端CLK1輸出的第一時鐘信號處于第一電位，第二時鐘信號端CLK2輸出的第二時鐘信號處于第二電位，該控制模塊101控制開關(guān)節(jié)點(diǎn)P3的電位為第一電位，開關(guān)模塊102向第二節(jié)點(diǎn)P2輸出來自第三時鐘信號端CLK3的第三時鐘信號，并向第一節(jié)點(diǎn)P1輸出來自第四時鐘信號端CLK4的第四時鐘信號。

步驟402、第二階段，第一時鐘信號端CLK1輸出的第一時鐘信號處于第一電位，第二時鐘信號端CLK2輸出的第二時鐘信號處于第一電位，該控制模塊101控制開關(guān)節(jié)點(diǎn)P3的電位為第二電位，開關(guān)模塊102控制第一節(jié)點(diǎn)P1和第二節(jié)點(diǎn)P2之間關(guān)斷。

步驟403、第三階段，第一時鐘信號端CLK1輸出的第一時鐘信號處于第二電位，第二時鐘信號端CLK2輸出的第二時鐘信號處于第一電位，該控制模塊101控制開關(guān)節(jié)點(diǎn)P3的電位為第二電位，開關(guān)模塊102控制第一節(jié)點(diǎn)P1和第二節(jié)點(diǎn)P2之間關(guān)斷。

之后，當(dāng)該第一時鐘信號端CLK1輸出的第一時鐘信號再次跳變至第一電位時，該時鐘控制電路可以繼續(xù)重復(fù)執(zhí)行上述步驟401至步驟403。

圖7是本實用新型實施例提供的時鐘控制電路驅(qū)動過程的時序圖，以圖3所示的時鐘控制電路為例，詳細(xì)介紹該時鐘控制電路的驅(qū)動原理。

如圖7所示，在第一階段T1中，第一時鐘信號端CLK1輸出的第一時鐘信號處于第一電位，第二時鐘信號端CLK2輸出的第二時鐘信號處于第二電位。此時第一晶體管M1開啟，該第一時鐘信號對第一電容器C1進(jìn)行充電，將開關(guān)節(jié)點(diǎn)P3的電位拉高，使得第三晶體管M3開啟。此時第一節(jié)點(diǎn)P1和第二節(jié)點(diǎn)P2導(dǎo)通。由于此時第三時鐘信號處于第二電位，第四時鐘信號處于第一電位，兩個節(jié)點(diǎn)導(dǎo)通后，該兩個時鐘信號的電荷共享，使得該第一節(jié)點(diǎn)P1和第二節(jié)點(diǎn)P2的電位相同，且均為該第三時鐘信號和第四時鐘信號的合成信號的電位。也即是，參考圖7，此時第一節(jié)點(diǎn)P1輸出的信號CLK3-S的電位以及該第二節(jié)點(diǎn)P2輸出的信號CLK4-S的電位均大于該第二電位，且小于該第一電位。

在第二階段T2中，第一時鐘信號端CLK1輸出的第一時鐘信號處于第一電位，第二時鐘信號端CLK2輸出的第二時鐘信號處于第一電位。此時第二晶體管M2開啟，電源信號端VSS向該開關(guān)節(jié)點(diǎn)P3輸出處于第二電位的電源信號。同時，由于該第一晶體管M1此時也處于開啟狀態(tài)，第一時鐘信號端CLK1可以向該開關(guān)節(jié)點(diǎn)P3輸出處于第一電位的第一時鐘信號。由于該第二晶體管M2的導(dǎo)電溝道寬度W2與第一晶體管M1的導(dǎo)電溝道寬度W1之比W2/W1大于或等于預(yù)設(shè)閾值(例如W2/W1≥5)，因此此時該開關(guān)節(jié)點(diǎn)P3的電位為第二電位時，第三晶體管M3關(guān)斷，第一節(jié)點(diǎn)P1和第二節(jié)點(diǎn)P2之間未導(dǎo)通。此時如圖7所示，第一節(jié)點(diǎn)P1輸出的信號CLK3-S的電位與該第三時鐘信號的電位相同(此時為第二電位)，第二節(jié)點(diǎn)P2輸出的信號CLK4-S的電位與該第四時鐘信號的電位相同(此時為第一電位)。

在第三階段T3中，第一時鐘信號端CLK1輸出的第一時鐘信號處于第二電位，第二時鐘信號端CLK2輸出的第二時鐘信號處于第一電位。此時第二晶體管M2繼續(xù)保持開啟狀態(tài)，第一晶體管M1關(guān)斷。電源信號端VSS向該開關(guān)節(jié)點(diǎn)P3輸出處于第二電位的電源信號，使得第三晶體管M3繼續(xù)關(guān)斷，第一節(jié)點(diǎn)P1和第二節(jié)點(diǎn)P2之間未導(dǎo)通。此時如圖7所示，第一節(jié)點(diǎn)P1輸出的信號CLK3-S的電位與第三時鐘信號的電位相同，第二節(jié)點(diǎn)P2輸出的信號CLK4-S的電位與第四時鐘信號的電位相同。

之后，當(dāng)?shù)谝粫r鐘信號端CLK1輸出的第一時鐘信號跳變至第一電位時，即可繼續(xù)重復(fù)上述第一至第三階段。

綜上可知，在本實用新型實施例中，在該時鐘控制電路的作用下，該第一節(jié)點(diǎn)P1和第二節(jié)點(diǎn)P2輸出的時鐘信號是具有削角波形的時鐘信號，該時鐘信號的電位在跳變時的變化幅度較小，從而可以減小每個移位寄存器單元輸出的驅(qū)動信號的電位變化幅度。并且，參考圖7可知，為了保證該時鐘控制電路能夠使得該第一節(jié)點(diǎn)P1和第二節(jié)點(diǎn)P2輸出的時鐘信號具有削角波形，可以使得該第一時鐘信號和第二時鐘信號的頻率為該第三時鐘信號的頻率(也即是第四時鐘信號的頻率)的兩倍。并且，可以在該第三時鐘信號和第四時鐘信號的電位跳變時，使得該第二時鐘信號從第一電位跳變至第二電位，使得該第一時鐘信號從第二電位跳變至第一電位。

進(jìn)一步的，從圖7中還可以看出，該第一節(jié)點(diǎn)P1和第二節(jié)點(diǎn)P2輸出的時鐘信號的削角階段(即第一階段T1)的時長與該第二時鐘信號中第二電位的持續(xù)時間相等。因此在實際應(yīng)用中，可以通過調(diào)整該第一時鐘信號和第二時鐘信號的占空比，來調(diào)整該第一節(jié)點(diǎn)P1和第二節(jié)點(diǎn)P2輸出的時鐘信號的削角波形?？蛇x的，該第一時鐘信號和第二時鐘信號的占空比可以大于或者等于十分之九。也即是，可以使得第一時鐘信號(或第二時鐘信號)的每個時鐘周期中第二電位的持續(xù)時間小于該第一時鐘信號(或第二時鐘信號)時鐘周期的十分之一。

需要說明的是，在上述各實施例中，均是以各晶體管為N型晶體管，且第一電位相對于第二電位為高電位為例進(jìn)行的說明。當(dāng)然，該各個晶體管還可以采用P型晶體管，當(dāng)各晶體管均采用P型晶體管時，該第一電位相對于該第二電位可以為低電位，且各個信號端輸入的信號的電位變化可以與圖7所示的電位變化相反(即二者的相位差180度)。

另外，本實用新型實施例還提供一種顯示裝置，該顯示裝置可以包括如圖4或圖5所示的柵極驅(qū)動電路。該顯示裝置可以為：液晶面板、電子紙、OLED面板、AMOLED面板、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。

以上所述僅為本實用新型的較佳實施例，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實用新型的保護(hù)范圍之內(nèi)。