硅基脊型波導(dǎo)調(diào)制器及其制造方法
【專利說明】硅基脊型波導(dǎo)調(diào)制器及其制造方法
[0001 ]相關(guān)專利申請(qǐng)的交叉參考
[0002]本發(fā)明是美國專利申請(qǐng)?zhí)枮?1/998,504，申請(qǐng)日為2014年6月30日的非臨時(shí)專利申請(qǐng)，并要求其優(yōu)先權(quán)，此處其整體被引入用于參考。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及光電器件，尤其涉及硅基脊型波導(dǎo)調(diào)制器及其制造方法。
【背景技術(shù)】
[0004]近年來，由于硅基調(diào)制器具有易集成、低功耗、CMOS工藝兼容性及相對(duì)更小尺寸的特性而引起大量關(guān)注。這些優(yōu)勢(shì)是減少用于長(zhǎng)距離和地鐵通信的光收發(fā)器模塊的封裝和功耗的關(guān)鍵。在一種方法中，基于光電效應(yīng)的基于M0S結(jié)構(gòu)娃基調(diào)制器的娃基調(diào)制器可實(shí)現(xiàn)尚速調(diào)制。有源區(qū)可具有500um長(zhǎng)度，相較于現(xiàn)有的鈮酸鋰(LiNb03)馬赫-曾德調(diào)制器有點(diǎn)小。同時(shí)，驅(qū)動(dòng)電壓峰峰值可小至1.2V，呈現(xiàn)9dB的消光比。
[0005]然而，在CMOS工藝中，多晶硅層用作光波導(dǎo)的柵極層，由于晶粒邊界的吸收和散射損耗產(chǎn)生高的傳輸損耗，導(dǎo)致高的插入損耗。同時(shí)，100G長(zhǎng)距離相干傳輸對(duì)調(diào)制器消光比性能具有很高的要求，因此，M0S結(jié)構(gòu)硅基調(diào)制器的長(zhǎng)度必須延長(zhǎng)，以獲得高消光比。這是因?yàn)榭紤]到在更高電壓下氧化層擊穿的風(fēng)險(xiǎn)，更高的驅(qū)動(dòng)電壓是不可行的方法。

【發(fā)明內(nèi)容】

[0006]以下概述僅為說明的目的，而決非旨在進(jìn)行限定。即，以下概述用以介紹本文中所描述的新穎且非顯而易見的技術(shù)的概念、特點(diǎn)、益處和優(yōu)點(diǎn)。在下面的詳細(xì)說明中進(jìn)一步地介紹了特選的實(shí)施方式。因此，以下概述不是旨在識(shí)別所要求保護(hù)主題的重要特征，也不是旨在用于確定所要求保護(hù)主題的范圍。
[0007]本發(fā)明提供一種新穎的脊型波導(dǎo)M0S結(jié)構(gòu)調(diào)制器及其相應(yīng)的獨(dú)特制造方法。本發(fā)明的實(shí)施例減少光損耗并允許調(diào)制器的長(zhǎng)度延長(zhǎng)，以獲得更高的消光比。
[0008]在一個(gè)方面，光電器件可包括硅基脊型波導(dǎo)調(diào)制器。硅基脊型波導(dǎo)調(diào)制器可以包括:第一頂部硅層，第二頂部硅層，設(shè)置在第一頂部硅層和第二頂部硅層之間的薄柵介質(zhì)層，形成在第二頂部硅層上的脊型波導(dǎo)，形成在第一頂部硅層上的第一電觸頭，和形成第二頂部硅層上的第二電觸頭。第一頂部硅層可包括至少部分地?fù)诫s有第一導(dǎo)電類型的摻雜劑的第一摻雜區(qū)。第二頂部硅層可包括至少部分地?fù)诫s有第二導(dǎo)電類型的摻雜劑的第二摻雜區(qū)。第二頂部硅層的第二摻雜區(qū)可以至少部分地在第一頂部硅層的第一摻雜區(qū)域的正上方。薄柵介質(zhì)層可以包括與第一頂部硅層接觸的第一側(cè)和與第二頂部硅層接觸的第二側(cè)。當(dāng)電信號(hào)施加到所述第一和第二電觸頭時(shí)，自由載流子同時(shí)在所述薄柵介質(zhì)層的第一和第二側(cè)上的所述第一頂部硅層和所述第二頂部硅層內(nèi)積累、耗盡或反向，且約束光場(chǎng)的所述脊型波導(dǎo)的折射率被調(diào)制。
[0009]在一個(gè)方面，一種光電器件的制造方法包括以下多個(gè)操作步驟，其包括但不限于:形成第一 SOI晶片，其包括第一硅襯底、第一 BOX層和形成于所述第一 BOX層上方的第一頂部硅層;執(zhí)行第一離子注入工藝，以在所述第一頂部硅層中形成第一摻雜區(qū)，所述第一摻雜區(qū)可至少部分地用第一導(dǎo)電型摻雜劑進(jìn)行摻雜;執(zhí)行第一熱處理工藝，以在所述第一頂部硅層上方形成第一薄介質(zhì)層；制備包括第二硅襯底的第二SOI晶片、第二BOX層和形成于所述第二 BOX層上方的第二頂部硅層;執(zhí)行晶圓鍵合工藝，以便隨著所述第二頂部硅層面對(duì)面地與所述薄介質(zhì)層鍵合，將所述第一 SOI晶片和所述第二 SOI晶片結(jié)合;執(zhí)行研磨工藝和第一干法刻蝕工藝，以去除所述第二 SOI晶片的所述第二硅襯底，將所述第二 BOX層用作所述第一干法刻蝕工藝的阻擋層;執(zhí)行第二干法刻蝕工藝，以去除所述第二 BOX層，將所述第二頂部硅層用作所述第二干法刻蝕工藝的阻擋層;執(zhí)行第二離子注入工藝，以在所述第二頂部硅層中形成第二摻雜區(qū)，所述第二摻雜區(qū)至少部分地用第二導(dǎo)電型摻雜劑進(jìn)行摻雜;執(zhí)行第三干法刻蝕工藝，以在所述第二頂部硅層上形成脊型波導(dǎo)；和執(zhí)行鈍化工藝和金屬化工藝，以在所述第一頂部硅層上形成第一電觸頭和在所述第二頂部硅層上形成第二電觸頭。
[0010]在一個(gè)方面，一種光電器件的制造方法可以包括以下多個(gè)操作步驟，包括但不限于:制備包括第一硅襯底的第一 SOI晶片、第一 BOX層和形成于所述第一 BOX層上方的第一頂部硅層;執(zhí)行第一熱處理工藝，以在所述第一頂部硅層上方形成第一薄介質(zhì)層；制備具有第二硅襯底的第二 SOI晶片、第二 BOX層和形成于所述第二 BOX層上方的第二頂部硅層;執(zhí)行晶圓鍵合工藝，以便隨著所述第二頂部硅層面對(duì)面地與所述薄介質(zhì)層鍵合，將所述第一 SOI晶片和第二 SOI晶片結(jié)合;執(zhí)行研磨工藝和第一干法刻蝕工藝，以去除所述第二 SOI晶片的所述第二硅襯底，將所述第二 BOX層用作所述第一干法刻蝕工藝的阻擋層;執(zhí)行第二干法刻蝕工藝，以去除所述第二 BOX層，將所述第二頂部硅層用作所述第二干法刻蝕工藝的阻擋層；執(zhí)行第三干法刻蝕工藝，以在所述第二頂部硅層上形成脊型波導(dǎo)，其中所述第二頂部硅層的窗口區(qū)向下蝕刻到所述薄介質(zhì)層;執(zhí)行第一離子注入工藝，以通過所述窗口區(qū)將第一型摻雜劑注入所述第一頂部硅層;執(zhí)行第三熱處理工藝，以引起所述第一型摻雜劑的橫向擴(kuò)散，在所述第一頂部硅層中形成第一導(dǎo)電型區(qū);執(zhí)行第二離子注入工藝，以便用第二型摻雜劑在所述第二頂部硅層中形成第二導(dǎo)電型區(qū)；和執(zhí)行鈍化工藝和金屬化工藝，以在所述第一頂部硅層上形成第一電觸頭和在所述第二頂部硅層上形成第二電觸頭。
[0011]在一個(gè)方面，光電器件可包括硅基脊型波導(dǎo)調(diào)制器。所述硅基脊型波導(dǎo)調(diào)制器包括:第一頂部硅區(qū)、厚介質(zhì)層、第二頂部硅區(qū)、薄柵介質(zhì)層、形成于第二頂部硅區(qū)上的脊型波導(dǎo)、形成在第一頂部硅層上的第一電觸頭、和形成在第二頂部硅區(qū)上的第二電觸頭。所述第一頂部硅區(qū)至少部分地?fù)诫s，以呈現(xiàn)第一型導(dǎo)電性。所述厚介質(zhì)層具有與所述第一頂部硅區(qū)的厚度近似相同的厚度。所述厚介質(zhì)層充滿所述第一頂部硅區(qū)平面的空間。第二頂部硅區(qū)至少部分地?fù)诫s，以呈現(xiàn)第二型導(dǎo)電性。所述第二頂部硅區(qū)至少部分在所述第一頂部硅區(qū)的正上方。所述薄柵介質(zhì)層設(shè)于所述第一頂部硅區(qū)和所述第二頂部硅區(qū)之間，包括與所述第一頂部硅區(qū)接觸的第一側(cè)和與所述第二頂部硅區(qū)接觸的第二側(cè)。當(dāng)電信號(hào)施加到所述第一和第二電觸頭時(shí)，自由載流子同時(shí)在所述薄柵介質(zhì)層的第一和第二側(cè)上的第一頂部硅區(qū)和第二頂部硅區(qū)內(nèi)積累、耗盡或反向，且約束光場(chǎng)的所述脊型波導(dǎo)的折射率被調(diào)制。
[0012]在一個(gè)方面，一種光電器件的制造方法可以包括以下多個(gè)操作步驟，包括但不限于:制備第一S0I晶片，其包括第一硅襯底、第一埋氧層(BOX)和形成于所述第一BOX層上方的第一頂部硅層;執(zhí)行第一離子注入工藝，以在所述第一頂部硅層中形成第一摻雜區(qū)，所述第一摻雜區(qū)至少部分地?fù)诫s，以呈現(xiàn)第一型導(dǎo)電性;執(zhí)行第一干法刻蝕工藝，以將所述第一頂部硅層的部分向下蝕刻到所述第一BOX層，以形成第一頂部硅區(qū)，所述第一摻雜區(qū)的至少部分被保留；執(zhí)行厚介質(zhì)沉積工藝，以形成厚介質(zhì)層，所述厚介質(zhì)層具有完全覆蓋所述第一頂部硅區(qū)的足夠厚度;執(zhí)行化學(xué)機(jī)械拋光工藝，以使所述厚介質(zhì)層平面化，去除所述厚介質(zhì)層位于所述第一頂部硅區(qū)上方的部分;執(zhí)行第一熱處理工藝，以在所述第一頂部硅區(qū)上方形成第一薄介質(zhì)層；制備第二SOI晶片，其包括第二硅襯底、第二BOX層和形成于所述第二BOX層上方的第二頂部硅區(qū)；執(zhí)行晶圓鍵合工藝，以便隨著所述第二頂部硅區(qū)面對(duì)面地與所述薄介質(zhì)層鍵合，將所述第一 SOI晶片和所述第二 SOI晶片結(jié)合;執(zhí)行研磨工藝和第二干法刻蝕工藝，以去除所述第二 SOI晶片的第二硅襯底，將所述第二 BOX層用作所述第二干法刻蝕工藝的阻擋層;執(zhí)行第三干法刻蝕工藝，以去除所述第二 BOX層，將所述第二頂部硅區(qū)用作所述第三干法刻蝕工藝的阻擋層;執(zhí)行第二離子注入工藝，以在所述第二頂部硅區(qū)中形成第二摻雜區(qū)，所述第二摻雜區(qū)至少部分地?fù)诫s，以呈現(xiàn)第二型導(dǎo)電性，所述第二摻雜區(qū)至少部分地位于所述第一摻雜區(qū)的正上方;執(zhí)行第四干法刻蝕工藝，以在所述第二頂部硅區(qū)上形成脊型波導(dǎo)；和執(zhí)行鈍化工藝和金屬化工藝，以在所述第一頂部硅區(qū)上形成第一電觸頭和在所述第二頂部硅區(qū)上形成第二電觸頭。
[0013]在一個(gè)方面，一種馬赫-曾德干涉儀包括:輸入光波導(dǎo)分路器和輸出光波導(dǎo)合路器。所述輸入光波導(dǎo)分路器包括第一臂、第二臂和光學(xué)耦合到平行設(shè)置的所述第一臂和第二臂的輸入波導(dǎo)部件。所述輸出光波導(dǎo)合路器包括光學(xué)親合到所述輸入光波導(dǎo)分路器的所述第一臂和第二臂的輸出波導(dǎo)部件。所述輸入光波導(dǎo)分路器的所述第一臂包括第一光電相位調(diào)制器。所述第一光電相位調(diào)制器包括:第一頂部硅層、第二頂部硅層、設(shè)于所述第一頂部硅層和所述第二頂部硅層之間的薄柵介質(zhì)層、形成于所述第二頂部硅層上的脊型波導(dǎo)、形成于所述第一頂部硅層上的第一電觸頭、形成于所述第二頂部硅層上的第二電觸頭。所述第一頂部硅層至少部分地?fù)诫s，以呈現(xiàn)第一型導(dǎo)電性。所述第二頂部硅層至少部分地?fù)诫s，以呈現(xiàn)第二型導(dǎo)電性。所述第二頂部硅層的摻雜區(qū)的至少部分在所述第一頂部硅層的摻雜區(qū)正上方。當(dāng)電信號(hào)施加到所述第一和第二電觸頭時(shí)，自由載流子同時(shí)在所述薄柵介質(zhì)層的第一和第二側(cè)上的所述第一頂部硅層和所述第二頂部硅層內(nèi)積累、耗盡或反