Mems器件和制造mems器件的方法
【技術領域】
[0001]在本文中描述的實施例涉及微機電系統(tǒng)(MEMS)器件和制造MEMS器件的方法。
【背景技術】
[0002]MEMS是在微尺度或納尺度上具有非常小的機械結構的技術。MEMS器件的機械結構的移動典型地由電信號感測或致動。典型地在半導體襯底或其它材料上或在半導體襯底或其它材料內(nèi)制造MEMS器件。MEMS器件能夠被用在下述多種應用中:諸如壓力傳感器、加速度計和陀螺儀。典型地，從硅制作的MEMS器件通過多晶硅工藝來加工，這產(chǎn)生具有多晶結構的可移動元件。鑒于此，存在對改進的MEMS技術的需要，該改進的MEMS技術允許帶有單晶可移動元件的MEMS器件的改進的制造。

【發(fā)明內(nèi)容】

[0003]依據(jù)實施例，用于制造MEMS器件的方法包括形成半導體層堆疊，該半導體層堆疊至少包括第一單晶半導體層、第二單晶半導體層和第三單晶半導體層，該第二單晶半導體層在第一和第三單晶半導體層之間形成。第二單晶半導體層的半導體材料與第一和第三單晶半導體層的半導體材料不同。在形成半導體層堆疊之后，第一和第三單晶半導體層中的每個的至少部分同時被刻蝕。
[0004]依據(jù)進一步實施例，MEMS器件包括:可移動MEMS元件，其包括單晶半導體材料；和不可移動半導體層堆疊，其橫向于該可移動MEMS元件。該半導體層堆疊至少包括第一單晶半導體層、第二單晶半導體層和第三單晶半導體層，該第二單晶半導體層在第一和第三單晶半導體層之間形成。間隙結構圍繞該可移動MEMS元件并且在橫向方向上將該可移動MEMS元件與層堆疊分離。
[0005]依據(jù)進一步實施例，制造垂直堆疊的MEMS器件的方法包括形成半導體層堆疊，該半導體層堆疊包括第一半導體材料的第一多個單晶半導體層和第二半導體材料的第二多個單晶半導體層，使得第一多個單晶半導體層中的第一個在第一對第二多個單晶半導體層之間形成并且第一多個單晶半導體層中的第二個在第二對第二多個半導體層之間形成。其后，第二多個單晶半導體層中的每個層的部分同時被刻蝕。
【附圖說明】
[0006]圖1A到1D示出在不同階段的用于制造MEMS器件的實施例的橫截面視圖；
圖2示出依據(jù)實施例的層的示意頂視圖；
圖3A到3H示出在不同階段的用于制造MEMS器件的實施例的橫截面視圖；
圖4A到4H示出在不同階段的用于制造MEMS器件的實施例的橫截面視圖；
圖5示出依據(jù)實施例的流程圖；
圖6示出依據(jù)實施例的流程圖；并且圖7A到7E示出在不同階段的用于制造MEMS器件的實施例的橫截面視圖。
【具體實施方式】
[0007]下面詳細描述解釋本發(fā)明的示范性實施例。描述不要以限制的意思來理解，而是僅出于圖解本發(fā)明的實施例的一般性原理的目的來進行描述，同時保護范圍僅由所附權利要求來確定。
[0008]要理解在本文中描述的各種示范性實施例的特征可以彼此組合，除非另外特定指出。
[0009]在各種附圖中，相同或類似的實體、模塊、器件等可以具有指定的相同參考數(shù)字?，F(xiàn)在參考附圖將更完全地描述示例實施例。然而，實施例可以以許多不同形式來體現(xiàn)并且不應該被解釋為被限制到在本文中闡述的實施例。相反地，提供這些示例實施例從而該公開內(nèi)容將是全面和完整的，并且將向本領域技術人員完全地傳達范圍。在附圖中，為了清楚起見擴大層和區(qū)的厚度。
[0010]在描述的實施例中，為了更好理解實施例示出和描述元件、器件、特征等的各種特定視圖或示意視圖。要理解這樣的視圖可以不成比例來繪制。此外，這樣的實施例可以不以相同比例示出在一個或多個附圖中含有的所有特征、元件等，即一些特征、元件等可以過大示出，使得在相同附圖中一些特征、元件等與其它特征、元件等相比較以增大或減小的比例被示出。
[0011]將理解當元件被稱為“在另一個部件上”、“在另一個部件之間”、“連接到另一個部件”、“電連接到另一個部件”、或“耦合到另一個部件”時，它可以直接在另一個部件上、在另一個部件之間、連接到另一個部件、電連接到另一個部件、或耦合到另一個部件，或可以存在居間部件。相比之下，當元件被稱為“直接在另一個部件上”、“直接連接到另一個部件”、“直接電連接到另一個部件”、或“直接耦合到另一個部件”時，不存在居間部件。如在本文中使用的，術語“和/或”包含相關聯(lián)列出項中的一個或多個的任何或所有組合。
[0012]空間相對術語，諸如“垂直的”、“橫向的”、“在…之下”、“在…下方”、“下”、“在…上方”、“上”等等可以在本文中被用于簡化描述以描述一個部件和/或特征到另一個部件和/或特征或其它(一個或多個)部件和/或(一個或多個)特征的關系，如在附圖中圖解的。將理解空間相對術語意圖涵蓋在使用或操作中的器件的不同定向，除了在附圖中描繪的定向之外。
[0013]以下描述的實施例涉及制造MEMS器件的新概念。描述的實施例允許制造具有單晶結構的可移動MEMS元件的MEMS器件。
[0014]參考圖1A-1D，將描述示出MEMS器件的制造工藝的各種階段的第一實施例。圖1A-1D示出沿著與MEMS器件的主表面垂直的x-z平面的橫截面視圖。在圖1A處開始，提供包括單晶結構的半導體層102、104和106的單晶層的垂直層堆疊。在圖1A中示出的層堆疊可以在橫向方向上持續(xù)地從一個晶片邊緣延伸到另一個邊緣或可以在晶片的預限定或預選擇區(qū)域中被提供。在堆疊中，在層102上方提供層104并且在層104上方提供層106。半導體層102、104和106可以每個具有X和Υ μπι之間的厚度。在一些實施例中，層102和106可以比層104更薄。
[0015]要指出在實施例中，層堆疊能夠在常規(guī)硅或其它半導體晶片上形成，而不要求使用SOI襯底。因而，以下描述的實施例允許在沒有使用典型地比常規(guī)半導體晶片更貴的SOI(絕緣體上硅)晶片的情況下形成單晶MEMS器件。
[0016]半導體層102、104和106可以是外延生長層。層102可以外延生長在層102之下的層108上。層108可以是體半導體層諸如體半導體晶片。此外，層104可以外延生長在層102上并且層106可以外延生長在層104上。
[0017]在層106上方提供進一步層110，使得層102、104和106被夾在層108和層110之間。在一些實施例中，層110可以具有單晶結構。在一些實施例中，層110可以具有非單晶結構，諸如多晶或無定形結構。可以形成層102、104和106，使得鄰近層的晶體結構由不同材料形成。比如，依據(jù)實施例，層102和106可以由相同半導體材料形成，而層104可以由與層102和106不同的半導體材料形成。在其它實施例中，層102、104和106的每個可以由相互不同的半導體材料形成。層102和106的材料可以被選擇成具有針對層104的材料的良好的刻蝕選擇性。換句話說，可以選擇層102和106的材料，使得能夠相對于層104選擇性地刻蝕層102和106，使得當刻蝕層102和106的材料時層104不被刻蝕或幾乎沒有被刻蝕。在一些實施例中，層102和106的半導體晶體結構可以具有與層104的半導體晶體結構的晶格常數(shù)(晶體結構的重復元素的尺度)不同的晶格常數(shù)。
[0018]在一些實施例中，層102和106可以由化合物半導體材料形成，而層104由非化合物半導體材料形成?；衔锇雽w材料是具有包括兩個或更多個不同化學元素的晶格結構的半導體材料，諸如硅鍺(SiGe)、砷化鎵(GaAs)等。在一些實施例中，層104的晶體結構可以是由第一原子(例如，硅)的晶格布置形成的非化合物材料，并且層102和106的化合物半導體材料的晶體結構是由第一原子和第二原子(例如，硅和鍺)的晶格布置形成。因而，在一些實施例中，層102和106可以由硅鍺形成并且層104可以由硅形成。在一些實施例中，可以反之亦然，即層102和106可以由非化合物半導體材料形成并且層104可以由化合物半導體材料形成。要理解在一些實施例中，層102、104和106可以例如在層的生長期間或在層的生長之后以摻雜劑(摻雜作用劑)有意或非有意摻雜。在一些實施例中，層102、104和106的鄰近層可以以相互不同的摻雜類型來摻雜，例如，層102和106可以是p摻雜并且層104可以是η摻雜，或反之亦然。
[0019]在一些實施例中，層108可以是比層102、104和106顯著更厚(例如，10倍)的半導體體襯底。在一些實施例中，層108可以是在襯底上提供的半導體層。在實施例中，層102、104和106與襯底的主表面平行延伸。在一些實施例中，層108從與層104相同的材料形成。此外，層110可以從與層104相同的材料形成，使得能夠相對于層104、108和110選擇性地刻蝕層102和106。
[0020]現(xiàn)在參考圖1Β，在形成層102到110之后，在層堆疊中刻蝕通道結構112。如能夠從圖1Β看到，通道結構112以垂直方向從層110的頂延伸穿過層106和104。在一些實施例中，通道結構112可以至少部分地延伸到層102中或可以完全地延伸貫穿層102。在一些實施例中，通道結構112的通道寬度與層102或層106的厚度的比率可以在1和5之間的范圍內(nèi)。這樣的比率比如可以為層102和106提供足夠的刻蝕速率同時當層102和106的橫向處不使用刻蝕停止時得到刻蝕的良好控制。此外，這樣的比率允許用于可移動元件的足夠的橫向間隙距離，如以后將解釋的。
[0021]執(zhí)行通道結構112的刻蝕，使得層104的層堆疊部分114在通道結構112之間延伸。要理解在通道結構112的刻蝕之前可以沉積和結構化預限定的掩膜結構以刻蝕通道結構