本發(fā)明涉及半導體測試技術(shù)領(lǐng)域，特別涉及一種半導體陣列器件測試方法。

背景技術(shù)：

在半導體器件失效分析中，通常采用納米探針測試儀在半導體器件的鎢栓層測試半導體器件的電學特性，根據(jù)電學特性分析半導體器件的失效原因。具體操作是在半導體器件的漏極、源極和柵極對應的鎢栓上各連接一根納米探針，通過納米探針在漏極、源極和柵極上施加不同的電壓，獲取相應的電學特性。但是，半導體陣列器件(如存儲芯片)的特點是：在鎢栓層，每一行半導體單元共用一處柵極觸點，而漏極觸點和源極觸點隨著半導體單元位置的不同而不同；因而，受測試機臺面積的限制，納米探針儀只能測試靠近柵極觸點一定范圍內(nèi)的半導體單元的電學特性；對于超出此范圍外的半導體單元，因為其漏極觸點和源極觸點不能與柵極觸點同時位于測試機臺上，故其電學特性無法采用納米探針儀測試。

技術(shù)實現(xiàn)要素：

本發(fā)明目的是提供一種半導體陣列器件測試方法，解決現(xiàn)有技術(shù)中存在的上述問題。

本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下：

一種半導體陣列器件測試方法，包括如下步驟：

步驟1，處理待測試半導體陣列器件，裸露出鎢栓層；

步驟2，在所述待測試半導體陣列器件的柵極導電層上方，間隔預設距離進行刻蝕，直至裸露出所述柵極導電層；

步驟3，在刻蝕處填充導電介質(zhì),形成附加觸點；

步驟4，將應與柵極觸點接觸的納米探針與所述附加觸點接觸，進行所述附加觸點預設范圍內(nèi)半導體單元的電學特性測試。

本發(fā)明的有益效果是：對于不能同時與柵極觸點位于測試機臺上的漏極觸點和源極觸點所對應的半導體單元，在其附近添加一個與柵極導通的附加觸點，使此附加觸點與此半導體單元對應的漏極觸點和源極觸點可同時位于測試機臺上，用此附加觸點替代柵極觸點，從而實現(xiàn)使用納米探針測試儀測試此半導體單元的電學特性。

在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進。

進一步，所述步驟1的具體實現(xiàn)為采用機械研磨的方式去除所述待測試半導體陣列器件上方的覆蓋層，使鎢栓層裸露出來。

采用上述進一步方案的有益效果是，機械研磨能夠有效避免對待測試半導體陣列器件的損壞。

進一步，所述步驟2的具體實現(xiàn)為在FI B(聚焦離子束)系統(tǒng)下定位待刻蝕處，并采用所述FIB系統(tǒng)提供的離子束對所述待刻蝕處進行刻蝕，形成盲孔以裸露出所述柵極導電層。

采用上述進一步方案的有益效果是，有效利用F I B系統(tǒng)的觀察和刻蝕功能；在離子束流較小的情況下，此FIB系統(tǒng)作為掃描離子顯微鏡，從而精確定位待刻蝕處；在離子束流較大的情況下，對待刻蝕處進行刻蝕，形成盲孔，刻蝕精準；且在同一系統(tǒng)下完成兩項操作，簡化操作。

進一步，所述預設距離為測試機臺長度的兩倍。

采用上述進一步方案的有益效果是，每個附加觸點作為其兩側(cè)一倍測試機臺長度范圍內(nèi)的半導體單元采用納米探針儀測試時的替代柵極觸點，有效減少附加觸點的個數(shù)，簡化操作。

進一步，所述導電介質(zhì)為金屬介質(zhì)。

采用上述進一步方案的有益效果是，金屬介質(zhì)導電性好，且易于填充。

進一步，所述金屬介質(zhì)為鉑。

采用上述進一步方案的有益效果是，鉑化學性質(zhì)穩(wěn)定，不易氧化。

附圖說明

圖1為現(xiàn)有技術(shù)測試俯視示意圖；

圖2為本發(fā)明一種半導體陣列器件測試方法的方法流程圖；

圖3為本發(fā)明一種半導體陣列器件測試方法的研磨剖視圖；

圖4為本發(fā)明一種半導體陣列器件測試方法的刻蝕剖視圖；

圖5為本發(fā)明一種半導體陣列器件測試方法的填充剖視圖；

圖6為本發(fā)明一種半導體陣列器件測試方法的測試俯視圖；

圖7為本發(fā)明一種半導體陣列器件測試方法的測試剖視圖。

附圖中，各標號所代表的部件列表如下：

1、測試機臺，2、柵極觸點，3、漏極觸點，4、源極觸點，5、氧化層，6、柵極導電層，7、盲孔，8、附加觸點，9、納米探針。

具體實施方式

以下結(jié)合附圖對本發(fā)明的原理和特征進行描述，所舉實例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。

如圖1所示，受測試機臺1的面積限制，納米探針儀只能測試靠近柵極觸點2一定范圍內(nèi)的半導體單元的電學特性；對于超出此范圍外的半導體單元，因為其漏極觸點3和源極觸點4不能與柵極觸點2同時位于測試機臺1上，故其電學特性無法采用納米探針儀測試。

如圖2所示，本發(fā)明一種半導體陣列器件測試方法，包括如下步驟：

步驟1，如圖3所示，處理待測試半導體陣列器件，裸露出鎢栓層；所述步驟1的具體實現(xiàn)為采用機械研磨的方式去除所述待測試半導體陣列器件上方的覆蓋層，使鎢栓層裸露出來。

步驟2，如圖4所示，在所述待測試半導體陣列器件的柵極導電層6上方，間隔預設距離進行刻蝕，去除此處氧化層5，直至裸露出所述柵極導電層6；所述步驟2的具體實現(xiàn)為在FIB(聚焦離子束)系統(tǒng)下定位待刻蝕處，并采用所述F IB系統(tǒng)提供的離子束對所述待刻蝕處進行刻蝕，去除此處氧化層5，形成盲孔7以裸露出所述柵極導電層6。其中，所述預設距離為測試機臺1長度的兩倍。

步驟3，如圖5所示，在刻蝕處填充導電介質(zhì)，形成附加觸點8；其中，所述導電介質(zhì)為金屬介質(zhì)，本實施中采用鉑。

步驟4，如圖6和圖7所示，將應與柵極觸點2接觸的納米探針9與所述附加觸點8接觸，進行所述附加觸點8預設范圍內(nèi)半導體單元的電學特性測試。其中，所述預設范圍根據(jù)測試機臺1的面積確定，保證附加觸點8與測試半導體單元對應的漏極觸點3和源極觸點4可同時位于測試機臺1上。對于不能同時與柵極觸點2位于測試機臺1上的漏極觸點3和源極觸點4所對應的半導體單元，用此附加觸點8替代柵極觸點2，實現(xiàn)使用納米探針測試儀測試此半導體單元的電學特性。

以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。