技術(shù)領(lǐng)域

本發(fā)明涉及集成電路測試技術(shù)領(lǐng)域，特別涉及一種基于ATE的FPGA配置芯片的測試方法。

背景技術(shù)：

EPCS16SI8N是ALTERA公司的一款大容量、串口FPGA配置芯片，總?cè)萘繛?6Mbit，一共包含32個sector，每個sector包含256個page，每個page包含256個Bytes，電壓工作范圍為2.7V至3.6V，最大工作電流15mA，最大靜態(tài)電流50uA，最大工作頻率25MHz，封裝形式為SOIC-8。

存儲器測試通常是建立在存儲單元的故障模型上，常見的故障模型主要有（1）基于固定單元的故障模型；（2）基于橋接缺陷的存儲器測試故障模型；（3）基于關(guān)聯(lián)缺陷的存儲器測試故障模型；（4）譯碼故障模型；（5）數(shù)據(jù)保存故障模型等。這些故障模型表現(xiàn)出的故障模式主要有：（1）固定為“1”/“0”的硬失效或軟實效；（2）開路或短路故障；（3）地址譯碼器故障；（4）多重寫數(shù)：當向某存儲單元寫數(shù)時，該數(shù)據(jù)同時寫入很多單元；（5）圖形敏感性故障：在某些測試圖形時，存儲器不能可靠工作；（6）再生失效：在規(guī)定的最小再生周期內(nèi)存儲器存儲數(shù)據(jù)丟失。在對存儲器進行測試時，主要通過針對以上故障模型編寫不同的測試圖形對以上故障模式進行測試。T5385ES是在全球占有絕對優(yōu)勢和領(lǐng)導(dǎo)地位的存儲器測試廠商日本愛德萬公司設(shè)計生產(chǎn)的超大規(guī)模集成電路（簡稱VLSI）存儲器測試系統(tǒng)，T5385ES具有豐富、強大的測試資源，可以用來滿足新一代VLSI存儲產(chǎn)品的測試需求，在T5385ES上開發(fā)EPCS16SI8N的測試程序并編寫相關(guān)測試圖形，可以較好的滿足測試要求。在以往的存儲器測試中，存儲器多為并行器件，數(shù)據(jù)和地址大多都是以并行的方式輸入、輸出，而EPCS16SI8N芯片為串行器件，地址和數(shù)據(jù)均從器件的ASDI引腳輸入，從DATA引腳讀出。在寫入方式上，EPCS16SI8N一次最多只能寫入256個字節(jié)的數(shù)據(jù)，不能跨page寫數(shù)據(jù)。在讀取方式上，EPCS16SI8N具有read和fast read兩種模式。這些與一般存儲器的不同，使得EPCS16SI8N的編程具有一定的特殊性和困難性。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種基于ATE的FPGA配置芯片的測試方法，以解決EPCS16SI8N芯片為串行器件如何編寫專用的測試圖像完成對EPCS16SI8N芯片測試的問題。

為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案是：一種基于ATE的FPGA配置芯片的測試方法，其特征在于，包括：設(shè)定器件工作電源、輸入電平、輸出電平、參考電平、負載電流的值，設(shè)定器件的上電次序，設(shè)定器件的地址信號、控制信號和數(shù)據(jù)信號的數(shù)據(jù)格式、時序、通道和控制寄存器的分配，分別進行全芯片的擦除與驗證、單個扇區(qū)的擦除與驗證、寫狀態(tài)寄存器驗證、讀芯片ID驗證、全芯片存儲單元的讀寫功能驗證、寫保護驗證、直流參數(shù)驗證以及交流參數(shù)驗證。

進一步地，進行全芯片的擦除與驗證時，調(diào)用全芯片擦除圖形erase_bulk.pat，對器件寫入擦除指令，完成芯片的擦除，最后通過讀狀態(tài)寄存器判斷擦除操作是否完成。

進一步地，進行單個扇區(qū)的擦除與驗證時，對器件內(nèi)部的第二個扇區(qū)寫入擦除指令，完成擦除，通過讀狀態(tài)寄存器判斷單扇區(qū)擦除操作是否完成，然后調(diào)用圖形read_ erase_ sector2.pat，對芯片內(nèi)部的扇區(qū)進行讀取，判斷單扇區(qū)擦除操作是否成功。

進一步地，進行寫狀態(tài)寄存器驗證時，調(diào)用寫狀態(tài)寄存器圖形write_status.pat，向EPCS16SI8N的狀態(tài)寄存器中寫入“00000010”，然后讀狀態(tài)寄存器，判斷寫狀態(tài)寄存器是否成功。

進一步地，進行讀芯片ID驗證時，調(diào)用讀ID圖形read_id_operation.pat，讀取芯片ID，判斷讀芯片ID是否成功。

進一步地，全芯片存儲單元的讀寫功能驗證包括寫全“0”讀全“0”驗證、寫全“1”讀全“1”驗證、寫“55”讀“55”驗證、寫“AA”讀“AA”驗證、快速讀全“0”驗證、快速讀“55”驗證、快速讀全“0”驗證、快速讀“55”驗證、棋盤格圖形驗證。

進一步地，全芯片存儲單元的讀寫功能驗證依次調(diào)用測試圖形，先向全芯片存儲單元寫入數(shù)據(jù)，然后給出期望讀出的數(shù)據(jù)，以此驗證EPCS16SI8N全芯片存儲單元的讀寫功能。

進一步地，EPCS16SI8N有七種保護模式，按照寫保護的區(qū)域，分別為：None、Upper 32nd、Upper sixteenth、Upper eighth、Upper quarter、Upper half、ALL sectors。

進一步地，依次調(diào)用測試圖形，對EPCS16SI8N的七種保護模式進行驗證。

進一步地，對EPCS16SI8N的直流參數(shù)進行驗證：輸出高電平電壓VOH、輸出低電平電壓VOL、輸入漏電流II、輸出高阻態(tài)電流IOZ、靜態(tài)電源電流ICC0、工作電源電流ICC1。

進一步地，對EPCS16SI8N的交流參數(shù)進行驗證：片選建立時間TNCSSU、片選保持時間TNCSH、數(shù)據(jù)建立時間TDSU、數(shù)據(jù)保持時間TDH、nCS上升沿到讀取禁止時間TODIS、時鐘下降沿到數(shù)據(jù)讀取時間TNCLK2D。

本發(fā)明提出的基于ATE的FPGA配置芯片的測試方法，基于T5385ES超大規(guī)模集成電路存儲器測試系統(tǒng)，針對EPCS16SI8N編寫專用的測試圖形，完成對EPCS16SI8N的測試，檢測其可能存在的失效模式。

具體實施方式

以下通過具體實施例對本發(fā)明提出的基于ATE的FPGA配置芯片的測試方法作進一步詳細說明。根據(jù)下面說明權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。

本發(fā)明的核心思想在于，本發(fā)明提出的基于ATE的FPGA配置芯片的測試方法，基于T5385ES超大規(guī)模集成電路存儲器測試系統(tǒng)，針對EPCS16SI8N編寫專用的測試圖形，完成對EPCS16SI8N的測試，檢測其可能存在的失效模式。

本發(fā)明提供一種基于ATE的FPGA配置芯片的測試方法，其特征在于，包括：設(shè)定器件工作電源、輸入電平、輸出電平、參考電平、負載電流的值，設(shè)定器件的上電次序，設(shè)定器件的地址信號、控制信號和數(shù)據(jù)信號的數(shù)據(jù)格式、時序、通道和控制寄存器的分配，分別進行全芯片的擦除與驗證、單個扇區(qū)的擦除與驗證、寫狀態(tài)寄存器驗證、讀芯片ID驗證、全芯片存儲單元的讀寫功能驗證、寫保護驗證、直流參數(shù)驗證以及交流參數(shù)驗證。

針對全芯片的擦除與驗證，設(shè)定器件工作電源、輸入電平、輸出電平、參考電平、負載電流的值，設(shè)定器件的上電次序，設(shè)定器件的地址信號、控制信號和數(shù)據(jù)信號的數(shù)據(jù)格式、時序、通道和控制寄存器的分配。調(diào)用全芯片擦除圖形（erase_bulk.pat），對器件寫入擦除指令，完成芯片的擦除，最后通過讀狀態(tài)寄存器判斷擦除操作是否完成。

針對單個扇區(qū)的擦除與驗證，設(shè)定器件工作電源、輸入電平、輸出電平、參考電平、負載電流的值，設(shè)定器件的上電次序，設(shè)定器件的地址信號、控制信號和數(shù)據(jù)信號的數(shù)據(jù)格式、時序、通道和控制寄存器的分配。調(diào)用單扇區(qū)擦除圖形（erase_sector.pat），對器件內(nèi)部的第2個扇區(qū)寫入擦除指令，完成擦除，通過讀狀態(tài)寄存器判斷單扇區(qū)擦除操作是否完成，然后調(diào)用圖形（read_ erase_ sector2.pat），對芯片內(nèi)部的扇區(qū)進行讀取，判斷單扇區(qū)擦除操作是否成功。

針對寫狀態(tài)寄存器驗證，設(shè)定器件工作電源、輸入電平、輸出電平、參考電平、負載電流的值，設(shè)定器件的上電次序，設(shè)定器件的地址信號、控制信號和數(shù)據(jù)信號的數(shù)據(jù)格式、時序、通道和控制寄存器的分配。調(diào)用寫狀態(tài)寄存器圖形（write_status.pat），向EPCS16SI8N的狀態(tài)寄存器中寫入“00000010”，然后讀狀態(tài)寄存器，判斷寫狀態(tài)寄存器是否成功。

針對讀芯片ID驗證，設(shè)定器件工作電源、輸入電平、輸出電平、參考電平、負載電流的值，設(shè)定器件的上電次序，設(shè)定器件的地址信號、控制信號和數(shù)據(jù)信號的數(shù)據(jù)格式、時序、通道和控制寄存器的分配。調(diào)用讀ID圖形（read_id_operation.pat），讀取芯片ID（期望值：00010100），判斷讀芯片ID是否成功。

針對全芯片存儲單元的讀寫功能驗證，具體包括寫全“0”讀全“0”驗證、寫全“1”讀全“1”驗證、寫“55”讀“55”驗證、寫“AA”讀“AA”驗證、快速讀全“0”驗證、快速讀“55”驗證、快速讀全“0”驗證、快速讀“55”驗證、棋盤格圖形驗證。分別設(shè)定器件工作電源、輸入電平、輸出電平、參考電平、負載電流的值，設(shè)定器件的上電次序，設(shè)定器件的地址信號、控制信號和數(shù)據(jù)信號的數(shù)據(jù)格式、時序、通道和控制寄存器的分配。依次調(diào)用測試圖形，先向全芯片存儲單元寫入數(shù)據(jù)，然后給出期望讀出的數(shù)據(jù)，以此驗證EPCS16SI8N全芯片存儲單元的讀寫功能。

針對寫保護驗證，EPCS16SI8N有七種保護模式，按照寫保護的區(qū)域，分別為：None、Upper 32nd（Sector 31）、Upper sixteenth（two sectors：30 and 31）、Upper eighth（four sectors：28 to31）、Upper quarter（eight sectors：24 to31）、Upper half（sixteen sectors：16 to31）、ALL sectors（32 sector：0 to 31）。分別設(shè)定器件的工作電源、輸入電平、輸出電平、參考電平、負載電流的值，設(shè)定器件的上電次序，設(shè)定器件的地址信號、控制信號和數(shù)據(jù)信號的數(shù)據(jù)格式、時序、通道和控制寄存器的分配。依次調(diào)用測試圖形，對EPCS16SI8N的七種保護模式進行驗證。

針對直流參數(shù)驗證，按照器件資料的要求，分別設(shè)定器件的工作電源、輸入電平、輸出電平、參考電平、負載電流的值，設(shè)定器件的上電次序，設(shè)定器件的地址信號、控制信號和數(shù)據(jù)信號的數(shù)據(jù)格式、時序、通道和控制寄存器的分配，依次調(diào)用相關(guān)直流參數(shù)測試圖形，對EPCS16SI8N的直流參數(shù)進行驗證。具體包括：輸出高電平電壓VOH、輸出低電平電壓VOL、輸入漏電流II、輸出高阻態(tài)電流IOZ、靜態(tài)電源電流ICC0、工作電源電流ICC1。

針對交流參數(shù)驗證，按照器件資料的要求，分別設(shè)定器件的工作電源、輸入電平、輸出電平、參考電平、負載電流的值，設(shè)定器件的上電次序，設(shè)定器件的地址信號、控制信號和數(shù)據(jù)信號的數(shù)據(jù)格式、時序、通道和控制寄存器的分配，依次調(diào)用相關(guān)交流參數(shù)測試圖形，對EPCS16SI8N的交流參數(shù)進行驗證。具體包括：片選建立時間TNCSSU、片選保持時間TNCSH、數(shù)據(jù)建立時間TDSU、數(shù)據(jù)保持時間TDH、nCS上升沿到讀取禁止時間TODIS、時鐘下降沿到數(shù)據(jù)讀取時間TNCLK2D。

在本發(fā)明實施例中，所編寫的測試圖形主要包括：全芯片擦除圖形（erase_bulk.pat）、扇區(qū)擦除圖形（erase_sector.pat）、寫狀態(tài)寄存器圖形（write_status.pat）、讀ID圖形（read_id_operation.pat）、寫全“0”讀全“0”圖形（writeall_00h_readall_00h.pat）、寫全“1”讀全“1”圖形（writeall_ffh_readall_ffh.pat）、寫“55”讀“55”圖形（writeall_55h_readall_55h.pat）、寫“AA”讀“AA”圖形（writeall_aah_readall_aah.pat）、快速讀全“0”圖形（fastreadall_00h.pat）、快速讀“55”圖形（writeall_55h_fastreadall_55h.pat）、棋盤格圖形（checkboard.pat）和寫保護圖形等。

通過在測試程序中調(diào)用以上測試圖形，實現(xiàn)以下測試目標：（1）全芯片的擦除與驗證、（2）單個sector的擦除與驗證、（3）寫狀態(tài)寄存器驗證、（4）讀芯片ID驗證、（5）全芯片存儲單元的寫全“0”讀全“0”驗證、寫全“1”讀全“1”驗證、寫“55”讀“55”驗證、寫“AA”讀“AA”驗證、快速讀全“0”驗證、快速讀“55”驗證、棋盤格圖形驗證、（6）寫保護驗證。

除此之外，本發(fā)明實施例還將對EPCS16SI8N的連接性、直流參數(shù)和部分交流參數(shù)進行驗證。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變形而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。