集成電路管腳測試裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路測試領(lǐng)域，特別是涉及一種集成電路管腳測試裝置。
【背景技術(shù)】
[0002] 通常S0C(System on chip，片上系統(tǒng)或系統(tǒng)級芯片）在客戶端量產(chǎn)過程中（SMT/ Assemble)由于ESD(Electrical Static Discharge，靜電釋放）/EOS(Electrical Over Stress，過度電性應力）原因，使得芯片出現(xiàn)pin to VCC short(接電源端引腳短路)和pin to GND short(接地端引腳短路)現(xiàn)象，導致芯片不能正常工作。由于ESD/E0S的發(fā)生具有隨 機性和隱蔽性，并且芯片的管腳數(shù)目較多，因此在短時間內(nèi)很難對出現(xiàn)短路的管腳進行定 位，因而也就無法快速定位ESD/E0S場景。因此需要采用第三方0S(0pen/Short)測試儀（即， 管腳開短路測試儀)對芯片的管腳進行測試。但是，傳統(tǒng)的0S測試儀，其內(nèi)部硬件電路結(jié)構(gòu) 非常復雜，并且體積較大，不利于攜帶，從而不便于進行現(xiàn)場測試。

【發(fā)明內(nèi)容】

[0003] 基于此，有必要針對傳統(tǒng)的0S測試儀的內(nèi)部硬件電路結(jié)構(gòu)復雜導致生產(chǎn)成本較 大，且不利于攜帶的問題，提供一種集成電路管腳測試裝置。
[0004] 為實現(xiàn)本發(fā)明目的提供的一種集成電路管腳測試裝置，包括主板和擴展板；
[0005] 所述主板上設置有微控制器和恒流源；
[0006] 所述擴展板上設置有復雜可編程邏輯器件和開關(guān)模塊；
[0007] 所述微控制器的第一輸出端與所述復雜可編程邏輯器件的輸入端電連接，用于將 接收到的測試指令傳送至所述復雜可編程邏輯器件；
[0008] 所述復雜可編程邏輯器件的輸出端與所述開關(guān)模塊的第一輸入端電連接;所述開 關(guān)模塊的第一輸出端，適用于電連接被測集成電路中的被測管腳；
[0009] 所述復雜可編程邏輯器件，用于接收所述測試指令后，根據(jù)所述測試指令控制所 述開關(guān)模塊中相應的開關(guān)導通；
[0010] 所述微控制器的第二輸出端與所述恒流源的輸入端電連接;所述恒流源的輸出端 電連接所述開關(guān)模塊的第二輸入端；
[0011] 所述微控制器，還用于在接收到所述測試指令后控制所述恒流源通過所述開關(guān)模 塊中導通的所述開關(guān)向所述被測管腳輸入相應的測試電流，進行所述被測管腳的測試。
[0012] 在其中一個實施例中，所述主板上還配置有模數(shù)轉(zhuǎn)換器；
[0013] 所述模數(shù)轉(zhuǎn)換器電連接在所述開關(guān)模塊的第二輸出端與所述微控制器之間，用于 采集并轉(zhuǎn)換所述被測管腳在所述測試電流的驅(qū)動下的測試結(jié)果信號。
[0014] 在其中一個實施例中，所述恒流源內(nèi)部集成有用于采集所述模數(shù)轉(zhuǎn)換器的工作電 壓的電壓跟隨器。
[0015] 在其中一個實施例中，所述主板上還設置有電源轉(zhuǎn)換電路；
[0016] 所述電源轉(zhuǎn)換電路的輸入端，適用于電連接供電電源；
[0017] 所述電源轉(zhuǎn)換電路具有多個輸出端;且
[0018] 所述電源轉(zhuǎn)換電路的多個輸出端分別與所述微控制器的電壓輸入端、所述恒流源 的電壓輸入端和所述開關(guān)模塊的電壓輸入端 對應電連接，用于分別向所述微控制器、 所述恒流源和所述開關(guān)模塊中的開關(guān)提供相應的驅(qū)動電壓。
[0019] 在其中一個實施例中，所述開關(guān)模塊包括多個開關(guān);且所述開關(guān)均為模擬開關(guān)。
[0020] 在其中一個實施例中，所述擴展板的個數(shù)為四個;每個所述擴展板上均配置一片 所述復雜可編程邏輯器件；
[0021] 所述微控制器的第一輸出端與每片所述復雜可編程邏輯器件的輸入端均電連接。
[0022] 在其中一個實施例中，所述復雜可編程邏輯器件內(nèi)部配置有依次電連接的SPI控 制器、譯碼器、命令數(shù)據(jù)處理模塊和端口控制器；
[0023]所述SPI控制器的輸入端作為所述復雜可編程邏輯器件的輸入端，與所述微控制 器的第一輸出端電連接，用于接收所述微控制器下發(fā)的所述測試指令；
[0024] 所述譯碼器，用于對所述SPI控制器接收到的所述測試指令進行譯碼處理；
[0025]所述命令數(shù)據(jù)處理模塊，用于對經(jīng)譯碼處理后的所述測試指令進行解析，獲取所 述測試指令中的測試模式；
[0026] 所述端口控制器的輸出端作為所述復雜可編程邏輯器件的輸出端，與所述開關(guān)模 塊的第一輸入端電連接，用于根據(jù)所述測試指令中測試模式采用相應的開關(guān)選擇規(guī)則，控 制所述開關(guān)模塊中相應的開關(guān)導通。
[0027] 在其中一個實施例中，還包括集成電路測試系統(tǒng);所述集成電路測試系統(tǒng)包括控 制模塊、存儲模塊、連接通道模塊和顯示模塊；
[0028]所述控制模塊分別與所述存儲模塊和所述顯示模塊通信連接;且
[0029] 所述控制模塊還通過所述連接通道模塊與所述微控制器通信連接；
[0030] 所述控制模塊，用于接收所述測試指令，并根據(jù)所述測試指令由存儲模塊預先存 儲的管腳屬性信息中讀取相應的被測管腳屬性信息，將所述測試指令和所述被測管腳屬性 信息通過所述連接通道模塊下發(fā)至所述微控制器；
[0031] 所述控制模塊，還用于通過所述連接通道模塊接收所述微控制器返回的所述測試 結(jié)果，并將所述測試結(jié)果傳送至所述顯示模塊進行顯示。
[0032] 在其中一個實施例中，所述集成電路測試系統(tǒng)還包括數(shù)據(jù)打包模塊；
[0033] 所述微控制器內(nèi)部配置有指令解析模塊和指令傳送模塊；
[0034] 所述數(shù)據(jù)打包模塊與所述控制模塊通信連接，用于對所述控制模塊即將下發(fā)的所 述測試指令進行打包；
[0035] 所述指令解析模塊與所述控制模塊通信連接，用于接收所述控制模塊下發(fā)的所述 測試指令，并對所述測試指令進行解析判斷所述測試指令是否為有效指令；
[0036] 所述指令傳送模塊通信連接在所述指令解析模塊與所述復雜可編程邏輯器件模 塊之間，用于當所述指令解析模塊判斷出所述測試指令為有效指令時，將所述測試指令傳 送至所述復雜可編程邏輯器件；
[0037]所述指令傳送模塊，還用于當所述指令解析模塊判斷出所述測試指令為無效指令 時，丟棄所述測試指令，并返回所述指令解析模塊。
[0038]在其中一個實施例中，所述集成電路測試系統(tǒng)還包括讀寫測試結(jié)果模塊；
[0039] 所述讀寫測試結(jié)果模塊與所述控制模塊通信連接，用于存儲所述控制模塊接收到 的所述測試結(jié)果。
[0040] 上述集成電路管腳測試裝置的有益效果：
[0041] 其通過在主板上設置微控制器和恒流源，并在擴展板上設置復雜可編程邏輯器件 和開關(guān)模塊，由微控制器接收測試指令，并在接收到測試指令后，將測試指令傳送至復雜可 編程邏輯器件中，進而再通過復雜可編程邏輯器件根據(jù)接收到的測試指令控制開關(guān)模塊中 相應的開關(guān)導通或斷開。同時，微控制器接收到測試指令時，還控制恒流源通過開關(guān)模塊中 導通的開關(guān)向被測集成電路中的被測管腳輸入相應的測試電流，以實現(xiàn)對被測集成電路的 管腳測試。其只需要在主板上設置微控制器和恒流源，并在擴展板上設置復雜可編程邏輯 器件和相應的開關(guān)模塊，即可實現(xiàn)集成電路的管腳測試。硬件電路結(jié)構(gòu)簡單，且硬件電路中 的電子器件較少，由此有效減小了測試裝置的體積，有利于測試裝置的攜帶。最終有效解決 了傳統(tǒng)的0S測試儀的內(nèi)部硬件電路結(jié)構(gòu)復雜導致體積較大，不利于攜帶的問題。
【附圖說明】
[0042] 圖1為本發(fā)明的集成電路管腳測試裝置的一具體實施例的結(jié)構(gòu)示意圖；
[0043] 圖2為本發(fā)明的集成電路管腳測試裝置的一具體實施例中的恒流源的芯片管腳 圖；
[0044] 圖3為本發(fā)明的集成電路管腳測試裝置的一具體實施例中的開關(guān)模塊連接示意 圖；
[0045] 圖4為本發(fā)明的集成電路管腳測試裝置的一具體實施例中的復雜可編程邏輯器件 的內(nèi)部結(jié)構(gòu)示意圖；
[0046] 圖5為本發(fā)明的集成電路管腳測試裝置的一具體實施例中測試模式為Pin to GND 模式對應的開關(guān)選擇規(guī)則電路示意圖；
[0047]圖6為本發(fā)明的集成電路管腳測試裝置的一具體實施例中測試模式為Pin to VCC 模式對應的開關(guān)選擇規(guī)則電路示意圖；
[0048]圖7為本發(fā)明的集成電路管腳測試裝置的一具體實施例中測試模式為Pin to Pin 模式對應的開關(guān)選擇規(guī)則電路示意圖；
[0049]圖8為本發(fā)明的集成電路管腳測試裝置的一具體實施例中的集成電路測試系統(tǒng)的 結(jié)構(gòu)示意圖；
[0050] 圖9為本發(fā)明的集成電路管腳測試裝置的一具體實施例中的控制模塊與微控制器 進行測試指令傳輸過程的流程圖；
[0051] 圖10為采用本發(fā)明的集成電路管腳測試裝置的一具體實施例進行管腳測試時的 顯示界面圖；
[0052] 圖11為采用本發(fā)明的集成電路管腳測試裝置的一具體實施例進行管腳測試時的 另一顯不界面圖。
【具體實施方式】
[0053] 為使本發(fā)明技術(shù)方案更加清楚，以下結(jié)合附圖及具體實施例對本發(fā)明作進一步詳 細說明。
[0054] 首先，應當說明的是，Ο/S測試指的是在驗證失效IC(Integrated Circuit，集成電 路）中，所測的管腳(Pin)與其他的Pin是否有開路或短路的現(xiàn)象。其中，由于為了保護1C中 的管腳，一般在設計時1C中的Pin to VDD和Pin to GND都會各有一個二極管。由此，可通過 對二極管加載一個恒定電流，并測試二極管兩端的壓降，來判定被測管腳是否為開路或短 路。
[0055]基于上述測試原理，一般情況下，0/S測試會有三種測試模式：
[0056] 第一種為Pin to GND模式。在該測試模式下，被測管腳接零電位，通過在1C的GND (接地端)輸入恒定電流(如:+?〇〇μΑ)，測量此時接地端上二極管壓降。正常情況下，管壓值 為0.2~0.65V。超過此范圍則可判定為被