本實(shí)用新型涉及一種多通道數(shù)據(jù)采集處理系統(tǒng)。

背景技術(shù)：

在機(jī)械故障診斷的振動(dòng)分析過程中，需要同步采集多通道的AD數(shù)據(jù)并對(duì)各通道數(shù)據(jù)同時(shí)進(jìn)行大量的數(shù)據(jù)處理，以得到振動(dòng)分析所需要的均值、峰峰值、有效值、標(biāo)準(zhǔn)差以及峭度等參數(shù)。

常規(guī)的振動(dòng)分析設(shè)備，如圖1中所示，采用FPGA和ARM軟硬件協(xié)同方式實(shí)現(xiàn)結(jié)合的方案，即利用FPGA中的AD數(shù)據(jù)傳輸單元，采集各個(gè)通道AD輸出的原始數(shù)據(jù)并通過系統(tǒng)總線傳輸?shù)紸RM，在ARM中進(jìn)行AD數(shù)值浮點(diǎn)轉(zhuǎn)換和平方值的計(jì)算，這一步驟需要通過N次加法和N次乘法的運(yùn)算，再利用計(jì)算所得的這兩個(gè)數(shù)值，通過有效值處理單元、峭度計(jì)算單元、峰峰值計(jì)算單元等，各計(jì)算單元也需要通過多次加法和乘法的運(yùn)算，實(shí)現(xiàn)各個(gè)通道的后續(xù)參數(shù)數(shù)值的計(jì)算，由于ARM的系統(tǒng)總線帶寬限制，數(shù)據(jù)傳輸?shù)紸RM會(huì)占用大量時(shí)間，F(xiàn)PGA與ARM的數(shù)據(jù)傳輸時(shí)間成為了主要的瓶頸；又因?yàn)锳RM為順序結(jié)構(gòu)，這就會(huì)導(dǎo)致數(shù)據(jù)處理計(jì)算耗時(shí)較長。另一方面，由于FPGA為純硬件結(jié)構(gòu)，當(dāng)改變采樣頻率或者采樣周期時(shí)變得無能為力，也就意味著面臨靈活性的問題。因此，現(xiàn)有技術(shù)均不利于振動(dòng)分析的實(shí)時(shí)性及性能的提升，并且大量的數(shù)據(jù)處理算法會(huì)使ARM負(fù)荷過重，使得整個(gè)系統(tǒng)對(duì)ARM性能的要求更高。

尤其在某些高端裝備中介主軸承出現(xiàn)故障時(shí)，會(huì)嚴(yán)重影響設(shè)備以及人員安全，因此，亟待發(fā)展一種可靠、實(shí)時(shí)的健康管理設(shè)備，能夠通過振動(dòng)分析，在遠(yuǎn)遠(yuǎn)提前于故障發(fā)生時(shí)間點(diǎn)就報(bào)警，避免重大故障事故的發(fā)生。該設(shè)備不僅需要對(duì)多通道的數(shù)據(jù)進(jìn)行高速的同步采集，并且采集到的多通道的數(shù)據(jù)需要同時(shí)進(jìn)行處理分析，采用現(xiàn)有的振動(dòng)分析設(shè)備，進(jìn)行如此大量的數(shù)據(jù)分析處理，既不利于振動(dòng)分析的實(shí)時(shí)性及連續(xù)性，也不利于系統(tǒng)性能的提升，從而直接影響故障報(bào)警的實(shí)時(shí)性、連續(xù)性。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型目的是為了克服了上述缺點(diǎn)，提供了一種簡便、高效多通道數(shù)據(jù)采集處理系統(tǒng)。

本實(shí)用新型解決其技術(shù)問題所采取的技術(shù)方案是：一種多通道數(shù)據(jù)采集處理系統(tǒng)，其基于ZYNQ框架，包括可編程邏輯單元和處理單元，

所述可編程邏輯單元包括用于連接并采集外部多個(gè)通道信號(hào)的數(shù)值采集子單元、用于將所述數(shù)值采集子單元輸出的數(shù)值轉(zhuǎn)換為所述處理單元所需形式數(shù)值的轉(zhuǎn)換處理子單元，所述數(shù)值采集子單元的輸出端與所述轉(zhuǎn)換處理子單元相連，

所述處理單元包括用于緩存所述可編程邏輯單元輸出數(shù)值的DDR內(nèi)存子單元和用于對(duì)DDR內(nèi)存子單元存儲(chǔ)的數(shù)值進(jìn)行分析計(jì)算的數(shù)據(jù)分析處理子單元，所述DDR內(nèi)存子單元的輸出端與所述數(shù)據(jù)分析處理子單元相連。

所述轉(zhuǎn)換處理子單元可包括用于將所述數(shù)值采集子單元輸出的數(shù)值進(jìn)行浮點(diǎn)轉(zhuǎn)換的浮點(diǎn)轉(zhuǎn)換子單元和用于將所述浮點(diǎn)轉(zhuǎn)換子單元輸出的數(shù)值進(jìn)行平方值計(jì)算的平方值計(jì)算子單元；對(duì)應(yīng)的，所述DDR內(nèi)存子單元包括用于緩存所述浮點(diǎn)轉(zhuǎn)換子單元輸出數(shù)值的浮點(diǎn)數(shù)值緩存子單元和用于緩存所述平方值計(jì)算子單元輸出數(shù)值的平方值緩存子單元。

所述數(shù)據(jù)分析處理子單元的一個(gè)控制端可連接所述數(shù)值采集子單元，并控制所述數(shù)值采集子單元的采樣頻率。

本實(shí)用新型利用ZYNQ的硬件架構(gòu)，將AD數(shù)值的采集、數(shù)據(jù)轉(zhuǎn)換計(jì)算都通過ZYNQ的可編程邏輯單元處理，所述可編程邏輯單元PL為處理單元PS分擔(dān)了很大部分?jǐn)?shù)據(jù)處理的功能，極大程度的減輕了處理單元PS的負(fù)荷，而且，由于可編程邏輯單元是并行結(jié)構(gòu)，還大大提高了算法處理速度，所以處理過程非常高效，只需要幾個(gè)時(shí)鐘周期，與此同時(shí)，本實(shí)用新型通過所述處理單元PS對(duì)數(shù)值采集子單元進(jìn)行控制，可以根據(jù)系統(tǒng)實(shí)際情況改變六通道AD輸出通道的采樣頻率，大大提高了系統(tǒng)的靈活性，因此有效的提高了整個(gè)設(shè)備的實(shí)時(shí)性、靈活性以及整體性能。

附圖說明

圖1為現(xiàn)有振動(dòng)分析設(shè)備的工作流程圖；

圖2為本實(shí)用新型的原理框圖；

圖3為本實(shí)用新型的工作流程。

具體實(shí)施方式

如圖2中所示，為本實(shí)用新型的一種優(yōu)選實(shí)施方式，基于Xilinx公司的ZYNQ的硬件架構(gòu)，包括可編程邏輯單元PL和集成了ARM Cortex-A9雙核的處理單元PS兩部分：

所述可編程邏輯單元包括數(shù)值采集子單元、轉(zhuǎn)換處理子單元，其中，所述數(shù)值采集子單元用于連接并采集外部6個(gè)通道(即AD(channel 0)～AD(channel 5))的AD輸出信號(hào)，在實(shí)際應(yīng)用中，可以擴(kuò)展為多個(gè)連接傳感器的采集通道，所述轉(zhuǎn)換處理子單元包括浮點(diǎn)轉(zhuǎn)換子單元和平方值計(jì)算子單元；所述浮點(diǎn)轉(zhuǎn)換子單元用于將所述數(shù)值采集子單元輸出的數(shù)據(jù)進(jìn)行浮點(diǎn)轉(zhuǎn)換，得到真實(shí)的電壓值，所述平方值計(jì)算子單元用于將浮點(diǎn)轉(zhuǎn)換子單元輸出的真實(shí)電壓值進(jìn)行平方值計(jì)算，所述浮點(diǎn)轉(zhuǎn)換子單元和平方值計(jì)算子單元輸出的信號(hào)，供所述處理單元進(jìn)一步計(jì)算處理，并經(jīng)兩個(gè)AXI高速總線接口HP0、HP2傳輸?shù)剿鎏幚韱卧?/p>

所述處理單元包括DDR內(nèi)存子單元和數(shù)據(jù)分析處理子單元，對(duì)應(yīng)的，所述DDR內(nèi)存子單元包括用于緩存所述浮點(diǎn)轉(zhuǎn)換子單元輸出數(shù)值的浮點(diǎn)數(shù)值緩存子單元和用于緩存所述平方值計(jì)算子單元輸出數(shù)值的平方值緩存子單元，所述數(shù)據(jù)分析處理子單元用于對(duì)DDR內(nèi)存子單元存儲(chǔ)的浮點(diǎn)數(shù)據(jù)和平方值數(shù)據(jù)進(jìn)行分析計(jì)算。所述數(shù)據(jù)分析處理子單元的一個(gè)控制端通過一個(gè)反饋通道連接所述數(shù)值采集子單元，并根據(jù)系統(tǒng)實(shí)際情況控制和改變六通道AD輸出信號(hào)的采樣頻率，大大提高了系統(tǒng)的靈活性。

結(jié)合附圖3，根據(jù)上述結(jié)構(gòu)可知，在ZYNQ的可編程邏輯單元PL中實(shí)現(xiàn)了AD數(shù)值的采集、浮點(diǎn)轉(zhuǎn)換以及其平方值的計(jì)算過程，再通過其內(nèi)部的高速總線直接上傳到所述DDR內(nèi)存子單元中，所述數(shù)據(jù)分析處理子單元從所述DDR內(nèi)存子單元中讀取數(shù)值并繼續(xù)進(jìn)一步的運(yùn)算處理過程。由于振動(dòng)分析過程中均值、峰峰值、有效值、標(biāo)準(zhǔn)差以及峭度和后期的其他運(yùn)算都需要轉(zhuǎn)換后的AD數(shù)值，而且有效值、標(biāo)準(zhǔn)差以及峭度都需要轉(zhuǎn)換后AD數(shù)值的平方項(xiàng)。當(dāng)采集頻率非常高時(shí)，將AD數(shù)值的采集、浮點(diǎn)轉(zhuǎn)換及其平方值計(jì)算都通過ZYNQ的可編程邏輯單元PL處理，所述可編程單元PL為處理單元PS分擔(dān)了很大部分?jǐn)?shù)據(jù)處理的功能，極大程度的減輕了處理單元PS的負(fù)荷，而且，由于可編程邏輯單元是并行結(jié)構(gòu)，還大大提高了算法處理速度，所以處理過程非常高效，只需要幾個(gè)時(shí)鐘周期，因此有效的提高了整個(gè)設(shè)備的實(shí)時(shí)性及整體性能。

于此同時(shí)，所述ZYNQ平臺(tái)的可編程單元(PL)與處理單元(PS)之間采用最新的AXI HP總線，4通道總帶寬可達(dá)9600MBps，最大限度的減少了數(shù)據(jù)傳輸?shù)臅r(shí)間。ZYNQ平臺(tái)的處理單元(PS)部分為ARMv7架構(gòu)的Cortex-A9雙核，ARMv7架構(gòu)提供NEON引擎，對(duì)后期算法實(shí)現(xiàn)和優(yōu)化提速也提供了有利保證。而且使用處理單元(PS)對(duì)數(shù)據(jù)采集進(jìn)行控制非常靈活。當(dāng)改變采樣頻率、采樣時(shí)長、數(shù)據(jù)處理等都非常簡單。經(jīng)過實(shí)際運(yùn)算對(duì)比，200Kbps采樣率情況下峭度運(yùn)算速度比傳統(tǒng)方式提升至少2倍。

另一個(gè)方面，通過將有效值和標(biāo)準(zhǔn)差的計(jì)算過程進(jìn)行拆分，我們發(fā)現(xiàn)兩個(gè)參數(shù)的計(jì)算過程均用到了AD數(shù)值的平方值一項(xiàng)，于是在可編程邏輯PL中實(shí)現(xiàn)了AD數(shù)據(jù)的浮點(diǎn)轉(zhuǎn)換及其平方值的計(jì)算過程，由于可編程邏輯PL為并行結(jié)構(gòu)，且原始數(shù)值與其平方值分別由內(nèi)部高速總線HP0、HP2上傳至所述DDR內(nèi)存子單元中，所述處理單元PS在讀取原始數(shù)值的同時(shí)就可以將平方值讀取出來，即平方值的計(jì)算傳輸并不占用所述處理單元PS的運(yùn)算時(shí)間，故此方案不僅為所述處理單元PS分擔(dān)了浮點(diǎn)轉(zhuǎn)換及平方值計(jì)算的功能，還為所述處理單元PS節(jié)省了共計(jì)2N次加法和3N次乘法的運(yùn)算時(shí)間，運(yùn)算速度提升了至少兩倍，大大縮短了有效值及峭度的計(jì)算耗時(shí)，有效的提升了整個(gè)系統(tǒng)的實(shí)時(shí)性性能。

以上對(duì)本實(shí)用新型所提供的多通道數(shù)據(jù)采集處理系統(tǒng)進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對(duì)本實(shí)用新型的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本實(shí)用新型的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本實(shí)用新型的思想，在具體實(shí)施方式及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對(duì)本實(shí)用新型的限制。