一種cmos基準(zhǔn)電壓源電路和集成電路裝置的制造方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及電子電路技術(shù)領(lǐng)域，具體地，涉及一種CMOS基準(zhǔn)電壓源電路和集成電 路裝置，尤其涉及一種電源獨立、低壓高PSRR(Power Supply Rejection Ratio,電源抑制 比）的CMOS基準(zhǔn)電壓源電路(即參考電壓產(chǎn)生電路)和具有其的集成電路裝置。
【背景技術(shù)】
[0002] 混合集成電路是將一個電路中所有元件的功能集中在一個基片上，裝配空隙和焊 點少?；旌霞呻娐吩谑痔崾窖b置(例如：智能手機、手提電腦和平板電腦等)方面的廣泛應(yīng) 用，需要集成電路能夠在剛好超過M0S管的門檻電壓工作，一個核心的設(shè)計部分就是參考電 壓能夠在IV低電壓的條件下工作，同時能夠?qū)?yīng)電壓的變化有很強的抗干擾性。
[0003] 如圖1所示的電路中，門檻參考電壓設(shè)計已不再適合低電壓設(shè)計，因為此電路設(shè)計 要求兩個Vgs(即M0S管柵極和源極間之間的電壓）的電壓降，并且對于供應(yīng)電壓的變化也缺 乏足夠的抵抗性。
[0004] 如圖2所示的電路中，門檻參考電壓設(shè)計已經(jīng)克服了圖1所示電路中要求兩個Vgs 的電壓降，只需一個Vgs，但此電路沒有合適的開啟電路，并且對電源的變化，也沒有表現(xiàn)特 另搞的抵抗性。如圖2所示，當(dāng)電源供應(yīng)開始時，NM0S管(此和仏)和PM0S管(Pi、P 2and P3)門電 壓，沒有明確的開啟順序，不適合真正的工業(yè)應(yīng)用。
[0005] 現(xiàn)有技術(shù)中，存在功能少、抗干擾性差和適用范圍小等缺陷。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明的目的在于，針對上述缺陷，提出一種CMOS基準(zhǔn)電壓源電路和集成電路裝 置，以提高基準(zhǔn)電壓源的抗干擾性。
[0007] 本發(fā)明一方面提供一種CMOS基準(zhǔn)電壓源電路，包括:直流電源、啟動電路、啟動電 流獲取電路和基準(zhǔn)電壓產(chǎn)生電路，其中，所述直流電源，分別連接于所述啟動電路、啟動電 流獲取電路和基準(zhǔn)電壓產(chǎn)生電路;所述啟動電路、啟動電流獲取電路和基準(zhǔn)電壓產(chǎn)生電路 依次連接、且電源抑制比逐級增大;所述啟動電路，被配置為當(dāng)所述直流電源接通時正常啟 動，并對產(chǎn)生的電流進行一次整流處理，得到啟動電流;所述啟動電流獲取電路，被配置為 獲取所述啟動電流并進行二次整流處理，得到基準(zhǔn)電流;所述基準(zhǔn)電壓產(chǎn)生電路，被配置為 獲取所述基準(zhǔn)電流并進行三次整流處理后，獲取所需基準(zhǔn)電壓。
[0008] 優(yōu)選地，所述啟動電路，包括:相連的啟動模塊和第一整流模塊。
[0009] 優(yōu)選地，所述啟動電流獲取電路，包括:相連的第一開關(guān)模塊和第二整流模塊。 [0010]優(yōu)選地，所述基準(zhǔn)電壓產(chǎn)生電路，包括:相連的第二開關(guān)模塊和第三整流模塊。 [0011]優(yōu)選地，所述第一整流模塊、第二整流模塊和第三整流模塊的結(jié)構(gòu)相同、且電源抑 制比逐級增大。
[0012] 優(yōu)選地，所述第一整流模塊，包括：第一PM0S管、第二PM0S管、第一匪0S管、第二 匪0S管和第一上拉電阻；其中，所述第一PM0S管的柵極，分別與第二PM0S管的柵極、第二 PMOS管的漏極、以及第二匪OS管的漏極連接;第一 PMOS管的源極，分別與直流電源、啟動模 塊的第一連接端、以及第二PM0S管的源極連接;第一 PM0S管的漏極，分別與第一上拉電阻的 第一連接端、以及第一 NM0S管的柵極連接;所述第一 NM0S管的漏極，分別與啟動模塊的第二 連接端、以及第二NM0S管的柵極連接;所述第一上拉電阻的第二連接端、第一匪0S管的源 極、以及第二NM0S管的源極均接地。
[0013] 優(yōu)選地，所述啟動模塊，包括：啟動電阻，所述啟動電阻的阻值小于第一上拉電阻 的阻值。
[0014] 優(yōu)選地，所述第一開關(guān)模塊，包括:第一PM0S開關(guān)管;其中，所述第一PM0S開關(guān)管的 柵極，連接于前一級整流模塊中兩個PM0S管的柵極;第一 PM0S開關(guān)管的源極，連接于直流電 源;第一 PM0S開關(guān)管的漏極，分別連接于本級整流模塊中第一匪0S管的漏極和第二匪0S管 的柵極;所述第一開關(guān)模塊和所述第二開關(guān)模塊的結(jié)構(gòu)相同。
[0015 ] 優(yōu)選地，所述直流電源(VDD)為IV直流電源。
[0016] 與上述CMOS基準(zhǔn)電壓源電路相匹配，本發(fā)明另一方面提供一種集成電路裝置，包 括：以上所述的CMOS基準(zhǔn)電壓源電路。
[0017] 本發(fā)明的方案，通過啟動電路使CMOS基準(zhǔn)電壓源電路能在各種條件下的正常啟 動，通過獲取正常啟動后的啟動電流并進行整流，從而獲得穩(wěn)定的不受電源供應(yīng)影響的基 準(zhǔn)電壓(即參考電壓V B3)。
[0018] 進一步，本發(fā)明的方案，能實現(xiàn)95dB的電源變化抗干擾性，比起圖2所示電路的 70dB的抗干擾性，高25dB;并且本發(fā)明方案中的開啟電路保證了電路能在IV電源的各種復(fù) 雜條件中正常工作。
[0019] 由此，本發(fā)明的方案解決利用啟動電路逐級整流處理，更穩(wěn)定地獲取基準(zhǔn)電壓源， 提升抗干擾性能、減小受電源供應(yīng)影響程度的問題，從而，克服現(xiàn)有技術(shù)中功能少、抗干擾 性差和適用范圍小的缺陷，實現(xiàn)功能多、抗干擾能力強和適用范圍大的有益效果。
[0020] 本發(fā)明的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變 得顯而易見，或者通過實施本發(fā)明而了解。
[0021] 下面通過附圖和實施例，對本發(fā)明的技術(shù)方案做進一步的詳細描述。
【附圖說明】
[0022]附圖用來提供對本發(fā)明的進一步理解，并且構(gòu)成說明書的一部分，與本發(fā)明的實 施例一起用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的限制。在附圖中：
[0023]圖1為現(xiàn)有技術(shù)中一電路的結(jié)構(gòu)示意圖；
[0024]圖2為現(xiàn)有技術(shù)中另一電路的結(jié)構(gòu)不意圖；
[0025] 圖3為本發(fā)明的CMOS基準(zhǔn)電壓源電路的一實施例的結(jié)構(gòu)示意圖；
[0026] 圖4為本發(fā)明的低壓參考電路的一優(yōu)選實施例的結(jié)構(gòu)示意圖；
[0027] 圖5為本發(fā)明的低壓參考電路的直流（DC)分析圖，其中，一坐標(biāo)為直流電源VDD (Supply Voltage Vdd)，另一坐標(biāo)為基準(zhǔn)電壓源(Voltage);
[0028] 圖6為本發(fā)明的低壓參考電路的交流（AC)分析圖，其中，一坐標(biāo)為頻率 (Frequency)，另一坐標(biāo)為電源變化抑止能力(Magnitude)。
[0029] 結(jié)合附圖，本發(fā)明實施例中附圖標(biāo)記如下：
[0030] 100-啟動電路;200-啟動電流獲取電路;300-基準(zhǔn)電壓(VB3)產(chǎn)生電路。
【具體實施方式】
[0031] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明具體實施例及 相應(yīng)的附圖對本發(fā)明技術(shù)方案進行清楚、完整地描述。顯然，所描述的實施例僅是本發(fā)明一 部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做 出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0032] 根據(jù)本發(fā)明的實施例，提供了一種CMOS基準(zhǔn)電壓源電路。該CMOS基準(zhǔn)電壓源電路 包括:直流電源V DD、啟動電路100、啟動電流獲取電路200和基準(zhǔn)電壓產(chǎn)生電路300,其中，所 述直流電源VDD，分別連接于所述啟動電路100、啟動電流獲取電路200和基準(zhǔn)電壓產(chǎn)生電路 300;所述啟動電路100、啟動電流獲取電路200和基準(zhǔn)電壓產(chǎn)生電路300依次連接、且電源抑 制比（PSRR)逐級增大。所述啟動電路100,被配置為當(dāng)所述直流電源V DD接通時正常啟動，并 對產(chǎn)生的電流進行一次整流處理，得到啟動電流;所述啟動電流獲取電路200,被配置為獲 取所述啟動電流并進行二次整流處理，得到基準(zhǔn)電流;所述基準(zhǔn)電壓產(chǎn)生電路300,被配置 為獲取所述基準(zhǔn)電流并進行三次整流處理后，獲取所需基準(zhǔn)電壓V B3。通過啟動電路可以在 各種條件下進行正常啟動，并對正常啟動后的啟動電流進行整流處理，獲得穩(wěn)定的不受電 源供應(yīng)影響的基準(zhǔn)電壓，啟動可靠性高，獲取的基準(zhǔn)電壓抗干擾能力強。
[0033]其中，電源抑制比（PSRR)，是把電源的輸入與輸出看作獨立的信號源，輸入與輸出 的紋波比值即是PSRR，通常用對數(shù)形式表示，單位是dB。
[0034] 優(yōu)選地，所述直流電源(VDD)為IV直流電源。通過電源獨立、且在IV低壓的條件下， 實現(xiàn)高PSRR的基準(zhǔn)電壓源，有利于擴大該基準(zhǔn)電壓源的適用范圍，且使用效果好。
[0035] 優(yōu)選地，所述啟動電路100，包括:相連的啟動模塊和第一整流模塊。通過啟動模塊 與第一整流模塊結(jié)合的方式，可以在保證正常啟動的情況下對產(chǎn)生的電流進行初步整流處 理，以為后續(xù)電路提供更加精準(zhǔn)的輸入電流，電路結(jié)構(gòu)簡單，操作可靠性高、穩(wěn)定性好。 [0036] 在一個實施方式中，所述第一整流模塊，包括:第一PM0S管Μη、第二PM0S管M13、第 一匪03管施 2、第二匪03管施4和第一上拉電阻Ri;其中，所述第一PM0S管Μη的柵極，分別與第 二PM0S管Μ13的柵極、第二PM0S管Μ 13的漏極、以及第二匪05管.的漏極連接;第一 PM0S管Μη 的源極，分別與直流電源VDD、啟動模塊的第一連接端、以及第二PM0S管Μ13的源極連接;第一 PM0S管Μη的漏極，分別與第一上拉電阻仏的第一連接端、以及第一 NM0S管Μ12的柵極連接;所 述第一 NM0S管Μ12的漏極，分別與啟動模塊的第二連接端、以及第二匪(^管―的柵極連接； 所述第一上拉電阻Ri的第二連接端、第一匪0S管Μ 12的源極、以及第二匪03管.的源極均接 地。通過第一 PM0S管Μη、第二PM0S管Μ13、第一 NM0S管Μ12、第二匪03管施4構(gòu)成的負反饋環(huán)路， 結(jié)合啟動電阻R〇、第二PM0S管Μ13和第二匪05管％4構(gòu)成的正反饋環(huán)路，且最終構(gòu)成負反饋環(huán) 路，可以保證整體電路的穩(wěn)定性。
[0037]在一個實施方式中，所述啟動模塊，包括:啟動電阻Ro,所述啟動電阻Ro的阻值小于 第一上拉電阻R:的阻值。通過啟動電阻對整體電路進行啟動，啟動方式簡單、可靠，有利于 提高整體電路的穩(wěn)定性和可靠性。
[0038]優(yōu)選地，所述啟動電流獲取電路200,包括:相連的第一開關(guān)模塊和第二整流模塊。 通過開關(guān)模塊與整流模塊相結(jié)合的方式，獲取前級處理所得電流并在本級進行整流處理， 使得電流的獲取和整流處理連續(xù)、可靠、且穩(wěn)定性好。
[0039]在一個實施方式中，所述第一開關(guān)模塊，包括:第一PMOS開關(guān)管M25;其中，所述第一 PMOS開關(guān)管M25的柵極，連接于前一級整流模塊中兩個PMOS管的柵極;第一 PMOS開關(guān)管M25的 源極，連接于直流電源Vdd;第一PMOS開關(guān)管M25的漏極，分別連接于本級整流模塊中第一 NMOS管的漏極和第二NMOS管的柵極。通過PMOS管獲取前級處理所得電流并控制本級整流處 理，操作方式簡單、可靠、且穩(wěn)定性好。
[0040]優(yōu)選地，所述基準(zhǔn)電壓產(chǎn)生電路300，包括:相連的第二開關(guān)模塊和第三整流模塊。 更優(yōu)選地，所述第一開關(guān)模塊和所述第二開關(guān)模塊的結(jié)構(gòu)相同，第一整流模塊、第二整流模 塊和第三整流模塊的結(jié)構(gòu)相同、且電源抑制比(PSRR)逐級增大。通過相同結(jié)構(gòu)、且電源抑制 比逐級增大的整流模塊，并通過相同結(jié)構(gòu)的開關(guān)模塊，可以減小電流逐級流通過程中產(chǎn)生 的損耗和引入的干擾，提高電流